-
-
Verfahren zur Umwandlung eines Analogsignals in ein ko-
-
diertes Digitalsignal Die Erfindung bezieht sich auf ein Verfahren
zur Umwandlung eines Analogsignals in ein kodiertes Digitalsignal, bei dem das Analogsignal
zunächst einer Abtast-Halte-Stufe und aus dieser der abgespeicherte Momentanwert
des Analogsignals einem nach dem Parallelverfahren arbeitenden Analog-Digital-Umwandler
zugeführt wird, hinter dem ein Gray-Kodierer mit nachgeschalteten Flip-Flop-Speichern
und dahinter ein Dual-Kodierer angeordnet sind.
-
Nicht nur in der allgemeinen Elektronik, sondern auch in zunehmendem
Maße in der Fernsehempfängertechnik, besteht die Aufgabe, ein vorliegendes bzw.
empfangenes Analogsignal in ein Digitalsignal umzuwandeln. Während die Umwandlung
eines digitalen in ein analoges Signal recht einfach geht, ist das Problem, ein
analoges in ein digitales Signal umzuwandeln, erheblich schwieriger, wenn das als
Digitalsignal schließlich erhaltene Endergebnis genügend genau ein Abbild des Analogsignals
sein soll. Zum Umwandeln eines analogen in ein digitales Signal sind sogenannte
Analog-Digital-Umwandler bekannt, wie z.B. in dem Buch von Tietze, Schenk mit dem
Titel "Halbleiterschaltungstechnik" insb. auf den Seiten 604 ff beschrieben. Es
gibt im wesentlichen drei verschiedene Verfahren, nämlich das Parallel-, das Wäge-
und das Zählverfahren. Bei dem Parallelverfahren wird die Eingangsspannung gleichzeitig
mit einer festzulegenden Zahl von Bezugsspannungen
verglichen und
am Ausgang dieser Stufe kann in einem einzigen Schritt eine vollständige digitale
Zahl erhalten werden. Das Parallelverfahren ist daher wegen des Aufwandes an zahlreichen
Bezugsspannungen sehr bauteilintensiv, jedoch sehr schnell. Dagegen sind das TsSäge-
und das Zählverfahren, wie in der genannten Literaturstelle beschrieben, langsamer.
-
Beim Parallelverfahren ist es bekannt, einen sogenannten Dual-Kode
anzuwenden. Es ist weiterhin bekannt, zwecks Vermeidung von Störungen durch Änderung
der Eingangsspannungen während der sogenannten Meßzeit ein Abtast-Halte-Glied zu
verwenden. Es ist weiterhin bekannt, hinter den Vergleichsstufen die Flip-Flops
als Speicher einzusetzen. Weiterhin ist in oben genannter Literaturstelle insb.
auf den Seiten 605 bis 608 in Verbindung mit Abb. 18.110 ein Analog-Digital-Umwandler
nach dem Parallelverfahren mit sogenannten Komparatoren, einem Gray-Kodierer, einem
Speicher und einem Dual-Kodierer beschrieben, der auch in vorliegender Erfindung
angewandt wird.
-
Weiterhin sind aus dem Buch von K. Steinbuch mit dem Titel "Taschenbuch
der Nachrichtenverarbeitung" Seiten 774 bis 777 Ein- und Ausgabevorrichtungen für
Analog/Digital- und Digital/Analog-Umsetzer sowie Abtaster und Haltekreise bekannt.
-
Insbesondere für Abtaster und Haltekreise ist auch die Literaturstelle
Texas Instruments "FET" Seiten 113 und 114 zu berücksichtigen, die sogenannte Sample-Hold-Circuit
mit verschiedenen Transistorarten zeigen.
-
Aus diesen Literaturstellen sind also zahlreiche Verfahren zur Analog-Digital-Umwandlung
bekannt, von denen jedoch alle indirekt arbeitenden Digitalisierungsverfahren, d.h.
Umwandlung der Spannung in eine Zeit oder in Frequenzeinheiten, aufgrund der ihnen
anhaftenden geringen Umwandlungsrate nicht in Betracht kamen. Die direkten Wandlungsverfahren
können dagegen wiederum unterteilt werden in sogenannte seriell und parallel arbeitende
Analog-Digital-Umwandler. Die seriell arbeitenden, bei denen ein aufsteigendes oder
gewichtetes Abfragen der digitalisierten Pegel erfolgt, erfordern einen ge-
ringen
Bauteileaufwand, haben aber auch eine geringere Umwandlungsrate, d.h. sie benötigen
für eine ausreichende Umsetzungsrate sehr schnelle Schaltelemente.
-
Die parallel arbeitenden Analog-Digital-Umwandler, bei deren ein gleichzeitiges
Abfragen aller digitalisierten Pegel erfolgt, erfordern einen sehr hohen Bauteileaufwand,
ermöglichen aber eine hohe Umwandlungsrate, weil das Bit-Muster in einem Schritt
erzeugt wird. Die Aufgabe der Erfindung bestand darin, einen Analog-Digital-Umwandler
zu schaffen, der die Vorteile der beiden oben genannten Umwandlungsverfahren in
sich vereinigt und der den geringen Bauteileaufwand eines sogenannten seriellen
Verfahrens mit einer hohen Umwandlungsrate eines Parallelverfahrens verknüpft. Eine
derartige Aufgabe ist z. B. gestellt, wenn es darum geht, das empfangene Bildsignal
eines Fernsehsenders, also das sogenannte Videosignal, mit recht geringem Aufwand
aus der analogen Form in die digitale Form umzuwandeln.
-
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art
nach der Erfindung dadurch gelöst, daß hinter der Abtast-Halte-Stufe und vor dem
Analog-Digital-Umwandler ein tastbarer Operationsverstärker angeordnet ist, dessen
als Differenzverstärker ausgebildeter Eingang zwei Eingangsklemmen aufweist, deren
eine mit dem Ausgang der Abtast-Halte-Stufe und deren andere mit dem Ausgang eines
Digital-Analog-Umwandlers und wobei der Eingang dieses Digital-Analog-Umwandlers
mit dem Ausgang der Flip-Flop-Speicher verbunden sind, und der Operationsverstärker
während einer ersten Zeit überbrückt ist und danach während einer zweiten Zeit nicht
überbrückt ist und die Differenz der beiden an den Eingangsklemmen liegenden Signale
verstärkt.
-
In weiterer Ausgestaltung der Erfindung können hinter den Flip-FlopSpeichern
weitere Flip-Flop-Speicher angeordnet sein. Auch kann nach der Erfindung der tastbare
Operationsverstärker und die Abtast-Halte-Stufe je mit Transistoren vom Zwei-Gate-MOS-Typ
ausgeführt sein.
-
Beim bekannten Stand der Technik erfolgt also hinter dem Abtast-Halte-Glied
sofort der Analog-Digital-Umwandler, der auf einem Flip-Flop-Speicher gegebenenfalls
über einen Gray-Kodierer das Signal abgibt, so daß am Ausgang des Flip-Flop-Speichers
das Digitalsignal meist in binär kodierter Form vorliegt. Um nun jedoch eine höhere
Auflösung eu erreichen, ist es erforderlich, mehrere derartige Schaltungsanordnungen
hintereinander und teilweise parallel zueinander anzuordnen.
-
Dies vermeidet die Erfindung nun dadurch, daß sie eine sogenannte
Rückführung des in binär kodierter Form vorliegenden Digitalsignals über einen Digital-Analog-Umwandler
vorsieht, was aber nur möglich ist, wenn nach der Erfindung zwischen der Abtast-Halte-Stufe
und dem Analog-Digital-Umwandler ein zusätzlicher tastbarer Operationsverstärker
angeordnet wird, dessen Differenz-Verstärkereingänge nämlich nun im ersten Durchgang
nur das Analogsignal und im zweiten Durchgang das Analogsignal und das gegen- oder
rückgekoppelte Ausgangssignal zugeführt wird, wobei dieser Differenz-Verstärker
beim zweiten Durchgang, also zu einer zweiten Zeit, nur noch das Differenzsignal
verstärkt, wodurch dann zeitlich verschoben nacheinander am Ausgang ein zweites
binär kodiertes Digitalsignal vorliegt und womit die Möglichkeit geschaffen ist,
sowohl das erste als auch das zweite unter entsprechender Nachschaltung von weiteren
Speichern dann schlagartig an einem Ausgang verfügbar zu machen und wodurch es dann
im Endeffekt möglich ist, mit dem in Bauteilen aufwendigen Analog-Digital-Umwandler
z.B mit nur 15 Referenzspannungserzeugern 256, d.h. also 16 x 16, Analog-Spannungs-llerte
zu erfassen, also auf das 2n-fache zu steigern, so daß z.B. nach dem ersten Schritt
ein binär kodiertes Signal mit dem Informationsinhalt von 4-Bit und in dem zweiten
Schritt ebenfalls ein binär kodiertes Signal mit dem Informationsinhalt von 4-Bit
vorliegt und bei entsprechender Anwendung des Erfindungsgedankens unter Einschaltung
der oben genannten weiteren Speicher schließlich an einem Ausgang zu einem einzigen
Zeitaugenblick ein 8-Bit binär kodiertes Digitalsignal zur Verfügung zu haben.
-
Es muß selbstverständlich bei einer derartigen Schaltungsanordnung
dafür Sorge getragen werden, daß diese schnell genug arbeitet, damit der Informationsinhalt
der empfangenen Signale bei der Analog-Digital-Umwandlung möglichst vollständig
erhalten bleibt. Dazu muß nach dem Abtasttheorem von Shannon die Abtastfrequenz,
also die Frequenz, mit der die Abtast-Halte-Stufe geschaltet wird, mindestens doppelt
so groß sein, wie die höchste in dem empfangenen analogen Signalgemisch enthaltene
Frequenz. Für die Analog-Digital-Umwandlung des in der Fernsehtechnik gebräuchlichen
FBAS-Signales, das sich über ein Frequenzband von OMHz bis ca. 6 MHz erstreckt,
ist damit eine Abtastfrequenz von mindestens 12 MHz erforderlich.
-
Da weiterhin diese Abtastfrequenz aus einem Vier-Phasen-Takt abgeleitet
wird, der außerdem zur Steuerung anderer Funktionen (Differenzverstärkerumschaltung,
Flip-Flop-Speicher-Übernahme usw.) erforderlich ist, muß die Frequenz des Taktoszillators
einer derartigen Schaltungsanordnung der vierfachen Abtastfrequenz entsprechen und
damit mindestens 48 MHz betragen. Diese Frequenz des Taktoszillators ist die höchste
in dieser Schaltungsanordnung vorkommende Frequenz (Pulsfrequenz). Während einer
Periodendauer dieser Frequenz müssen zeitlich nacheinander (Vier-Phasen-Takt) alle
Umwandlungs-Steuer- und Speicherfunktionen ausgeführt sein.
-
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt
und wird im folgenden näher beschrieben. Es zeigen Fig. 1 ein Prinzipschaltbild
der Erfindung, Fig. 2 die Taktsignale des Taktoszillators nach der Erfindung Fig.
3 ein Einzelschaltbild der Abtast-Halte-Stufe nach der Erfindung, Fig. 4 ein Einzelschaltbild
des tastbaren Operationsverstärkers nach der Erfindung, Fig. 5 den Analog-Digital-Umwandler
mit dem Gray-Kodierer und dem diesen nachgeschalteten Speicherstufen nach der Erfindung,
Fig.
6 einen Digital-Analog-Umwandler nach der Erfindung, Fig. 7 ein typisches AnwaSnungsbeispiel
für die Verarbeitung eines FBAS-Signals.
-
In der Flg. 1 ist die Schaltungsanordnung für einen Analog-Digital-Umwandler
nach der Erfindung gezeigt und das Verfahren nach dieser Erfindung soll nun anhand
der Fig. 1 im Prinzip erklärt werden.
-
An der Eingangsklemme 1 erscheint das umzuwandelnde Anaogsignal. Dies
kann ein Gleichspannungssignal sein, es kann aber auch ein Wechselspannungssignalgemisch
sein, z.B. kann es ein Fernsehsignal sein, und zwar ein sogenanntes FBAS-Signal.
Dieses Signal gelangt von der Klemme 1 zunächst an die an sich bekannte Abtast-Halte-Stufe
9, die über den Schalter S1 so gesteuert wird (vgl. auch Fig. 3), daß das Signal
von der Klemme 1 über entsprechende Eingangstransis toren und eine gewisse Verstärkung
auf einen Ladekondensator läuft. Dieser Ladekondensator ist in Fig. 3 mit C7 bezechnet.
Sowie das Eingangssignal hier auf diesem Kondensator C1 abgespeichert ist, wird
die Eingangsstufe gesperrt und es erfolgt dann eine Übergabe des Speicherwertes
vqm Kondensator Cl und damit des abgespeicherten Momentanwertes des Analogsignales
über die di e Klemme 2 auf den Operationsverstärker nach der Erfindung, der in diesem
Zeitaugenblick noch durch den Transistor T29 überbrückt ist, so daß dieser abgespeicherte
Wert am Ausgang an der Klemme 4 erscheint, vgl. auch Fig. 4, und von hier aus auf
den Transistor T15, vgl. auch Fig. 5, gegeben wird. Hier werden dem Eingangssignal
konstante Teilspannungen unterlegt , die durch den eingeprägten Strom einer Konstantstromquelle,
die durch den Transistor T14 gebildet wird, an der Widerstandskette, bestehend aus
den Widerständen R... bis R..., abfallen. An den Abgriffen dieser Widerstandskette
sind an sich bekannte invertierende Schmitt-Trigger-Schaltungen angeschlossen, die
alle die gleiche Schwellspannung aufweisen. Durch die unterlegten konstanten Teilspannungen
schalten diese Schmitt-Trigger aber bereits bei unterschielichen Spannungen des
Eingangssignales, so daß auf diese
Weise jeweils eine bestimmte
Eingangs spannung einem entsprechenden Spannungsintervall zugeordnet und damit quantisiert
werden kann. Zur Überwindung der Hysterese dieser Schmitt-TriggerSchaltungen wird
die Widerstandskette (R...
-
bis R...) zeitlich jeweils zwischen zwei Wandlungsschritten durch
den Transistor T16 mit Masse kurzgeschlossen. Hinter diesen Schmitt-Triggern sind
Inverter und Verknüpfungsglieder angeordnet, die das quantisierte Eingangssignal
nach dem Gray-Kode kodieren. Schließlich wird das nunmehr im Gray-Kode am Ausgang
5 dieser Analog-Digital-Umwandlerstufe 11 vorliegende Signal einem digitalen Zwischenspeicher
12 zugeführt, der in an sich bekannter Weise aus Flip-Flops aufgebaut ist. Nach
der Erfindung ist aber nun, wie aus Fig. 1 ersichtlich, der Ausgang 6 des Zwischenspeichers
12 mit einem Digital-Analog-Umwandler 15 verbunden, der an seinem Ausgang 16 eine
rückumgewandelte analoge Spannung abliefert. Dieser Ausgang 16 ist mit der Eingangsklemme
3 des Operationsverstärkers 10 verbunden und nun werden die Schalter S2 und S3 derart
betätigt, daß einmal die Überbrückung fortfällt, d.h.
-
der Transistor T29 wird gesperrt und nun kann die Differenz der Signale
zwischen den Klemmen 2 und 3 des Operationsverstärkers 10 in diesem zunächst auf
einen Kondensator C2 gebracht werden, von diesem dann auf einen Transistor T27 und
von diesem schließlich auf die Ausgangsstufe und schließlich an dje Klemme 4. An
der Klemme 4 liegt nun das verstärkte Differenzsignal an und dieses hangt dann an
den Analog-Digital-Umwandler 11, dann über dessen Ausgang 5 wieder an den Speicher
12 und ist dann zu einem späteren Zeitaugenblick an der Klemme 6 verfügbar.
-
Nun kann in weiterer Ausgestaltung der Erfindung die Anordnung derart
getroffen sein, daß das zuerst an der Klemme 6 ankommende digitale 4-Bit-Signal
in einem Zwischenspeicher 13, der ebenfalls in an sich bekannter Weise aus Flip-Flopsaufgebaut
ist, solange gespeichert wird, bis auch das zweite 4-Bit-Signal an dieser Klemme
6 erscheint und dann gemeinsam mit dem ersten gespeicherten 4-Bit-Signal einem 8-Bit-Speicher
14 zugeführt werden kann, an dessen Ausgang 8 die
zeitlich nacheinander
gebildeten 4-Bit-Signale nunmehr gleichzeitig parallel abgenommen werden können.
Zu diesem Zweck werden die Schalter S4, S5 und S6 von dem Vierphasentakt geeignet
gesteuert.
-
Im einzelnen ist die Wirkungsweise der Schaltungsanordnung wie folgt,
wobei auch die Fig. 2 mit herangezogen wird: Das analoge Eingangs signal gelangt
über die Klemme 1 auf die Abtast-Halte-Stufe 9. Diese wird von einem Taktgeber,
der einen Vierphasentakt erzeugt, so gesteuert, daß während einer Zeit T1 (siehe
Fig. 2) das analoge Eingangssignal abgetastet wird und anschließend bis zum nächsten
Taktimpuls T1 gespeichert wird. Dazu wird, wie in Fig. 3 ersichtlich, der als Schalttranistor
ausgeführte Schalter S1 von dem invertierten Takt T1 beaufschlagt, so daß S1 den
Transistor T7 für die Zeit des Taktes T1 leitend macht.
-
Damit sind nun die als Differenzverstärker geschalteten Transistoren
T1, T2, T3 und T4 über die als Impedanzwandler geschalteten Transistoren T5 und
T6 und den in den leitenden Zustand gesteuerten Transistor T7 mit den ebenfalls
als Differenzverstärker geschalteten Transistoren T8, T9, T1O und T11 sowie über
diese mit den ebenfalls als Impedanzwandler geschalteten Transistoren T12 und T13
verbunden.
-
Diese Transistoren sind nun einerseits mit dem Ausgang 2, als auch
durch eine Verbindung zu dem Transistor T2, mit dem zweiten Eingang des ersten Differenzverstärkers
verbunden, wodurch eine starre Gegenkopplung zwischen Eingang 1 und Ausgang 2 gewährleistet
ist, wodurch seinerseits sichergestellt wird, daß die Ausgangsspannung an der Klemme
2 der Eingangsspannung an der Klemme 1 möglichst getreu folgt.
-
Wird nun der Transistor T7 durch den Schalter S1 gesperrt, so wird
die zuletzt an dem Kondensator C1 anliegende Spannung durch diesen selbst gespeichert,
da die Ladung dieses Kondenstators cm nun nicht mehr geändert wird. Damit ist dann
aber
auch der Wert der Ausgangsspannung an der Klemme 2 nahezu
konstant und entspricht dem zuletzt abgetasteten Eingangsspannungswert an der Klemme
1.
-
Diese nunmehr gespeicherte Spannung wird anschließend einem in besonderer
Weise aufgebauten getasteten Operationsverstärker 10 zugeführt (Fig. 4), der während
der Taktzeiten T2 und T3 mit Hilfe des Transistors T29 überbrückt ist und von diesem
über die als Pegel- und Impedanzwandler geschalteten Transistoren T31, T32 und T15
(siehe Fig. 5) auf die Widerstandskette, bestehend aus den Widerständen R... bis
R...
-
an denen durch Überlagerung eines durch den Transistor T14 eingeprägten
Konstantstroms konstante Teilspannungen abfallen, die sich zu der Spannung an der
Klemme 4 addieren und so ermöglichen, daß die 15 gleichartigen invertierenden Schmitt-Triggerschaltungen
vom Typ 74LS14 bei verschiedenen Eingangsspannungswerten durchschalten. Damit ist
die Zahl der durchgeschalteten Schmitt-Triggerschaltungen direkt proportional dem
Wert der Eingangsspannung.
-
Der Transistor T16 schaltet zu Beginn einer Analog-Digital-Wandlung,
also zu Beginn der Taktzeiten T2 und T4 die Widerstandskette kurzzeitig gegen Masse,
so daß alle Schmitt-Triggerschaltungen zunächst zurückgesetzt werden, um den Einfluß
ihrer Hysterese zu eliminieren. Eine Verknüpfungsschaltung, bestehend aus Invertern
und Und sowie Oder-Gattern, verknüpft die Ausgänge der 15 Schmitt-Triggerschaltungen
der Art miteinander, daß an den Klemmen 5 die digitalisierte Eingangsspannung als
Vier-Bit-Wort im Gray-Kode verfügbar wird.
-
Dieses wird mit der ansteigenden Taktflanke der Taktzeiten T1 und
T3 in den Zwischenspeicher 12 übernommen und anschließend mit Hilfe eines aus vier
Exklusiv-Oder-Gattern bestehenden Gray-Dual-Kodierers in den Dual-Kode umkodiert,
der dann an den Klemmen 6a, b, c, d verfügbar wird.
-
Diese nun im Dual-Kode vorliegende digitale Information wird in einem
zweiten Zwischenspeicher 13, der von dem Takt T4 gesteuert wird, abgespeichert.
Gleichzeitig gelangt diese In-
formation auf einen in Fig. 6 dargestellten
Digital-Analog-Umwandler 15, der daraus wieder eine analoge Spannung bildet.
-
Dazu werden die als Konstantstromquellen beschalteten Transistoren
18 über die Schalttransistoren T17 in Abhängigkeit von der digitalen Information
ein- oder ausgesckaltet. Die Ströme dieser Konstantstromquellen T18 addieren sich
in dem Knotenpunkt 16 und rufen an dem Trimmpotentiometer P3 einen der digitalen
Information porportionalen Spannungsabfall hervor. Dieser gelangt über die Klemme
16 an die Klemme 3 des bereits erwähnten in der Fig. 4 dargestellten Operationsverstärkers
10. Der Kondensator C2 erhält über die Transistoren T21, T23 sowie T22 und T24 eine
Ladung, die der Differenz zwischen der an der Klemme 2 anliegenden gespeicherten
Eingangsspannung und der an der Klemme 3 anliegenden rückumgewandelten Spannung
proportional ist.
-
Sodann werden die Transistoren T23, T24 und der den Operationsverstärker
10 überbrückende TransistorJT29 über den als Schalttransistor ausgeführten Schalter
S2 von den Takten T2 v T3 gesperrt und die Transistoren T25 und T26 über den ebenfalls
als Schalttransistor ausgeführten Schalter S3 von den Takten T1 v T4 in den leitfähigen
Zustand gesteuert. Dabei wird nun die Spannung über dem Kondensator C2 auf eine
konstante, mit dem Trimmpotentiometer P7 einstellbare Vorspannung bezogen und mit
Hilfe der Transistoren T27 und T28 verstärkt. Sodann gelangt diese verstärkte, der
Differenz zwischengespeicherter Eingangsspannung und der rückumgewandelten Spannung
proportionale Spannung weiter über den ebenfalls in den leitenden Zustand gesteuerten
Transistor T30 und die als Pegel- und Impedanzwandler ausgeführten Transi -toren
T31 und T32 an die Klemme 4 und von dieser an den in Fig. 5 dargestellten Analog-Digital-Umwandler,
der, wie in bereits beschriebener Weise diese analoge Spannung zunächst quantisiert,
dann den Gray-Kode bildet, diesen zwischenspeichert und schließlich wieder in dem
Dual-Kode an den Klemmen 6a, b, c, d verfügbar macht. Diese digitale Information
kann nun zusammen mit der zuvor gebildeten und in dem zweiten Zwischenspeicher 13
gespeicherten digitalen Information
in den vom Takt T2 gesteuerten
Speicher 14 eingelesen werden und damit an den Ausgangsklemmen 8 parallel abgreifbar
gemacht werden. Zur gleichen Zeit wird aber bereits ein neuer :Ilandlungsvorgang
eingeleitet, der einen erneut abgespeicherten analogen Eingangsspannungswert in
der bescriebenen Weise in eine digitale Information umwandelt.
-
In den Fig. 3, 4, 5 und 6 sind die Werte für die Widerstände und Kondensatoren
für eine beispielsweise Ausführung angegeben, die noch nachfolgend anhand der Fig.
7 beschrieben werden soll und zur Digitalisierung eines FBAS-Signals verwendet wurde.
Die Schmitt-Trigger nach Fig. 5 können ebenso wie die Gatter in der sogenannten
Low-Power-Schottky-Technik ausgeführt werden, wozu es bereits einschlägige IC auf
dem Markt gibt.
-
Ein typisches Anwendungsbeispiel für einen Analog-Digital-Umwandler
nach der Erfindung zeigt Fig. 7. Aus dem von der Antenne 16 empfangenen hochfrequenten
Signal HF wird mit Hilfe des mit Abstimmiteln ausgerüsteten Tuners 17 ein gewünschter
Kanal mit einer Bandbreite von ca. 7 MHz selektiert und in eine Zwischenfrequenz
ZF1 mit einer Mittenfrequenz von ca. 36 MHz umgesetzt. In dem nachfolgenden Zwischenfrequenz-Verstärker
18 wird dieses umgesetzte Signal verstärkt und die Bandbreite unter Berücksichtigung
der sogenannten Normdurchlaßkurve auf 5,5 MHz reduziert. Das von diesem Zwischenfrequenz-Verstärker
18 aufbereitete Signal ZF2 wird in einem Synchron-Demodulator 19 von dem zwischenfrequenten
Träger befreit und liefert so an dessen Ausgang das FBAS-Signal (Farb-Bild-Austast-
und Synchronsignal) ab.
-
Dieses FBAS-Signal wird mit Hilfe des Analog-Digital-Umwandlers 20
digitalisiert und damit an dessen Ausgang als DFBAS-Signal (digitalisiertes Farb-Bild-Austast-
und Synchronsignal) verfügbar. In einer Dekodierungs-Stufe 21 kann nun dieses DFBAS-Signal
in seine Bestandteile zerlegt werden. Dieses sind die Horizontal-Synchronimpulse
H, die Vertikalsynchronimpulse V sowie die drei Signale Y-R (Luminanzanteil-Rotan-
teil),
Y-G (Luminanzanteil-Grünanteil) und Y-B (Luminanzanteil-Blauanteil). Diese von der
Dekodierungs-Stufe 21 erzeugten Signale werden anschließend in bekannter Weise für
die Ansteuerung einer Farbbildröhre aufbereitet.
-
Durch die Einführung eines inalog-Digital-Umwandlers 20 nach der Erfindung
in den Signalweg eines Farbfernsehempfängers kann die Dekodierungs-Stuie 21 als
integrierte digitale Schaltung ausgeführt werden, die ohne kostenintensiv einzustellende
Abstimm- und Abgleichelemente auskommt und darüber hinaus die Möglichkeit der digitalen
Bildbeeinflussung (Bild im Bild, usw.) bietet.