DE2511360A1

DE2511360A1 - Seriell-paralleler analog-digital-umsetzer

Info

Publication number: DE2511360A1
Application number: DE19752511360
Authority: DE
Inventors: Jean Marie Aure; Claude Imhoff
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1974-03-15
Filing date: 1975-03-14
Publication date: 1975-09-18
Also published as: DE2511360B2; FR2264432A1; US4008468A; FR2264432B1; NL7503066A; JPS50128449A; IL46794A0; GB1501694A; DE2511360C3; IT1032077B; IL46794A

Description

Die vorliegende Erfindung betrifft einen seriell-parallelen Analog-Digital-Umsetzer mit gesteuerter Analogverschiebung.

Die betreffende Analog-Digital-Umsetzung erfolgt unter Verwendung von Schwellwert-Vergleichern, denen das Eingangssignal in Form einer Spannung zugeführt wird. Die Schwellwerte der verschiedenen Vergleicher sind im allgemeinen gleichmäßig in Spannungsstufen unterteilt und zwar aufgrund eines Widerstandsnetzwerkes, dem eine Bezugsspannung zugeführt wird. Je nach dem, ob die analoge Eingangsspannung kleiner oder größer als die Schwellwertspannung ist,mit der sie verglichen wird, ist das erhaltene Ausgangsbit eine logische 1 oder 0.

Verwendet man nun das reine parallele Umsetzungsverfahren, so ist klar, daß zur Codierung eines Signals mit einer gewissen Genauigkeit, beispielsweise mittels acht bits,eine erhebliche Anzahl (255) von Vergleichern erforderlich ist. Zur Verminderung dieser Anzahl besteht der Codierer üblicherweise aus zwei Teilen, die nach demselben Prinzip arbeiten, wobei der erste Teil die höherwertigen bits und der zweite Teil die niederwertigen bits liefert. In diesem Fall muß nun eine Verbindung zwischen

509838/0756

den beiden Teilen des Codierers bestehen, da. das analoge Eingangssignal von beiden Teilen des Codierers verarbeitet werden muß, wobei jedoch das Ergebnis des zweiten Teils vom Codierungsresultat des ersten Teils abhängt.

Bei bekannten Anordnungen besteht die Verbindung zwischen den beiden Teilen des Codierers aus einem Operationsverstärker, der eine Subtraktion des bereits codierten Signals, d.h. der bereits erzeugten höherwertigen bits vom Eingangssignal vornimmt, um die Kette der Vergleicher des zweiten Teils anzusteuern.

Des weiteren wird das dem zweiten Teil des Codierers zuzuführende analoge Signal verzögert, indem es sog. Auswahltorschaltungen durch läuft. An diese. Auswahltorschaltungen werden jedoch zwei gegensätzliche Forderungen gestellt. Einmal muß die Codierung schnell und genau erfolgen, zum anderen verlangsamt die erwünschte Genauigkeit die Wirkung der Tor schal tungen, wobei ihr Preis noch nicht berücksichtigt ist.

Auf dem bevorzugten Anwendungsgebiet der Erfindung, nämlich der Codierung eines Fernsehsignals dahingehend, daß es verändert wird, indem ihm Teile zugefügt oder entfernt werden, um ganz allgemein seine Qualität zu verbessern, ist es schwierig, mit diesen Auswahltorschaltungen die erforderliche Codierungsgeschwindigkeit zu realisieren, um ein Signal mit einem Durchlaßbereich in der Größenordnung von 6 MHz/s bei einer Genauigkeit von ungefähr 8 bits zu verarbeiten, da hierbei die Geschwindigkeit einer Auswahlfrequenz in der Größenordnung von 15-25 MHz/s entsprechen muß.

Die vorliegende Erfindung hat sich zur Aufgabe gestellt, diese Nachteile grundsätzlich dadurch zu vermeiden, daß sie eine Verbindung zwischen den beiden Teilen des Codierers angibt, die die erforderliche Funktionsgeschwindigkeit gewährleistet. Zur Lösung dieser Aufgabe weist die erfindungsgemäße Vorrichtung zur Analogverschiebung eine Verzögerungsleitung auf, die so bemessen ist,

509838/0756

daß das analoge Eingangssignal dem zweiten Teil des Codierers dann zugeführt wird, wenn der erste Teil seine Codierung beendet hat, sowie Stromgeneratoren, die von den Zuständen der von dem ersten Teil des Codierers bestimmten höherwertigen bits gesteuert werden und welche die den Schwellen der Vergleicher des zweiten Teils des Codierers zuzuführende Spannung erzeugen und bestimmen.

Des weiteren v/eist die Verschiebungsvorrichtung Mittel auf, um auf der Höhe der Vergleicher der zweiten Gruppe die Codierungsfehler zu kompensieren, die sowohl von Schwankungen der Polarisationsströme der Vergleicher als auch von den Schwankungen beim Erzeugen ihrer Schwellen herrühren.

Weitere Vorteile und Einzelheiten der Erfindung gehen aus der Zeichnung hervor, in der ein Ausführungsbeispiel eines erfindungsgemäßen Analog-Digital-Umsetzers dargestellt ist; im einzelnen zeigen:

Figur 1 ein schematisches Diagramm des erfindungsgemäßen Analog-Digital-Umsetzers ,

Figur 2 ein schematisches Diagramm einer Verbindungsvorrichtung zwischen den beiden Gruppen von Vergleichern gemäß Figur .1,

Figur J5 eine Kurve, in der die Schwankungen der Verschiebungsströme an den Eingängen der Vergleicher vor und nach der Fehlerkompensation dargestellt ist,

Figur 4 eine Einzelheit eines Vergleichers der zweiten Gruppe, Figur 5 ein schematisches Diagramm zur Kompensation der temperaturabhängigen Verschiebungsströme der Vergleicher und

Figur 6 ein schematisches Diagramm eines in Figur 2 verwendeten Stromgenerators.

Wie bereits oben dargestellt betrifft die Erfindung einen Analog-Digital-Umsetzer, der ein analoges Signal mit einer

50 9838/0756

bestimmten Genauigkeit in der Größenordnung von 8 bits codiert, die für einen Umsetzungszyklus in zwei Perioden erhalten werden unter Berücksichtigung einer großen Verarbeitungsgeschwindigkeit.

Diese Bedingungen erfordern, daß der betrachtete Analog-Digital-Umsetzer oder Codierer in zwei Teile unterteilt ist, wobei jedes von einer Gruppe von schnellen Vergleichern gebildet wird, zwischen denen eine Verbindung herzustellen ist, die sich nicht nachteilig auf die Auswahlgeschwindigkeit und die Genauigkeit auswirkt und wobei die Übertragung des Eingangssignals der zweiten Gruppe mit der erforderlichen Verzögerung gewährleistet ist.

Es sei festgestellt, daß die Verteilung der Vergleicher auf zwei Gruppen keineswegs eine Beschränkung darstellt. Entsprechend der gewünschten Genauigkeit kann der Umsetzer in eine größere Anzahl von Teilen, beispielsweise drei, unterteilt sein. Dadurch nimmt zwar die Genauigkeit zu, während jedoch die Auswahlgeschwindigkeit die Neigung hat, abzunehmen.

Die Verbindung zwischen den beiden genannten Teilen des Umsetzers beschränkt sich im übrigen nicht ausschließlich auf die oben dargestellten Bedingungen, nämlich die Steuerung der zweiten Gruppe von Vergleichern als Funktion der von der ersten Gruppe bewirkten Codierung. Sie ist auch in der Lage, die Fehler zu kompensieren, die die Codierung aufgrund der Schwankungen beim Aufstellen der Schwellen beeinflussen, sowie diejenigen zu kompensieren, die von den temperaturabhängigen Schwankungen der Polarisationsströme der Vergleicher herrühren.

Figur 1 zeigt schematisch ein Diagramm eines Analog-Digital-Vergleichers mit seiner verschiebungsgesteuerten Analogvorrichtung,

Der Umsetzer weist drei Hauptteile auf, wobei der erste Teil I eine erste Gruppe von Vergleichern 2 umfaßt mit den zugehörigen

509838/0756

Schaltungen, die die Codierung der analogen Eingangsspannung vornehmen,die bei E erscheint und einem Operationsverstärker 1 zugeführt wird, der die höherwertigen bits liefert; ein zweiter Teil II besteht aus einer Vorrichtung mit gesteuerter Analogverschiebung, die mit einer Verzögerungsleitung verbunden ist, die das analoge Eingangssignal einer zweiten Gruppe von Vergleichern zuführt und die die Verbindung zwischen dem Teil III herstellt, der eine zweite Gruppe von Vergleichern umfaßt mit den dazugehörigen Schaltungen, die die Codierung der analogen Eingangsspannung für die niederwertigen bits vornehmen, wobei die Verschiebungsvorrichtung des Teiles II eine Kontrollfunktion ausübt.

Diesem schematischen Diagramm des Umsetzers sind noch die Ausgangsschaltungen und die Auswahlsteuerung hinzuzufügen.

Um die Forderungen nach Genauigkeit und nach Auswahlgeschwindigkeit zu erfüllen, weist der erfindungsgemäße Analog-Digital-Umsetzer, der eine Codierung von vier bits pro Periode durchführt, im einzelnen in seinem ersten Teil I eine erste Gruppe 2 von Vergleichern auf, deren Anzahl in der Größenordnung von 15 liegt und denen das analoge Eingangssignal über einen Operationsverstärker 1 mit großem Durchlaßbereich und großem Ausgangsstrom zugeführt^ l5as erhaltene Signal wird im Verhältnis 1/2 abgeschwächt und den Eingängen der 15 Vergleicher zugeführt. Diese weisen einen zweiten sog. Schwellwerteingang auf. Diese Schwellwerteingänge der Vergleicher sind in regelmäßige Spannungsstufen unterteilt mittels eines Widerstandsnetzes T₁, dem eine Bezugsspannung Vref über einen rückgekoppelten Operationsverstärker 3 zugeführt wird.

Um Irrtümer in der Codierung zu vermeiden, wird ein anliegender oder Gray-Code verwendet, der es ermöglicht, die Ausgangsinformationen der 15 Vergleicher in vier höherwertigen bits darzustellen. Dazu ist hinter den Vergleichern eine Stufe 4 erforderlich, die die logische Auswahl durchführt und eine Umcοdierungsstufe 5 zur Binärdarstellung der Resultate des Gray-

509838/0756

Codes, deren vier Ausgänge und zwar einer pro bit im Teil II mit der Vorrichtung zur gesteuerten Analogverschiebung verbunden ist und insbesondere in diesem Teil mit einem Digital-Analog-Umsetzer 6. In diesem Teil II, dessen Beschreibung und Funktionsweise weiter unten genauer dargestellt ist, werden die Spannungsschwellwerte erzeugt, die der zweiten Gruppe 8 der im Teil 3 enthaltenen Vergleicher zugeführt werden, wobei die Spannungsschwellen als Funktion der Resultate der ersten Codierung korrigiert sind.

Der dritte Teil III enthält eine bestimmte Anzahl von Vergleichern 8. Theoretisch wäre diese Anzahl gleich derjenigen der asten Gruppe 2, d.h. gleich 15. In der Tat enthält er jedoch 19, um einen Vergleich zwischen den beiden Codierern zu ermöglichen und um mittels. der zweiten Gruppe 8 die von der ersten Gruppe stammenden Fehler zu korrigieren. Wie bei der ersten Gruppe sind die Eingangsschwellen der Vergleicher der zweiten Gruppe in gleichmäßige Stufen unterteilt mittels eines Widerstandsnetzes Tp.

Die Spannungsstufen, die zwischen Schwellwerteingängen zweier aufeinanderfolgender Vergleicher existieren, lassen sich wie folgt bestimmen: . Für die erste Gruppe ist der Abstand AV₁-J und für die zweite Gruppe ist Δ V₂ = \ .-= Y^.

Den anderen Eingängen der 19 Vergleichern der zweiten Gruppe wird das im Verhältnis 1/2 abgeschwächte analoge Eingangssignal zugeführt, das während der gesamten Verarbeitungsdauer im ersten Teil des Umsetzers durch eine Verzögerungsleitung verzögert wird.

Wie im ersten Teil sind die Ausgangsinformationen der 19 Vergleicher 8 in der Form eines 5-bit-Gray-Codes codiert in der Auswahlschaltung 9 durch den Einfluß eines Auswahlimpulses, der von der Quelle S durch einen schnellen Vergleicher 12 nach Verzögerung in einer Verzögerungsleitung 110 erscheint, wobei deren

509838/0756

Verzögerung gleich derjenigen der Verzögerungsleitung 11 ist, die das zu codierende analoge Signal durchläuft. Von den von der Auswahlschaltung 9 gelieferten 5-Gray-bits stellen vier die niederwertigen bits des analogen Eingangssignals dar, während das fünfte den von der ersten Gruppe von Vergleichern stammenden Fehler repräsentiert. Das fünfte bit wird gleichzeitig wie die vier höherwertigen bits einem Addierer 14 zugeführt, der mit der Ausgangsschaltung 15, die die korrigierten höherwertigen bits liefert, verbunden ist. Die vier von der Auswahlschaltung 9 stammenden bits werden einem Umcodierer 10 zugeführt, der der Ausgangsschaltung 16 die vier niederwertigen bits des analogen Eingangssignals zuführt.

Es ist festzustellen, daß für eine Korrektur der in der ersten Gruppe eventuell auftretenden Fehler im Schwellwerteingang des ersten Vergleichers der ersten Gruppe keineswegs eine Spannung zugeführt wird, die gleich dem Abstand Δ V. ist und deren Wert oben angegeben ist. Ihm wird dagegen eine Spannung AV. +2AV₂ zugeführt, wodurch die Korrektur eines doppelten elementargewichtigen Fehlers (2/UXVp),der durch einen Mangel oder einen Überschuß während der ersten Codierung entsteht, durch die zweite Gruppe ermöglicht wird.

Vie oben dargelegt, spielt die Vorrichtung zur gesteuerten Analogverschiebung, die den Teil II des Umsetzers bildet, eine wichtige Rolle, da sie eine schnelle und genaue Funktionsweise des Umsetzers ermöglicht, wie es nur schwierig oder gar nicht mit den bekannten Umsetzern erreicht wird, die für die Verbindung zwischen den Teilen I und III einen subtrahierenden Operationsverstärker und Auswahltorschaltungen aufweisen.

Figur 2 zeigt die Vorrichtung zur gesteuerten Analogverschiebung. Sie besteht im wesentlichen aus einem Digital-Analog-Umsetzer 6, dessen Ausgang mit dem Ausgang eines rückgekoppelten Operationsverstärkers 7 verbunden ist und dessen negativer Eingang von einer Referenzspannung Vref gespeist wird, während der positive Ausgang über einen Widerstand R^OO £^ΘΘΓ(*^Θ*·*^8Ϊ· ^Der gemeinsame Ausgang

509838/0756

des Operationsverstärkers 7 und des Digital-Analog-Umsetzers 6 ist mit der Widerstandsbrücke T~ verbunden, die die 19 Widerstände R bis R enthält, deren Abgriffe die Schwellwerteingänge der 19 Vergleicher C. bis C.q, die in der Gruppe 8 zusammengefaßt sind, darstellen. Die Werte dieser Widerstände sind im allgemeinen gleich r gewählt. Die Widerstandsbrücke wird von einem einen konstanten Strom I abgebenden Stromgenerator 17 versorgt; dieser Strom erzeugt in jedem Widerstand der Brücke eine Potentialdifferenz rl, die gleich dem Viert des elementaren Stellengewichts Δ Vp ist. Dadurch sind die Schwellwerteingänge eines jeden der 19 Vergleicher C. bis CLq entsprechend dieses Wertes in regelmäßige Spannungsstufen unterteilt. Die Spannung an der Spitze B der Widerstandsbrücke, d.h. am Eingangspunkt des Widerstandes R.q liegt am Operationsverstärker 7 an, der durch die Referenzquelle Vref versorgt wird und dessen Ausgang mit dem Widerstand R verbunden ist.

Der Digital-Analog-Umsetzer 6 ist im wesentlichen durch vier Stromgeneratoren 18, 19» 20 und 21 gebildet, deren Ausgangsströme I., Ip, I-, und I. einer binären Progression folgen , d.h. I₁ « 2.I₂

Die vier Stromgeneratoren werden vom Zustand der vier höherwertigen bits gesteuert, die vom Schaltkreis 5 (Figur 1) geliefert v/erden, der wiederum zum ersten Teil des Codierers gehört. Aus praktischen Gründen sind diese Werte zu den betrachteten bits komplementär; im beschriebenen Beispiel steuern sie die analogen Unterbrecher 220, 230, 240, 250.

Wenn die Stromgeneratoren 18 bis 21 Strom abgeben, durchfließen diese den mit dem Ausgang des Verstärkers 7 verbundenen Widerstand R, wo sie eine Potentialdifferenz erzeugen, die eine direkte Funktion der vier höherwertigen bits der zu codierenden analogen Eingangsspannung E ist. Diese liegt an den anderen Eingängen der Vergleicher über die Verzögerungsleitung 11 an.

509838/0756

Bezüglich der Funktionsweise dieses Digital-Analog-Umsetzers ist festzustellen, daß die Spannung am Punkt A durch den Operationsverstärker 7 konstant gehalten wird, so daß man schreiben kann: _R

VA » Vref *Q (1)

^H20

Die Spannung am Punkt B hängt dagegen von den Stromwerten der Generatoren 18 bis 21 ab, so daß man schreiben kann:

VB « VA - RI - R (1^I₂₊IJI₄). (2)

Da R und I konstant sind, ebenso wie VA, hängt der Wert der Spannung am Punkt B nur von den von den höherwertigen bits gesteuerten Strömen ab.

Die Werte der Spannungen am Punkt B lassen sich also bestimmen, wenn einer der Stromgeneratoren 18 bis 21 eingeschaltet ist, d.h., wenn das ihn kontrollierende bit eine logische 1 anzeigt, d.h. in der Tat eine O, da hier die Komplementärwerte betrachtet werden.

Wird keiner der Stromgeneratoren angesteuert, so nimmt die Spannung VB ihren Maximalwert an, der gleich demjenigen des analogen Eingangssignals ist, d.h. gleich dem vom Abstandswert AVp abgeleiteten Wert 256/aV₂ ist, der um das Stellengewicht 3 erhöht wird, um den eventuell von der ersten Gruppe von .Vergleichem hervorgerufenen Fehler zu kompensieren. VBmax = VA - Rl (256 + 3) AV₂ = 259 Δ V₂

Wenn der dem höherwertigsten bit 2 entsprechende Strom I„

7 '

allein angesteuert ist, d.h., wenn 2=0 ist, so gilt für den Wert von VB

VB₁ = V₁ - RI - RI₁ = (128 + 3) Δ V₂ = 131AV₂; des gleichen und aufeinanderfolgend gilt für die allein angesteuerten Ströme I_£ (2⁶ =0), I (2⁵ = 0) und für I₄ (2⁴ « 0):

VB₂ = 195 Δ V₂
= 227 k V₂

= 243 Λ V₂.

5098 3^/0756

Man sieht also, daß die an der Spitze der Widerstandsbriicke als Funktion der vier ersten bits des zu codierenden Eingangsignals veränderliche Spannung eine Verschiebung des Absolutwertes der am Referenzeingang eines jeden Vergleichers der zweiten Gruppe anliegenden Spannung erzeugt. Die Bestimmung der niederwertigen bits des zu codierenden Signals mittels der zweiten Gruppe von Vergleichern 8 erfolgt also unter Berücksichtigung der höherwertigen bits.

Die Verschiebungsströme der Eingänge der Vergleicher der zweiten Gruppe 8, die den Unterschied zwischen den Polarisationsströmen der zwei Halbleiterelemente der differentiellen Eingangsstufe im gekippten Zustand des Vergleichers darstellen, fließen in der Widerstandsteilerbrücke T₂ (R₁ bis R₁Q) und erzeugen dort Potentialdifferenzen, die als Fehler an den Schwellen der Vergleicher auftreten und die erfindungsgemäß korrigiert werden. In Figur 4 ist ein Vergleicher der zweiten Gruppe dargestellt, mit einer differentiellen Eingangsstufe, die aus zwei Halbleiterelementen gebildet wird, die mit SC₁ und SC₂ bezeichnet sind. Die Basis des ersten Elementes SC₁ ist mit der Spitze der Widerstandsbrücke Tp (Figur 2) verbunden und zwar über die Widerstände R₂ bis R₁Q entsprechend der Stellung des betrachteten Vergleichers. Die Basis des zweiten halbleitenden Elementes SC„ ist mit dem Ausgang der Verzögerungsleitung 11 verbunden. Die Kollektoren der beiden Elemente sind mit einer Bezugsspannungsquelle +V verbunden. Die Emitter der beiden Elemente sind alle beide mit einem Stromgenerator G verbunden. Betrachtet man nun die Widerstandsbrücke T₂ unter der Annahme, daß i der Verschiebungsstrom am Eingang ist und daß er für alle Vergleicher konstant ist und unter Annahme, daß r der gemeinsame Wert der Widerstände R bis R ist, so läßt sich für jeden Vergleicher, wenn er im nicht gekippten Zustand ist, der Spannungsabfall an jedem Widerstand R_-1 bis R„_n folgendermaßen definieren: min - VO min = rl an den Anschlüssen von R₁

₁ min - V. min =r(l+i)an den Anschlüssen von R

min - V_1Q min = r (I t^Af-JU. an den. Anschlüssen von

R^r₁ mit V min - VB min. Addiert man diese Beziehungen Glied

19 19
für Glied so erhält man:

V₁₉ min - VO min = 19 r I + ri (1+2+3...+18) = 19 rI+171 ri (3) Gleichzeitig erhält man:

V₁₉ min = VB min = VA - RI - 19 Ri

Man ersieht daraus, daß das Vorhandensein der Verschiebungsströme am Eingang der VergMcher einen sich an den Schwellen erheblich auswirkenden Fehler hervorruft.

Erfindungsgemäß wird dieser Fehler zum größten Teil dadurch kompensiert, daß die Spannung VA, die als am Eingang des Operationsverstärkers 7 konstant angenommen wird, künstlich verschoben wird und indem man den Wert der Intensität I auf einen vom theoretischen Wert I , der durch die Beziehung

_T AV2 °

¹O * T~~
gegeben ist, verschiedenen Wert einstellt. Je nach dem, wie die Vergleicher auf ein anwachsendes Signal kippen, variiert die Spannung am Punkt B, bis sie den erwünschten Wert 259AV₂ annimmt, wenn alle Vergleicher gekippt sind.

Ausgehend von den Gleichungen (3)und(4)läßt sich nun schreiben: VB min = VO min + 19 Π + 171 ri

» VA - RI - 19 Ri
d.h. VA-RI- 19 Ri = VO min + 19 rl + 171 ri und VA = VO min + I(i9r + R) + i (171 r + 19 R) <5)

Betrachtet man nun den Fall, in dem alle Vergleicher im gekippten Zustand sind und die Verschiebungsströme auf der Signalseite fließen, so erhält man folgende Beziehungen:

VB max = VA - RI

oder VA = VB-max + RI (6)

Mittels der Beziehungen (5) und (6) erhält man:

VB max - VO min = Ix 19r + (I71r + 19R)i (7) Da nun VB max - VO min gleich dem theoretischen Wert der Potentialdifferenz an den Anschlüssen der Widerstandsbrücke,

509838/0756

d.h. gleich 19 Δ V? sein muß, läßt sich nun schreiben

19AV₂ = I9rl + i (I7ir + 19R)
und damit I = —j?²- - i (9 + p)

wobei der Wert den theoretischen Wert I_Q des Stromes I darstellt. Erfindungsgemäß bezieht die Kompensation des Fehlers an den Schwellen den Wert des zu betrachtenden Stromes I mit ein, d.h.:

I - I₀ - 1 (9 + p) (8)

daraus ergibt sich der Viert der Spannung VA, die durch Gleich» (6) definiert ist:

VA = VB max + R £ I_Q - i (9 + ^)J (9)

Ausgehend von diesen Gleichungen ist es möglich den Wert der Spannung Vn an einem beliebigen Punkt der Teilerbrücke in dem Augenblick zu bestimmen, in dem der dazugehörige Vergleicher gekippt ist, wobei η die Stellung des Vergleichers bedeutet. Dieser Wert beträgt:

Vn = VA - I [R + (19 - n)r] - (19 - n)i [ R + ( )r] (10 Nach verschiedenen einfachen Umformungen und unter Einbeziehung des theoretischen Wertes von Vn, d.h. Vno erhält man:

Vno - Vn = - I (19 - n) ri.
Das Maximum erhält man für

- i (19 - n) + §■ = 0 oder

Man ersieht daraus, daß der Maximalfehler der Verschiebung für die Schwellen der Vergleicher mit der Stellung 9 und 10 erhalten wird; er beträgt

Vno - Vn = - 45 ri.

Eine ähnliche Rechnung gestattet den Fehler zu bestimmen, der an den Schwellen ohne Kompensation der Verschiebungsströme an den Eingängen der Vergleicher auftritt. Im Augenblick des Umkippens eines Vergleichers ist die Spannung am entsprechenden Punkt η der Teilerbrücke T„ durch die Beziehung (10) gegeben.

Führt man nun außerdem den theoretischen Wert VncL der Spannung am betrachteten Punkt ein, d.h.

509838/0756

₁ = VA - i[r + (19 - η) rj
so wird aus der Gleichung (10):

Vn «= VnO₁ - (19 - n) i [ R + r]

oder VnO₁ - Vn = (19 - n) i [ R + rj (11) woraus man die Schwankungen als Funktion von η ableiten kann. Das Minimum dieser Beziehung erhält man für ρ + ^j? ~ n, für den sich als Fehler errechnet:

VnO₁ - Vn = - E| ( £ - |)²
wobei diese Beziehung O ist für

PR

η = 19 und η = ~ + 18.

Figur 3 zeigt die Schwankungen der von den Verschiebungsströmen an den Eingängen der Vergleicher als Funktion ihrer Stellung erzeugten Fehler und zwar vor (Kurve a) und nach (Kurve b) der Kompensation.

Erfindungsgemäß lassen sich auch die temperaturbedingten Schwankungen der Polarisationsströme der Vergleicher kompensieren. Im Vorstehenden wurde angenommen, daß die Polarisationsströme konstant waren und nur die Unterschiede zwischen den den verschiedenen Eingängen entsprechenden Strömen eine Rolle spielten.

Da die Quellenimpedanzen auf der Bezugsseite und der Signalseite verschieden sind, erzeugt eine jede Schwankung der Polarisationsströme, insbesondere aufgrund von Temperaturschwankungen,einen Fehler an den Schwellen der zweiten Gruppe 8 der Vergleicher. Dieser Fehler muß ebenfalls kompensiert werden, um eine Temperaturstabilisierung des Umsetzers zu erzielen.

Um eine konstante Spannung VB zu erhalten, variiert man die Spannung VA nach demselben Gesetz wie VB aber in entgegengesetzter Richtung.

Figur 4 zeigt den verwendeten Aufbau, wobei mittels des Polarisationsstroraes Ig eines Vergleichers 26 die Spannung VA am Punkt A bestimmt wird, der den Ausgang des Operationsverstärkers bildet.

509838/0756

Unter der Annahme, daß der Verstärker 7 fehlerfrei ist, läßt sich schreiben:

¹S - ³^ «* h - ¹S - %

woraus man

VA = R₂₁-I₇ = R₂₁ (I₅ - I₆) - jjgl Vref - R₂₁ . Ig erhält uiü _R ^20

VA = JA- Vref - R . I_ß.
R₂₀ 21 6

Die Spannung VA hängt vom Polarisationsstrom L·- des Vergleichers 26 und der Temperatur ab. Eine Schwankung dieses Stromes tritt als entsprechende Schwankung von VA auf. Diese Schwankung wird durch Einstellen des Wertes des Widerstandes R₂₁ ausgeglichen.

Figur 5 zeigt eine Darstellung eines im Digital-Analog-Umsetzer 6 der Verbindungsvorrichtung II verwendeten Stromgenerators, der mit einer erhöhten Auswahlfrequenz in der Größenordnung von 15 MHz oder mehr arbeiten muß.

Ein derartiger Generator besteht aus einer logischen Torschaltung die ein halbleitendes Element Q, am Ausgang aufweist, deren Leitungszustand von einem logischen Ausgang des ersten Teiles I des Codierers durch eine Zenerdiode CR₁ hindurch gesteuert wird. Der Emitter von Q~ ist mit dem Emitter eines halbleitenden Elementes Q₁ über eine Diode CRp verbunden. Die Basis des Elementes Q₁ ist mit dem Emitter eines Elementes Q₂ verbunden, an dessen Basis eine von einer Widerstandsbrücke stammende Spannung angelegt ist. Einzelheiten der Funktionsweise dieses Generators sind hier nicht dargelegt. Es sei noch bemerkt, daß das Einschalten einer schnellen Diode CR₂ zwischen die halbleitenden Elemente Q₁ und Qp ein normales Funktionieren der logischen Torschaltung 27 ermöglicht, die mit einem großen Strom arbeiten muß, der höher als der in Q₁ vom Stromgenerator erzeugte. Strom ist. Unter diesen Bedingungen wäre der Strom Ic zu groß und unter Berücksichtigung der Tatsache des kleinen Wertes von Vp(5 mV) wäre der Wert der Widerstände r in der Tat zu klein. Die Diode CR₂ bewirkt eine Trennung der Ströme der

509838/0756

Transistoren CL und CU.

Es sei weiter darauf hingewiesen, daß die halbleitenden Elemente Q₁ und Qp komplementär zueinander sind und gegeneinander geschaltet sind, wobei sie mit dem gleichen Strom arbeiten. Dies ermöglicht eine Kompensation der Basis-Emitter-Spannung als Funktion der Temperatur. Gleichzeitig kompensiert man auch die Schwankungen der Stromverstärkungen der Transistoren, durch die Schwankungen der Kollektorströme hervorgerufen werden. Dies erhält man durch Gleichsetzung der Werte des Widerstandes R??' der im Emitterkreis des Elementes Q. angeordnet ist, mit dem Ausdruck: _{D D}

Rc = 75 * ^R24

Im Vorstehenden ist also ein schneller und genauer Analog-Digital-Umsetzer beschrieben mit einer Verbindungsvorrichtung zwischen einer ersten und einer zweiten Gruppe von Vergleichern, die den Umsetzer bilden.

509838/0756

Claims

DSlTuICH LLWi^SKY

Thomson GSF ''"■ ^:^-~"^jO''r;¹;^; ^r^^1] Aktenz. 8244-Ha

H b ! i\ ,κ Ρ κ i:: ι ο t rl

M Ö N C H E N 2 1
GOTTlIAR DSTR. 81
Patentansprüche

Seriell-paralleler Analog-Digital-Umsetzer, der entsprechend der erwünschten Genauigkeit eine bestimmte Anzahl von Vergleichern enthält, die in mindestens zwei Gruppen unterteilt sind, wobei die erste Gruppe aus dem zu codierenden analogen Ausdruck die höherwertigen bits bildet und die zweite Gruppe die niederwertigen bits ergibt und der eine Verbindungsvorrichtung zwischen den beiden Gruppen von Vergleichern enthält, dadurch gekennzeichnet , daß die Verbindungsvorrichtung, ein Digital-Analog-Umsetzer (6), eine Anzahl einen konstanten Strom erzeugenden Generatoren (18- 21) auf v/eist, die gleich der Anzahl der logischen Ausgänge der ersten Gruppe von Vergleichen! ist, wobei diese Ausgänge die Wirkungsweise der Generatoren gemäß ihrem logischen Zustand steuern, während der Ausgang des Umsetzers mit der Spitze einer Widerstandsbrücke verbunden ist, die den Vergleichern der zweiten Gruppe (8) die an der Spitze B dieser Brücke T₀ anliegende Spannung über einen rückgekoppelten Operationsverstärker (7) liefert, während die Quelle E des zu codierenden analogen Signals mit den Eingängen der Vergleicher der zweiten Gruppe über eine Verzögerungsleitung (11) verbunden ist und wobei die Verbindungsvorrichtung weiterhin auf der Höhe der Vergleicher der zweiten Gruppe Mittel zur Fehlerkompensation aufweist.

2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch g e - kennzeichnet , daß die υόώ. <Len Stroiageneratoren (18 - 21) erzeugten Ströme I. bisl^ Werte gemäß der binären Progression aufweisen.

3. Analog-Digital-Umsetzer nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet , daß ein Widerstand R, der den Ausgang des Operationsverstärkers (7) mit konstanter Spannung mit demjenigen des Digital-Analog-Umsetzers (6)

509838/0756

verbindet vom Ausgangsstrom dieses Digital-Analog-Umsetzers, durchflossen wird, der darin eine Potentialdifferenz als Funktion der höherwertigen bits erzeugt, wobei diese Potential differenz an der Spitze B der Widerstandsbrücke T₂ der zväten Gruppe von Vergleichern wieder erscheint, so daß eine Verschiebung des Absolutwertes der an den Schwellwerteingängen jedes Vergleichers der zweiten Gruppe angelegten Spannung erzielt wird.

4. Analog-Digital-Umsetzer nach Anspruch 5, dadurch gekenn zeichnet , daß der Wert des Widerstandes R sehr viel größer als der Wert r der Widerstände der Widerstandsbrücke T₂ ist.

5. Analog-Digital-Umsetzer nach einem der Ansprüche 1 oder 3, wobei die Vergleicher eine differentielle Eingangsstufe aufweisen, die aus zwei Halbleiterelementen besteht, deren Polarisationsströme in der Widerstandsbrücke Tp, die von einem Stromgenerator (17) gespeist wird, der die Abstände zwischen zwei aufeinanderfolgenden Abgriffen der Brücke festlegt, Potentialdifferenzen erzeugt, die als Fehler in die Schwellwerte der Vergleicher eingehen, wobei der größtmögliche Fehler am Punkt B der Brücke auftritt, dadurch gekennzeichnet , daß zur Kompensation dieser Fehler der vom Generator (17) abgegebene Strom I gemäß folgender Formel modifiziert wird

ι - I₀ - Kk + £f)

worin I der vom Generator (17) abgegebene Maximalstrom in Abhängigkeit vom Spannungsabstand zwischen den Schwellwerten zweier aufeinanderfolgender Vergleicher ist, i der in der Widerstandsbrücke T₂ umlaufende Verschiebungsstrom ist, R der den Ausgang des Operationsverstärkers (7) mit dem Digital-Analog-Umsetzer (6) verbindenden Widerstand ist, r der Wert der die Brücke bildenden Widerstände ist und k ein von der Anzahl der Vergleicher der zweiten Gruppe abhängiger numerischer Faktor ist.

509838/0756

6. Analog-Digital-Umsetzer nach Anspruch 5, dadurch gekennzeichnet , daß für eine Anzahl von Vergleichern gleich 19 der Faktor k gleich 9 ist.

7. Analog-Digital-Umsetzer nach einem der Ansprüche 1 oder 5, dadurch gekennzeichnet , daß zur Kompensation Jeder temperaturabhängigen Schwankung der Polarisationsströme der Eingangsstufen der Vergleicher der zweiten Gruppe der positive Ausgang eines Vergleichers (26) mit dem Ausgang A des Operationsverstärkers (7), der die Spannung an der Spitze der Widerstandsbrücke T₂ bestimmt, verbunden ist, während ihr negativer Ausgang mit einer Spannungteilerbrücke T_ verbunden ist, wobei der Wert Rp₁ des Rückkopplungswiderstandes des Verstärkers (7) derart gewählt ist, daß der ihn durchfließende Polarisationsstrom Ig des Vergleichers (26) eine Schwankung der Ausgangsspannung VA des Verstärkers erzeugt, die entgegengesetzt zur temperaturabhängigen Schwankung der Spannung VB an der Spitze der Brücke Tp ist.

8. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet , daß ein Stromgenerator des Digital-Analog-Umsetzers (6) wenigstens eine logische Torschaltung (27) aufweist mit einem Ausgangstransistor Q,, dessen leitender Zustand vom logischen Wert abhängt, der über eine Zehnerdiode CR₁ am Eingang der Torschaltung (27) anliegt, wobei ein zweiter Transistor GL mit dem Ausgangstransistor GU der Torschaltung (27) verbunden ist.und ein dritter Transistor Q₂ mit dem zweiten Transistor Q₁ verbunden ist, dessen Basisspannung von einer Widerstandsbrücke (R , R₂, P) gesteuert wird, vrodurch die Basisspannung des zweiten Transistors Q₁ auf einen Wert festgelegt wird, der zwischen zwei vom Ausgangstransistor Q, der Torschaltung (27) bestimmten Grenzwerten liegt und wobei eine Diode CR₂ zwischen die Transistoren GU und Q₁ geschaltet ist, um die Trennung der Ströme zwischen diesen beiden Transistoren zu gewährleisten.

509838/0756

Analog-Digital-Umsetzer nach Anspruch 8, dadurch gekennzeichnet , daß die Temperaturkompensation eines Stromgenerators für einen Wert des Emitterwiderstandes Rp₂ des zweiten Transistors Q₁ durch folgende Beziehung erreicht wird r, η

22 ^β R₂4^+R23
wobei Rp-z und R„. die Werte der Widerstände der in den Basiskreis des dritten Transistors Qp geschalteten Widerstandsbrücke ist.

10. Analog-Digital-Umsetzer nach Anspruch 1, dadurch g e kennzeichnet , daß die Anzahl der Vergleicher der beiden Gruppen 2 bis 8 unterschiedlich ist, wobei die Anzahl der Vergleicher der zweiten Gruppe größer als diejenige der ersten Gruppe ist und daß die Schwellwertspannung, die am ersten Vergleicher der ersten Gruppe anliegt, um einen Betrag größer ist, der proportional zum mindestens zweifachen Wert der Referenzschwelle der Vergleicher der zweiten Gruppe ist, um dergestalt einen von der ersten Gruppe von Vergleichern bewirkten Codierungsfehler zu kompensieren.

11. Analog-Digital-Umsetzer, bestehend aus den in den Ansprüchen 1, 2, 8 und 9 beschriebenen Stromgeneratoren.

12. Stromgenerator,durch eine logische Information gesteuert und temperaturstabilisiert gemäß den Ansprüchen 8 und 9·

509838/0756