DE3734874C2 - - Google Patents
Info
- Publication number
- DE3734874C2 DE3734874C2 DE3734874A DE3734874A DE3734874C2 DE 3734874 C2 DE3734874 C2 DE 3734874C2 DE 3734874 A DE3734874 A DE 3734874A DE 3734874 A DE3734874 A DE 3734874A DE 3734874 C2 DE3734874 C2 DE 3734874C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- bit
- signal
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/42—Sequential comparisons in series-connected stages with no change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft einen Analog-Digital-Umsetzer bzw. Umsetzer
gemäß Oberbegriff Patentanspruch 1, 6 bzw. 9.
Bekannt sind Analog-Digital-Umsetzer bzw. -Wandler mit einem
Signaleingang für ein analoges Eingangssignal sowie mit einem
mehrere Bits aufweisenden Signalausgang für ein digitales Ausgangssignal.
Jedes Bit dieses Ausgangssignals ist dabei von dem
Ausgang eines Komparators gebildet, welcher zwei Eingänge aufweist,
von denen einer mit dem analogen Eingangssignal und einer mit einer
Referenzspannung beaufschlagt ist. Nur der dem Bit der höchsten
Wertigkeit (MSB) entsprechenden Komparator ist dabei mit einer
festen, ausschließlich von einer Grundreferenzspannung gebildete
Referenzspannung beaufschlagt. Den den übrigen Bits entsprechenden
Komparatoren sind Referenzspannungen zugeordnet, die von einer
Grundreferenzspannung und ggfs. einer weiteren Spannung in Abhängigkeit
des digitalen Ausgangssignales derart gebildet sind, daß
dann, wenn das analoge Eingangssignal an einem Komparator gleich
oder größer ist als die dort anliegende Referenzspannung, die
Referenzspannungen der Komparatoren sämtlicher nachfolgender Bits
niedrigerer Wertigkeit um die diesem einen Komparator zugeordnete
Grundreferenzspannung erhöht werden. Allen Komparatoren ist eine
Grundreferenzspannung zugeordnet, die sich jeweils ausgehend vom
Bit mit der niedrigsten Wertigkeit (LSB) von Bit zu Bit um den
Faktor 2 erhöht.
Analog-Digital-Umsetzer dieser Art, bei denen das digitale Ausgangssignal
die Größe der an den Komparatoren tatsächlich anliegenden
Referenzspannungen steuert und die insofern eine digitale
Rückkopplung des Ausgangssignals auf die Elemente zur Erzeugung der
Referenzspannungen vorsehen, haben den grundsätzlichen Vorteil, daß
die Anzahl der benötigten Komparatoren gleich der Anzahl der Bits
des digitalen Signalausganges ist, d. h. beispielsweise bei einem
4-Bit-Signalausgang nur insgesamt vier Komparatoren benötigt
werden.
Bei einem bekannten Analog-Digital-Umsetzer mit derartiger digitaler
Rückkopplung (DE-OS 33 08 608) ist jedem Komparator eine
Grundreferenzspannungsquelle zugeordnet. Mit Ausnahme des dem Bit
der höchsten Wertigkeit zugeordneten Komparators weist jeder
Komparator auch eine analoge Addierschaltung auf. Diese ist dann
einerseits mit der dem jeweiligen Komparator zugeordneten Grundreferenzspannungsquelle
und andererseits über elektrisch betätigbare
Schalter auch mit den Grundreferenzspannungsquellen sämtlicher,
jeweils höherwertigerer Bits verbunden. Immer dann, wenn
das analoge Eingangssignal an einem Komparator die dortige Referenzspannung
übersteigt, wird die diesem Komparator zugeordnete
Grundreferenzspannung zu den Referenzspannungen sämtlicher Bits
niedrigerer Wertigkeit hinzuaddiert. Durch die notwendigen
analogen Addierschaltungen mit einer Vielzahl von Eingängen ist
dieser bekannte Analog-Digital-Umsetzer relativ aufwendig. Nachteilig
ist auch, daß das Ausgangssignal der analogen Addierschaltungen
stark von der Betriebsspannung abhängig ist, d. h. die
Betriebsspannung die Genauigkeit des von dem Analog-Digital-Umsetzer
gelieferten Signals beeinflußt.
Bekannt ist weiterhin ein Analog-Digital-Umsetzer (DE-OS 21 19 649),
bei dem die digitale Rückkopplung, d. h. die Steuerung der
Referenzspannungen an den Komparatoren durch das digitale Ausgangssignal
unter Verwendung von Digital-Analog-Umsetzern erfolgt,
von denen jeweils einer mit seinem Ausgang mit einem Referenzspannungseingang
eines Komparators verbunden ist, wobei lediglich
wieder der Referenzspannungseingang des dem Bit mit der höchsten
Wertigkeit zugeordneten Komparators mit einer festen Referenzspannung
beaufschlagt ist. Die Eingänge jedes Digital-Analog-Umsetzers
eines Komparators sind mit den Ausgängen der den jeweils höherwertigeren
Bits zugeordneten Komparatoren verbunden. Dieser bekannte
Analog-Digital-Umsetzer bedingt durch die zusätzlichen Digital-Analog-Umsetzer
einen erhöhten schaltungstechnischen Aufwand.
Bekannt ist weiterhin ein Analog-Digital-Umsetzer (US-PS 39 68 486
bzw. DE-OS 36 19 013), bei dem die Steuerung der Referenzspannungen
durch das digitale Ausgangssignal dadurch erfolgt, daß zur Erzeugung
der Referenzspannungen, d. h. als Referenzspannungsquellen
jeweils aus Widerständen aufgebaute Spannungsnetzwerke vorgesehen
sind. Diese Spannungsteilernetzwerke sind jeweils an eine Spannungsquelle
angeschlossen, um die dem jeweiligen Komparator
zugeordnete Grundreferenzspannung zu bilden. Gleichzeitig ist jedes
einem Komparator zugeordnete Spannungsteilernetzwerk mit dem
Ausgang jedes Komparators eines höherwertigeren Bits verbunden, um
hierdurch die von dem digitalen Ausgangssignal abhängige Steuerung
der Referenzspannungen zu erreichen. Da somit bei diesem bekannten
Analog-Digital-Umsetzer zur Steuerung der Referenzspannungen die
Referenzeingänge der Komparatoren über die Widerstandsnetzwerke
direkt mit den das digitale Ausgangssignal bildenden Spannungen
beaufschlagt werden, ist es, um Meßfehler zu vermeiden, notwendig,
auch die Komparatoren mit einer sehr konstanten Spannung zu
betreiben, was einen zusätzlichen schaltungstechnischen Aufwand
bedeutet. Besonders nachteilig ist aber bei diesem bekannten
Analog-Digital-Umsetzer, daß sich die Werte der die Spannungsteilernetzwerke
bildenden Widerstände von Bit zu Bit erhöhen, was
nicht nur eine Vielzahl unterschiedlicher Widerstände bedingt und
damit den Erfordernissen einer rationellen Fertigung widerspricht,
sondern dies führt zwangsläufig auch zu einer Begrenzung der Anzahl
der möglichen Bits insbes. dann, wenn eine kostengünstige Fertigung
des Analog-Digital-Umsetzers angestrebt wird.
Bekannt sind weiterhin Digital-Analog-Wandler (DE-AS 23 17 851) und
zwar speziell in der Form, daß ein digitales Eingangssignal in
einem Komparator mit dem digitalen Ausgangssignal eines ständig
weitergeschalteten Vergleichszählers verglichen wird. Der Komparator
liefert dabei eine konstante Ausgangsspannung solange, bis
der Stand des Vergleichszählers kleiner ist als das digitale
Eingangssignal. Hat der Zählerstand des Vergleichszählers den Wert
des digitalen Eingangssignals erreicht, wird die am Ausgang des
Komparators anliegende Spannung abgeschaltet. Die Spannung des
Komparators wird einem Integrator zugeführt, der an seinem Ausgang
ein dem digitalen Eingangssignal entsprechendes analoges Ausgangssignal
liefert.
Bekannt sind weiterhin ein Frequenz-Spannungs-Wandler (DE-OS 19 34 118)
sowie ein Digital-Analog-Umsetzer (DE-OS 25 22 252) unter
Verwendung eines Frequenzteilers, der ein Signal mit einer von dem
digitalen Eingangssignal des Umsetzers abhängigen Frequenz liefert.
Dieses Signal wird dann einem Frequenz-Spannungs-Umsetzer zugeführt,
an dessen Ausgang das analoge Ausgangssignal des Digital-Analog-Umsetzers
anliegt.
Aufgabe der Erfindung ist es, einen Analog-Digital-Umsetzer
aufzuzeigen, der bei vereinfachtem Aufbau eine hohe Genauigkeit und
eine hohe Anzahl von Bits ermöglicht.
Zur Lösung dieser Aufgabe ist ein Analog-Digital-Umsetzer erfindungsgemäß
entsprechend dem kennzeichnenden Teil des Patentanspruches
1 oder entsprechend dem kennzeichnenden Teil des Patentanspruches
6 oder entsprechend dem kennzeichnenden Teil des
Patentanspruches 9 ausgebildet.
Soweit bei dem erfindungsgemäßen Analog-Digital-Umsetzer als
Referenzspannungsquellen Spannungsteilernetzwerke mit Zweigen
verwendet werden, die durch von den Ausgangssignalen angesteuerte
elektrische Schaltelemente umschaltbar sind, hat diese Ausführung
u. a. den Vorteil, daß für die Spannungsteilernetzwerke sämtlicher
Komparatoren jeweils Widerstände in der gleichen Größenordnung
verwendet werden können, wodurch sich ein wesentlich vereinfachter
Aufbau der Spannungsteilernetzwerke und vor allem auch die Möglichkeit
ergeben, einen Signalausgang mit einer hohen Anzahl von
Bits vorzusehen.
Sind bei dem erfindungsgemäßen Analog-Digital-Umsetzer die Referenzspannungsquellen
jeweils von einem Frequenzteiler und diesem
nachgeschalteten Frequenz-Spannungswandler gebildet, wobei zur
Steuerung der Referenzspannungen durch das digitale Ausgangssignal
letzteres dem Frequenzteiler zugeführt wird, so läßt sich eine
besonders hohe Genauigkeit erreichen. Gleiches gilt auch für die
Ausführung des erfindungsgemäßen Analog-Digital-Umsetzers, bei der
die Referenzspannungsquellen jeweils von einem Impulsbreiten-Generator
mit einem diesem nachgeschalteten Impulsbreiten-Spannungswandler
gebildet sind, der an seinem Ausgang die jeweilige Referenzspannung
liefert, und zwar in Abhängigkeit von der Ansteuerung
des Impulsbreiten-Generators durch den digitalen Ausgang.
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird im folgenden anhand von Figuren an einem
Ausführungsbeispiel näher erläutert. Es zeigt
Fig. 1 in vereinfachter Darstellung die Schaltung einer
Ausführungsform des erfindungsgemäßen Analog-Digital-
Umsetzers;
Fig. 2 in einer tabellarischen Aufstellung die analoge
Eingangsspannung, das digitale Ausgangssignal sowie
die an den Komparatoren in Abhängigkeit von dem
Eingangssignal anliegenden Referenzspannungen;
Fig. 3 und 4 in vereinfachter Darstellung die Schaltung
weiterer Ausführungsformen des erfindungsgemäßen
Analog-Digital-Umsetzers;
Fig. 5 ein Zeit-Diagramm von an den Ausgängen von Impulsbrei
ten-Generatoren anliegenden Signalen bei der Ausfüh
rungsform nach Fig. 4.
Der in der Fig. 1 dargestellte Analog-Digital-Umsetzer besitzt einen
4-Bit-Signalausgang, der in Abhängigkeit von der analogen
Eingangsspannung Uin ein binäres bzw. binär-kodiertes
digitales Ausgangssignal D liefert und die vier Anschlüsse
bzw. Bits B 1, B 2, B 3 und B 4 besitzt, von denen B 4 das Bit mit
der höchsten Wertigkeit (Most Significant Bit - MSB) und B 1
das Bit mit der niedrigsten Wertigkeit (Least Significant Bit
- LSB) sind.
Jeder Anschluß B 1-B 4 ist jeweils von dem Ausgang 1 eines
Komparators K 1, K 2, K 3 bzw. K 4 gebildet, und zwar der
Anschluß B 1 von dem Ausgang 1 des Komparators K 1, der
Anschluß B 2 von dem Ausgang 1 des Komparators K 2, der
Anschluß B 3 von dem Ausgang 1 des Komparators K 3 und der
Anschluß B 4 von dem Ausgang 1 des Komparators K 4.
Anschluß B 1 von dem Ausgang 1 des Komparators K 1, der
Anschluß B 2 von dem Ausgang 1 des Komparators K 2, der
Anschluß B 3 von dem Ausgang 1 des Komparators K 3 und der
Anschluß B 4 von dem Ausgang 1 des Komparators K 4.
Die Komparatoren K 1-K 4 sind in schaltungstechnischer
Hinsicht jeweils identisch ausgeführt und besitzen jeweils
zwei Eingänge 2 und 3, von denen bei der dargestellten
Ausführungsform der positive Eingang 2 jeweils mit der
analogen Eingangsspannung Uin und der negative Eingang 3 mit
einer Gleich- bzw. Referenzspannung beaufschlagt sind, und
zwar der Eingang 3 des Komparators K 1 mit der Referenzspan
nung UR 1, der Eingang 3 des Komparators K 2 mit der Referenz
spannung UR 2, der Eingang 3 des Komparators K 3 mit der
Referenzspannung UR 3 und der Eingang 3 des Komparators K 4 mit
der Referenzspannung UR 4.
Zum Zuführen der Gleichspannung Uin dienen die beiden
Anschlüsse 4 und 5, die den Eingang des Analog-Digital-Um
setzers bilden und von denen der Anschluß 5 mit einem
gemeinsamen Schaltungspunkt 7 (z. B. Schaltungsmasse) des
Analog-Digital-Umsetzers und der Anschluß 4 über eine Leitung
6 mit den Eingängen 2 sämtlicher Komparatoren K 1-K 4
verbunden sind, so daß die mit ihrem positiven Pol an den
Anschluß 4 angeschlossene Eingangsspannung Uin parallel zu
den Eingängen 2 sämtlicher Komparatoren K 1-K 4 liegt.
Die Komparatoren K 1-K 4 sind weiterhin so ausgebildet, daß
sie an ihrem Ausgang 1 ein Signal in Form einer positiven
Spannung (in Fig. 2 mit "1" bezeichnet) nur dann aufweisen,
wenn die Eingangsspannung Uin gleich oder größer als die
jeweilige Referenzspannung UR 1-UR 4 ist, während ansonsten
der Spannungswert Null (in Fig. 2 mit "0" angegeben) an dem
Ausgang 1 des betreffenden Komparators K 1-K 4 anliegt.
Zur Erzeugung der Referenzspannungen UR 1-UR 4 ist jedem
Komparator K 1-K 4 eine Referenz-Spannungsquelle zugeordnet,
die bei der dargestellten Ausführungsform jeweils ein aus
Widerständen aufgebautes Spannungsteilernetzwerk ST 1, ST 2,
ST 3 bzw. ST 4 ist, wobei das Spannungsteilernetzwerk ST 1 an
seinem Ausgang 8 die Referenzspannung UR 1, das Spannungstei
lernetzwerk ST 2 an seinem Ausgang 9 die Referenzspannung UR 2,
das Spannungsteilernetzwerk ST 3 an seinem Ausgang 11 die
Referenzspannung UR 3 und das Spannungsteilernetzwerk ST 4 an
seinem Ausgang 12 die Referenzspannung UR 4 liefern, und zwar
jeweils bezogen auf die Schaltungsmasse 7.
Die Spannungsteilernetzwerke ST 1-ST 4 sind mit ihren
Eingängen 13-16 jeweils an den positiven Pol einer Gleich-
bzw. Referenzspannungsquelle UR (Konstant-Spannungsquelle)
angeschlossen, die mit ihrem negativen Pol mit der Schal
tungsmasse 7 verbunden ist und die bei der dargestellten
Ausführungsform eine Spannung von 16 Volt liefert.
Die Spannungsleiternetzwerke ST 1-ST 4 sind aus den Wider
ständen R 1 und R 2 aufgebaut, wobei der Widerstand R 1, aber
auch der Widerstand R 2 in allen Spannungsteilernetzwerken
jeweils den gleichen Widerstandswert besitzt und der Wider
standswert jedes Widerstandes R 2 doppelt so groß ist als der
entsprechende Widerstandswert des Widerstandes R 1. Weiterhin
sind die Spannungsteilernetzwerke ST 1-ST 4 derart ausge
führt, daß sie jeweils einen im Vergleich zu den Eingängen 3
der Komparatoren K 1-K 4 niederohmigen Ausgang 8-12 be
sitzen, so daß die Referenzspannungen UR 1-UR 4 durch den
Eingangswiderstand der Komparatoren K 1-K 4 praktisch nicht
beeinflußt wird.
Das Spannungsteilernetzwerk ST 4 für den Komparator K 4 bzw.
für das Bit B 4 liefert die feste Referenzspannung UR 4 und
besteht aus den beiden Widerständen R 2, die in Serie zwischen
dem Eingang 16 und der Schaltungsmasse 7 liegen und einen
festen Spannungsteiler S 1 bilden, so daß an dem Ausgang bzw.
an dem Verbindungspunkt 18 der beiden Widerstände R 2 bei der
dargestellten Ausführungsform ½ UR, d. h. 8 Volt anliegt.
Das Spannungsteilernetzwerk ST 3 ist als R-2R-Netzwerk
ausgebildet. Dieses Netzwerk setzt sich aus dem Spannungs
teiler S 1 der beiden Widerstände R 2, die zwischen dem Eingang
15 und der Schaltungsmasse 7 liegen, sowie aus einem zweiten
Spannungsteiler S 2 zusammen, der von den beiden Widerständen
R 1 und R 2 gebildet sind, wobei der Widerstand R 1 des Span
nungsteilers S 2 an den Verbindungspunkt 18 des Spannungstei
lers S 1 und der Widerstand R 2 des Spannungsteilers S 2 an
einen Umschalter U 1 angeschlossen ist, mit welchem der
Widerstand R 2 des Spannungsteilers S 2 wahlweise mit der
Schaltungsmasse 7 und dem Eingang 15 verbunden werden kann,
so daß im ersten Fall der Spannungsteiler S 2 zwischen dem
Verbindungspunkt 18 und der Schaltungsmasse 7 und im zweiten
Fall zwischen dem Verbindungspunkt 18 und dem Eingang 15
liegt. Der Verbindungspunkt 19 zwischen den Widerständen R 1
und R 2 bildet den Ausgang 11 des Spannungsteilernetzwerks
ST 3. Der Umschalter U 1 ist ein elektrisch steuerbarer
Schalter, der z. B. von wenigstens einem Transistor gebildet
und über eine Steuerleitung 20 derart ansteuerbar ist, daß
bei Fehlen eines Signals an der Steuerleitung 20 der Um
schalter U 1 den Spannungsteiler S 2 mit der Schaltungsmasse 7
und bei Anliegen eines Signals an der Steuerleitung 20 mit
dem Eingang 15 verbindet. Da die Steuerleitung 20 an den
Ausgang 1 des Komparators K 4 angeschlossen ist, liefert das
Spannungsteilernetzwerk ST 3 zwei in ihrer Größe unterschied
liche und von dem Ausgangssignal des Komparators K 4 bzw. von
dem Ausgangssignal des Analog-Digital-Umsetzers abhängige
Referenzsignale UR 3, wie dies weiter unten noch näher
erläutert wird.
Das Spannungsteilernetzwerk ST 2 besteht aus den beiden
Spannungsteilern S 1 und S 2 und einem weiteren Spannungsteiler
S 3. Die beiden Widerstände R 2 des Spannungsteilers S 1 liegen
in Serie zwischen dem Eingang 14 und der Schaltungsmasse 7
der Ausgang 9 ist von dem Verbindungspunkt 19 der den
Umschalter U 1 aufweisenden Serienschaltung S 2 gebildet. Der
Steuereingang des Umschalters U 1 ist wiederum über die
Steuerleitung 20 mit dem Ausgang 1 des Komparators K 4
verbunden. Der zwischen den Spannungsteilern S 1 und S 2
eingefügte weitere Spannungsteiler S 3 entspricht in seinem
Aufbau dem Spannungsteiler S 2, d. h., er besteht aus den
beiden Widerständen R 1 und R 2, von denen der Widerstand R 1 an
den Verbindungspunkt 18 des Spannungsteilers S 1 und der
Widerstand R 2 an einen Umschalter U 2 angeschlossen ist, der
dem Umschalter U 1 entspricht und dessen Steuereingang über
die Steuerleitung 21 an den Ausgang 1 des Komparators K 3
angeschlossen ist. Bei Fehlen eines Signals an der Steuerlei
tung 21 ist der Widerstand R 2 des Spannungsteilers S 3 mit der
Schaltungsmasse 7 verbunden, während bei einem Steuersignal
an der Steuerleitung 21 dieser Widerstand mit dem Eingang 14
verbunden ist. Der Spannungsteiler S 2 ist an den Verbindungs
punkt 19 des Spannungsteilers S 3 angeschlossen.
Das Spannungsteilernetzwerk ST 2 liefert somit in Abhängigkeit
von den Ausgangssignalen der Komparatoren K 3 und K 4, d. h., in
Abhängigkeit vom Ausgangssignal D des Analog-Digital-Um
setzers vier in ihrem Wert unterschiedliche Referenzspan
nungen UR 2.
Das Spannungsteilernetzwerk ST 1 ist analog zu den vorgenann
ten Widerstandsnetzwerken so ausgebildet, daß hier zwischen
dem Spannungsteiler S 1, dessen Widerstände R 2 in Serie
zwischen dem Eingang 13 und der Schaltungsmasse 7 liegen, und
dem Spannungsteiler S 3 ein weiterer Spannungsteiler S 4
eingefügt ist, so daß das Spannungsteilernetzwerk ST 1 aus den
vier Spannungsteilern S 1-S 4 besteht. Der Spannungsteiler S 4
entspricht in seinem Aufbau den Spannungsteilern S 2 und S 3,
d. h., er besteht aus den beiden Widerständen R 1 und R 2, wobei
der Widerstand R 1 des Spannungsteilers S 4 an den Verbindungs
punkt 18 des Spannungsteilers S 1 und der Widerstand R 2 an den
Umschalter U 3 angeschlossen ist, der den Umschaltern U 1 und
U 2 entspricht und dessen Steuereingang über eine Steuerlei
tung 22 mit dem Ausgang 1 des Komparators K 2 verbunden ist.
An den Verbindungspunkt 19 des Spannungsteilers S 4 ist der
Widerstand R 1 des Spannungsteilers S 3 angeschlossen, auf den
dann wiederum der Spannungsteiler S 2 folgt, dessen Verbin
dungspunkt 19 den Ausgang 8 bildet. Die Umschalter U 1 und U 2
sind auch bei dieser Ausführungsform über die Steuerleitungen
20 bzw. 21 an die Ausgänge 1 der Komparatoren K 3 bzw. K 4
angeschlossen, so daß das Spannungsteilernetzwerk ST 1 in
Abhängigkeit von dem Ausgangssignal der Komparatoren K 2-K 4,
d. h., in Abhängigkeit von dem Ausgangssignal D insgesamt acht
unterschiedliche Referenzsignale UR 1 liefert.
Durch die beschriebene Ausbildung des Spannungsteilernetz
werks ST 1-ST 4 wird erreicht, daß diese bei fehlenden
Signalen an den Ausgängen 1 der Komparatoren K 1-K 4 als
Referenzspannung jeweils eine Grundspannung liefern, und zwar
das Spannungsteilernetzwerk ST 1 die Spannung A 1, das Span
nungsteilernetzwerk ST 2 die Spannung A 2, das Spannungsteiler
netzwerk ST 3 die Spannung A 3 und das Spannungsteilernetzwerk
ST 4 die Spannung A 4, wobei folgende Beziehungen gelten:
A 2 = 2 × A 1, A 3 = 4 × A 1 und A 4 = 8 × A 1,
wobei bei der dargestellten Ausführungsform A 1 1 Volt ist.
A 2 = 2 × A 1, A 3 = 4 × A 1 und A 4 = 8 × A 1,
wobei bei der dargestellten Ausführungsform A 1 1 Volt ist.
Durch die Ausbildung der Spannungsteilernetzwerke ST 1-ST 3
und deren Verkettung durch die von den Ausgängen 1 der
Komparatoren K 2-K 4 angesteuerten Umschalter U 1, U 2 und U 3
wird im Ergebnis erreicht, daß die Eingangsspannung Uin mit
den an den Komparatoren K 1-K 4 tatsächlich anliegenden
Referenzspannungen UR 1-UR 4 verglichen wird, und zwar
beginnend mit der Referenzspannung UR 4 für das Bit B 4 (MSB),
und daß immer dann, wenn die Eingangsspannung Uin gleich oder
größer ist als die an dem Komparator eines bestimmten Bits
anliegende Referenzspannung, die Referenzspannungen sämtli
cher in der Wertigkeit kleineren Bits um die Grundreferenz
spannung dieses bestimmten Bits erhöht werden, wobei dann in
dem den nächstkleineren Bit zugeordneten Komparator die so
erhöhte Referenzspannung mit der Eingangsspannung Uin
verglichen wird usw.
Ist beispielsweise die Eingangsspannung Uin gleich oder
größer als A 4, so werden die Referenzspannungen UR 1-UR 3
sämtlicher Komparatoren K 1-K 3 um den Betrag A 4 erhöht. Ist
die Eingangsspannung Uin weiterhin größer als die um A 4
erhöhte Spannung A 3, so werden die Referenzspannungen UR 1 und
UR 2 auch um den Betrag A 3 erhöht. Ist die Eingangsspannung
Uin schließlich weiterhin gleich oder größer als die in der
vorgenannten Weise erhöhte Referenzspannung UR 2, so wird die
Referenzspannung UR 1 schließlich auch noch um den Betrag A 2
erhöht. In Abhängigkeit von der Größe des Eingangssignales
Uin können die unterschiedlichsten Zustände auftreten, wie
sie in der Tabelle nach Fig. 2 wiedergegeben sind.
In Abhängigkeit von der Größe der Eingangsspannung Uin und
dem sich hieraus ergebenden jeweiligen Zustand der Kompara
toren K 2-K 4 kann die Referenzspannung UR 1 insgesamt acht
Spannungswerte aufweisen, nämlich 1 Volt, 3 Volt, 5 Volt, 7
Volt, 9 Volt, 11 Volt, 13 Volt und 15 Volt. In ähnlicher
Weise kann in Abhängigkeit von der Eingangsspannung Uin und
aus dem sich hieraus ergebenden Zustand der Komparatoren K 3
und K 4 die Referenzspannung UR 2 vier Werte aufweisen, nämlich
2 Volt, 6 Volt, 10 Volt und 14 Volt. In Abhängigkeit der
Eingangsspannung Uin ergeben sich für die Referenzspannung
UR 3 zwei Werte, nämlich 4 Volt und 12 Volt.
Die Fig. 3 und 4 zeigen Ausführungsformen des erfindungs
gemäßen Analog-Digital-Umsetzers, die wiederum die Komparato
ren K 1-K 4 aufweisen, welche mit ihren Ausgängen 1 einen
4-Bit-Signalausgang bilden, der in Abhängigkeit von der
analogen Eingangsspannung Uin das binäre bzw. binär-kodierte
digitale Ausgangssignal D liefert. Weiterhin liegt auch bei
den in den Fig. 3 und 4 gezeigten Ausführungen an dem
Eingang 2 jedes Komparators K 1-K 4 die Eingangsspannung Uin
an, d. h., die Eingänge 2 aller Komparatoren sind mit dem
Anschluß 4 verbunden. An den Eingängen 3 der Komparatoren K 1
-K 4 liegen die Referenzspannungen UR 1-UR 4 an, wie sie für
die Ausführungsform nach Fig. 1 beschrieben wurden, so daß
sich bei den Ausführungen nach den Fig. 3 und 4 für
unterschiedliche Eingangsspannungen Uin die in der Fig. 2
angegebenen Signale bzw. Spannungen ergeben. Die Ausführungen
nach den Fig. 3 und 4 unterscheiden sich von der Ausführung
nach Fig. 1 lediglich durch die Mittel zur Erzeugung der
Referenzspannung UR 1-UR 4.
Bei der in der Fig. 3 dargestellten Ausführungsform ist zur
Erzeugung der Referenzspannungen UR 1-UR 4 jedem Komparator
K 1-K 4 ein digital-einstellbarer Frequenzteiler FT 1-FT 4
und ein Frequenz-Spannungswandler W 1-W 4 zugeordnet, und
zwar der Frequenzteiler FT 1 und der Wandler W 1 dem Komparator
K 1, der Frequenzteiler FT 2 und der Wandler W 2 dem Komparator
K 2, der Frequenzteiler FT 3 und der Wandler W 3 dem Komparator
K 3 und der Frequenzteiler FT 4 und der Wandler W 4 dem Kompara
tor K 4. Jeder der gleichartig ausgebildeten Wandler W 1-W 4
erzeugt an seinem mit dem Eingang 3 des zugehörigen Kompara
tors K 1-K 4 verbundenen Ausgang als Referenzspannung UR 1
-UR 4 eine Gleichspannung, die proportional zu der von der
Spannungsquelle 17 gelieferten Bezugsspannung sowie propor
tional zur Eingangsfrequenz ist. Hierfür weist jeder Wandler
W 4 zwei Eingänge 23 und 24 auf, von denen die Eingänge 23
sämtlicher Wandler mit der Spannungsquelle 17 verbunden sind,
während der Eingang 24 jedes Wandlers an den Ausgang des
zugehörigen Frequenzteilers FT 1-FT 4 angeschlossen ist.
Die jeweils gleichartig ausgebildeten Frequenzteiler FT 1-FT 4
besitzen einen Eingang 25, der mit dem Ausgang eines quartz
gesteuerten, eine feste Taktfrequenz liefernden Oszillators
26 verbunden ist. Weiterhin besitzen die Frequenzteiler FT 1-
FT 4 Steuereingänge 27-29, mit denen das jeweilige Teiler
verhältnis digital einstellbar ist. Bei dem Frequenzteiler
FT 1 sind alle drei Steuereingänge 27-29, bei dem Frequenz
teiler FT 2 nur die Steuereingänge 27 und 28 und bei dem
Frequenzteiler FT 3 nur der Steuereingang 27 belegt, während
bei dem Frequenzteiler FT 4 die vorgenannten Steuereingänge
nicht belegt sind. Die belegten Steuereingänge 27-29 sind
mit den Ausgängen B 2-B 4 verbunden, und zwar die Steuerein
gänge 27 jeweils mit B 4, die Steuereingänge 28 jeweils mit B 3
und der Steuereingang 29 mit B 2. Weiterhin sind die Frequenz
teiler FT 1-FT 4 so eingestellt, daß im Normalzustand, d. h.,
bei Fehlen eines Signals (z. B. Spannungswert "1") an den
Steuereingängen 27-29 das Teilerverhältnis ausgehend von
dem einem Bit zugeordneten Frequenzteiler zu dem dem nächst
höheren Bit zugeordneten Frequenzteiler um den Faktor Zwei
abnimmt, d. h., bei der dargestellten Ausführungsform weist
der Frequenzteiler FT 4 ein festes Teilerverhältnis ½, der
Frequenzteiler FT 3 ein Grund-Teilerverhältnis ¼, der
Frequenzteiler FT 2 ein Grund-Teilerverhältnis ⅛ und der
Frequenzteiler FT 1 ein Grund-Teilerverhältnis ¹/₁₆ auf, so
daß am Ausgang des Frequenzteilers FT 4 ½ F anliegt und die
Frequenzteiler FT 3 bei Fehlen eines Signals an den jeweils
belegten Steuereingängen bzw. Steuereingang 27-29 an ihren
Ausgängen die Grundfrequenz ¼ F, ⅛ F bzw. ¹/₁₆ F liefern.
Durch die gleichartig ausgebildeten Wandler W 1-W 4 ergeben
sich in diesem Zustand Referenzspannungen UR 1-UR 4 in der
Form, daß ausgehend von dem Bit B 1 zu den höherwertigen Bits
B 2-B 4 sich diese Referenzspannungen um den Faktor Zwei
erhöhen. Durch entsprechende Wahl der Bezugsspannung der
Spannungsquelle 17 und Einstellung der Wandler W 1-W 4 liefern
diese (bei Fehlen der Steuersignale an den Steuereingängen 27
-29) die bereits erwähnten Grundspannungen A 1-A 4. Liegt
nun bei entsprechender Größe der Spannung Uin an einem
Ausgang bzw. höheren Bit B 2-B 4 ein Signal an, weil Uin
größer ist als die dortige Grundspannung A 2-A 4, so wird mit
dem diesen Bit zugeordneten Steuereingang 27-29 der
Frequenzteiler FT 1-FT 3 sämtlicher Bits mit niedrigerer
Wertigkeit so eingestellt, daß sich am Ausgang dieser
Frequenzteiler zu der jeweiligen Grundfrequenz die Grundfre
quenz des dem höheren Bit zugeordneten Frequenzteilers
hinzuaddiert und somit auch an den Ausgängen der zugehörigen
Wandler W 1-W 3 Referenzspannungen UR 1-UR 3 anliegen, die
gleich der Summe des eigenen Grundspannung und der Grundspan
nung(en) des bzw. der höherwertigen Bits ist. In Abhängig
keit von dem Eingangssignal Uin ergeben sich somit bezüglich
der Referenzspannungen UR 1-UR 4 die gleichen Verhältnisse,
wie sie in der Tabelle der Fig. 2 wiedergegeben sind. Die
Ausführungsform nach Fig. 3 hat allerdings gegenüber der
Ausführungsform nach Fig. 1 den Vorteil, daß die von den
Frequenzteiler FT 1-FT 4 und den Frequenzwandlern W 1-W 4
gebildeten Mittel zur Erzeugung der Referenzspannungen UR 1-
UR 4 sehr genau arbeiten und insbesondere die bei einem
Widerstandsnetzwerk unvermeidlichen Toleranzen vermieden
werden. Bei der Ausführung nach Fig. 3 kann somit die Anzahl
der möglichen Bits wesentlich höher sein als bei der Ausfüh
rungsform nach Fig. 1.
Die Fig. 4 zeigt eine Ausführung, bei der anstelle der
Frequenzteiler FT 1-FT 4 von dem Oszillator 26 angesteuerte
Impulsbreiten-Generatoren IB 1-IB 4 vorgesehen sind und die
die Referenzspannungen UR 1-UR 4 an ihrem Ausgang liefernden
Wandler W 1-W 4 keine Frequenz-Spannungswandler, sondern
Pulsbreiten-Spannungswandler sind, d. h. Wandler, die in
Abhängigkeit von der Impulsbreite des am Eingang 30 anliegen
den und von dem zugehörigen Generator IB 1-IB 4 gelieferten
Impulssignales sowie in Abhängigkeit von der am Eingang 31
anliegenden Bezugsspannung der Spannungsquelle 17 ein
Ausgangssignal liefern, welches proportional zu der Impuls
breite und der von der Spannungsquelle 17 gelieferten
Bezugsspannung ist. Die Generatoren IB 1-IB 4 sind so
eingestellt, daß sie entsprechend der Fig. 5 jeweils ein
Signal mit einer Grund-Impulsdauer liefern, die sich ausge
hend von dem den Bit B 1 mit der niedrigsten Wertigkeit
zugeordneten Generator IB 1 von Bit zu Bit um den Faktor 2
erhöht, d. h., die Generatoren IB 1-IB 4 liefern Signale mit
der Grund-Impulsbreite T, 2T, 4T und 8T.
Während die Impulsbreite des Generators IB 4 fest eingestellt
ist, kann die Impulsbreite der Generatoren IB 1-IB 3 verän
dert werden, und zwar durch an den Steuereingängen 32-34
anliegende Signale, wobei die Steuereingänge 32 mit B 4, die
Steuereingänge 33 mit B 3 und der Steuereingang 34 mit B 2
verbunden sind. Die Steuerung der Impulsbreite der Generato
ren IB 1-IB 2 erfolgt so, daß bei dem Anliegen eines Signals
(Spannungswert "1") an einem Bit B 2-B 4 höherer Wertigkeit
sich zu der Grund-Impulsbreite der Generatoren IB 1-IB 3
jeweils die Grund-Impulsbreite des Bits mit höherer Wertig
keit hinzuaddiert. Auch bei dieser Ausführungsform ergeben
sich somit wiederum Referenzspannungen UR 1-UR 4, die von den
Grundspannungen A 1-A 4 gebildet sind, wobei sich bei
Anliegen eines Signals (Spannungswert "1") an einem Bit B 2
-B 4 zu der Grundspannung jedes Bits mit einer niedrigeren
Wertigkeit die Grundspannung des bzw. der Bits mit der
höheren Wertigkeit hinzuaddiert, welches den Spannungswert
"1" aufweist. In Abhängigkeit von der Eingangsspannung Uin
ergeben sich somit auch bei dieser Ausführung wiederum die in
der Tabelle der Fig. 2 angegebenen Verhältnisse, wobei die
Ausführung nach Fig. 4 die gleichen Vorteile wie die Ausfüh
rung nach Fig. 3 aufweist, mit dem zusätzlichen Vorteil, daß
der Analog-Digital-Umsetzer nach Fig. 4 bei relativ niedriger
Taktfrequenz des Oszillators 26 relativ schnell arbeitet.
Die Umsetzung der Impulsbreite in die jeweilige Referenz
spannung UR 1-UR 4 in den Wandlern W 1-W 4 kann entweder
unter Verwendung einer aus der Bezugsspannung UB (Spannungs
quelle 17) erzeugten Rampenspannung UR erzeugt werden, die
mit der vorderen Flanke des jeweiligen Impulses eingeschaltet
und mit der hinteren Flanke des jeweiligen Impulses gestoppt
wird, oder aber es sind auch andere Techniken (z. B. Integra
tion der Impulse) möglich.
Die Erfindung wurde voranstehend an Ausführungsbeispielen
beschrieben. Es versteht sich, daß Abwandlungen sowie
Änderungen möglich sind, ohne daß dadurch der der Erfindung
zugrundeliegende Erfindungsgedanke verlassen wird. So ist es
selbstverständlich möglich, den Analog-Digital-Umsetzer
analog zu der vorbeschriebenen Art so auszubilden, daß dessen
Ausgang weniger oder aber bevorzugt mehr als vier Bit
besitzt.
Claims (11)
1. Analog-Digital-Umsetzer mit einem Signaleingang für ein
analoges Eingangssignal, mit einem n Bits aufweisenden
Signalausgang für ein digitales Ausgangssignal sowie mit
mehreren, mit dem Eingangssignal sowie mit Referenzspannungen
beaufschlagbaren Komparatoren, wobei zur Bildung
eines Umsetzers mit digitaler Rückkopplung die Anzahl der
Komparatoren (K 1-K 4) gleich der Anzahl der Bits (B 1-B 4)
des Signalausgangs (D) und jedes Bit von dem Ausgang
(1) eines Komparators gebildet ist, wobei jedem Komparator
(K 1-K 4) bzw. Bit eine Referenzspannungsquelle (ST 1-ST 4)
zugeordnet ist, die eine Grundreferenzspannung (A 1-A 4)
liefert, wobei die Referenzspannungsquellen jeweils
aus Widerständen aufgebaute Spannungsteilernetzwerke
sind, die über ihre Ausgänge (13-16) und einen gemeinsamen
Schaltungspunkt (7) jeweils an eine Spannungsquelle
(17) angeschlossen sind und von denen jedes Spannungsteilernetzwerk
eine Grundreferenzspannung (A 1-A 4)
liefert, die sich jeweils ausgehend von dem Bit (B 1) mit
der niedrigsten Wertigkeit (LSB) von Bit zu Bit um den
Faktor Zwei erhöht, und wobei jede Referenzspannungsquelle
(ST 1-ST 4) Mittel aufweist (U 1-U 3), die dann,
wenn die Eingangsspannung (Uin) an einem Komparator
gleich oder größer ist als die dort anliegende Referenzspannung
(UR 1-UR 4), die Referenzspannungen sämtlicher
nachfolgender Bits mit niedrigerer Wertigkeit um die
diesem einen Komparator zugeordnete Grundreferenzspannung
erhöht, dadurch gekennzeichnet, daß die Mittel zur
Erhöhung der Grundreferenzspannung dadurch gebildet sind,
daß mit Ausnahme des dem Bit (B 4) mit der höchsten
Wertigkeit (MSB) zugeordneten Spannungsteilernetzwerks
(ST 4) die den übrigen Bits (B 1-B 3) zugeordneten
Spannungsteilernetzwerke (ST 1-ST 3) jeweils Zweige (S 1-S 4)
aufweisen, die durch von den Ausgangssignalen der
Komparatoren (K 2-K 4) angesteuerte elektrische Schaltelemente
umschaltbar sind, und daß die Anzahl der
elektrischen Schaltelemente (U 1-U 3) ausgehend von dem
Bit (B 3) mit der zweithöchsten Wertigkeit zu dem Bit (B 1)
mit der niedrigsten Wertigkeit (LSB) jeweils um Eins
zunimmt, daß jedes elektrische Schaltelement (U 1-U 3)
jeder ein solches Schaltelement aufweisenden Referenzspannungsquelle
(ST 1-ST 3) durch den Ausgang (1) eines
Komparators (K 2-K 4) der jeweils höherwertigeren Bits
(B 2-B 4) angesteuert ist.
2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet,
daß die Spannungsteilernetzwerke jeweils aus
einem festen Spannungsteiler (S 1) bestehen, der den
Eingang des betreffenden Spannungsteilernetzwerkes
bildet, und daß die umschaltbaren Zweige (S 2-S 4) dem
festen Spannungsteiler (S 1) nachgeschaltete Spannungsteiler
sind.
3. Analog-Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet,
daß die nachgeschalteten Spannungsteiler (S 2-S 4)
jeweils aus wenigstens zwei Widerständen (R 1, R 2)
bestehen, von denen ein erster Widerstand (R 1) jeweils an
den Ausgang des vorausgehenden Spannungsteilers (S 1, S 3,
S 4) angeschlossen ist und dessen zweiter Widerstand (R 2)
durch das als Umschalter ausgebildete Schaltelement (U 1-U 3)
wahlweise mit dem gemeinsamen Schaltungspunkt (7)
oder mit dem Eingang (13-16) des betreffenden Spannungsteilernetzwerkes
(ST 1-ST 4) verbindbar ist.
4. Analog-Digital-Umsetzer nach Anspruch 3, dadurch gekennzeichnet,
daß das jeweilige Schaltelement (U 1-U 3) den
zweiten Widerstand (R 2) bei Fehlen eines Signals an den
dieses Schaltelement (U 1-U 3) ansteuernden Ausgang (1)
des Komparators (K 2-K 4) eines höherwertigen Bits (B 2-B 4)
mit dem gemeinsamen Schaltungspunkt (7) und bei
Anliegen eines solchen Signals mit dem Eingang (13-16)
des jeweiligen Spannungsteilernetzwerkes (ST 1-ST 3) verbindet.
5. Analog-Digital-Umsetzer nach Anspruch 4, dadurch gekennzeichnet,
daß der zweite Widerstand (R 2) der umschaltbaren
Spannungsteiler (S 2-S 4) einen Widerstandswert
aufweist, der doppelt so groß ist als der Widerstandswert
des ersten Widerstandes (R 1) dieser umschaltbaren
Spannungsteiler, und daß zumindest bei den die umschaltbaren
Spannungsteiler (S 2-S 4) aufweisenden Spannungsteilernetzwerken
(ST 1-ST 3) der erste, feste Spannungsteiler
(S 1) aus zwei gleichgroßen Widerständen (R 2)
besteht, deren Widerstandswert gleich dem Widerstandswert
der zweiten Widerstände (R 2) der umschaltbaren Spannungsteiler
(S 2-S 4) ist.
6. Analog-Digital-Umsetzer mit einem Signaleingang für ein
analoges Eingangssignal, mit einem n Bits aufweisenden
Signalausgang für ein digitales Ausgangssignal sowie mit
mehreren, mit dem Eingangssignal sowie mit Referenzspannungen
beaufschlagten Komparatoren, wobei zur Bildung
eines Umsetzers mit digitaler Rückkopplung die Anzahl (n)
der Komparatoren (K 1-K 4) gleich der Anzahl der Bits (B 1-B 4)
des Signalausgangs (D) und jedes Bit von dem
Ausgang (1) eines Komparators gebildet ist, wobei jedem
Komparator (K 1-K 4) bzw. Bit eine Referenzspannungsquelle
zugeordnet ist, die eine Grundreferenzspannung (A 1-A 4)
liefert, wobei ausgehend von dem Bit (B 1) mit der
niedrigsten Wertigkeit (NSB) die Grundreferenz
jedes Bits um den Faktor Zwei größer ist als die Grundreferenzspannung
des nächstniedrigeren Bits, und wobei
dann, wenn die Eingangsspannung (Uin) an einem Komparator
gleich oder größer ist als die dort anliegende Referenzspannung
(UR 1-UR 4), die Referenzspannungen sämtlicher
nachfolgender Bits mit niedrigerer Wertigkeit um die
diesem Komparator zugeordneten Grundreferenz
erhöht wird, dadurch gekennzeichnet, daß die jedem
Komparator zugeordnete Referenzspannungsquelle jeweils
von einem Frequenzteiler (FT 1-FT 4) sowie von einem
diesem nachgeschalteten Frequenz-Spannungswandler (W 1-W 4)
gebildet ist, welch letzterer an seinem Ausgang die
jeweilige Referenzspannung (UR 1-UR 4) proportional zu
der Frequenz an seinen Eingang liefert, daß die Frequenzteiler
(FT 1-FT 4) jeweils von einem Signal mit vorgegebener
Taktfrequenz angesteuert werden und an ihrem Ausgang
ein Signal mit einer Grundfrequenz liefern, wobei sich
ausgehend von dem Bit (B 1) mit der niedrigsten Wertigkeit
diese Grundfrequenz jeweils von Bit zu Bit um den Faktor
Zwei erhöht, daß der dem Bit (B 4) mit der höchsten
Wertigkeit zugeordnete Frequenzteiler FT 4 ein fest
eingestelltes Teilerverhältnis aufweist und das Teilerverhältnis
der den Bits (B 1-B 3) mit niedrigerer
Wertigkeit zugeordneten Frequenzteiler (FT 1-FT 3) durch
das Ausgangssignal (D) des Umsetzers digital derart
einstellbar ist, daß dann, wenn die Eingangsspannung
(Uin) an einem Komparator gleich oder größer ist als die
dort anliegende Referenzspannung (UR 1-UR 4) die Grundfrequenzen
sämtlicher, den Bits niedrigerer Wertigkeit
zugeordneten Frequenzteiler (FT 1-FT 3) um die Grundfrequenz
des diesem einen Komparator zugeordneten
Frequenzteilers erhöht werden.
7. Analog-Digital-Umsetzer nach Anspruch 6, dadurch gekennzeichnet,
daß sämtliche Frequenzteiler (FT 1-FT 4) von
einem gemeinsamen, die Taktfrequenz liefernden Generator
(26) angesteuert werden.
8. Analog-Digital-Umsetzer nach Anspruch 6 oder 7, dadurch
gekennzeichnet, daß die Frequenzteiler (FT 1-FT 4) ein
Grund-Teiler-Verhältnis (Eingangsfrequenz/Ausgangsfrequenz)
aufweisen, und daß dieses Grund-Teiler-Verhältnis
sich ausgehend von dem Bit (B 1) mit der niedrigsten
Wertigkeit jeweils von Bit zu Bit um den Faktor Zwei
ändert.
9. Analog-Digital-Umsetzer mit einem Signaleingang für ein
analoges Eingangssignal, mit einem n Bits aufweisenden
Signalausgang für ein digitales Ausgangssignal sowie mit
mehreren, mit dem Eingangssignal sowie mit Referenzspannungen
beaufschlagten Komparatoren, wobei zur Bildung
eines Umsetzers mit digitaler Rückkopplung die Anzahl (n)
der Komparatoren (K 1-K 4) gleich der Anzahl der Bits (B 1-B 4)
des Signalausgangs (D) und jedes Bit von dem
Ausgang (1) eines Komparators gebildet ist, wobei jedem
Komparator (K 1-K 4) bzw. Bit eine Referenzspannungsquelle
zugeordnet ist, die eine Grundreferenzspannung (A 1-A 4)
liefert, wobei ausgehend von dem Bit (B 1) mit der
niedrigsten Wertigkeit (NSB) die Grundreferenz
jedes Bits um den Faktor Zwei größer ist als die Grundreferenzspannung
des nächstniedrigeren Bits, und wobei
dann, wenn die Eingangsspannung (Uin) an einem Komparator
gleich oder größer ist als die dort anliegende Referenzspannung
(UR 1-UR 4), die Referenzspannungen sämtlicher
nachfolgender Bits mit niedrigerer Wertigkeit um die
diesem Komparator zugeordneten Grundreferenz
erhöht wird, dadurch gekennzeichnet, daß die Referenzspannungsquelle
jeweils von einem Pulsbreiten-Generator
(IB 1-IB 4) und einem nachgeschalteten Impulsbreiten-Spannungswandler
(W 1-W 4) gebildet sind, der an
seinem Ausgang die jeweilige Referenzspannung (UR 1-UR 4)
liefert, und zwar proportional zur Impulsbreite des an
seinem Eingang anliegenden und von dem Pulsbreiten-Generator
(IB 1-IB 4) gelieferten Impulssignals, daß die
Pulsbreiten-Generatoren an ihren Ausgängen ein Signal mit
einer Grundfrequenz liefern, die ausgehend von dem
Bit (B 1) mit der niedrigsten Wertigkeit von Bit zu Bit
sich um den Faktor Zwei vergrößert, und daß der dem Bit
(B 4) mit der höchsten Wertigkeit zugeordnete Pulsbreiten-Generator
fest eingestellt ist und die den Bits
niedrigerer Wertigkeit zugeordneten Pulsbreiten-Generatoren
(IB 1-IB 3) durch das Ausgangssignal (D) des
Umsetzers derart steuerbar sind, daß dann, wenn die
Eingangsspannung (Uin) an einem Komparator gleich oder
größer ist als die dort anliegende Referenzspannung (UR 1-UR 4)
die Impulsbreiten sämtlicher nachfolgender Bits
mit niedrigerer Wertigkeit um die diesem einen Komparator
zugeordnete Pulsbreite erhöht werden.
10. Analog-Digital-Umsetzer nach Anspruch 9, dadurch gekennzeichnet,
daß sämtliche Pulsbreiten-Generatoren (IB 1-IB 4)
durch das Signal eines gemeinsamen Oszillators (26)
angesteuert werden.
11. Analog-Digital-Umsetzer nach Anspruch 9 oder 10, dadurch
gekennzeichnet, daß die Pulsbreiten-Spannungswandler (W 1-W 4)
jeweils eine Schaltung beinhalten bzw. von einer
Schaltung gebildet sind, die die Referenzspannung (UR 1-UR 4)
aus einer Rampenspannung (UR) unter Berücksichtigung
der Impulsbreite des am Eingang anliegenden Signals
erzeugt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873734874 DE3734874A1 (de) | 1987-08-12 | 1987-10-15 | Analog-digital-umsetzer |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3726824 | 1987-08-12 | ||
DE19873734874 DE3734874A1 (de) | 1987-08-12 | 1987-10-15 | Analog-digital-umsetzer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3734874A1 DE3734874A1 (de) | 1989-02-23 |
DE3734874C2 true DE3734874C2 (de) | 1990-01-25 |
Family
ID=25858548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873734874 Granted DE3734874A1 (de) | 1987-08-12 | 1987-10-15 | Analog-digital-umsetzer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3734874A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4402952A1 (de) * | 1994-02-01 | 1994-06-23 | Tobias Sander | Verfahren zur Analog - Digital - Wandlung |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3911457A1 (de) * | 1989-04-05 | 1990-10-18 | Ifm Electronic Gmbh | Verfahren und schaltungsanordnung zur umsetzung einer analogen messspannung in ein digitales messsignal |
DE19511594A1 (de) * | 1995-03-29 | 1996-10-02 | Telefunken Microelectron | Verfahren und Schaltungsanordnung zur Wandlung einer analogen Eingangsgröße in einen digitalen Ausgangswert |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1585937A (de) * | 1968-07-04 | 1970-02-06 | ||
DE2119649A1 (de) * | 1971-04-22 | 1972-11-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Analog-Digital-Umsetzer |
DE2317851B2 (de) * | 1973-04-10 | 1975-04-24 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig, 8510 Fuerth | Digital-Analog-Wandler |
US3968486A (en) * | 1974-06-20 | 1976-07-06 | Gerdes Richard C | Analog to digital converter |
DE2522252A1 (de) * | 1975-05-20 | 1976-11-25 | Licentia Gmbh | Digital-analog-wandler |
DE3308608A1 (de) * | 1983-03-11 | 1984-09-13 | Robert Bosch Gmbh, 7000 Stuttgart | Analog/digital-wandler |
DE3619013A1 (de) * | 1986-06-13 | 1987-12-10 | Npp Balkan | Spannungs-digitalkode-umsetzer |
-
1987
- 1987-10-15 DE DE19873734874 patent/DE3734874A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4402952A1 (de) * | 1994-02-01 | 1994-06-23 | Tobias Sander | Verfahren zur Analog - Digital - Wandlung |
Also Published As
Publication number | Publication date |
---|---|
DE3734874A1 (de) | 1989-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4003758C2 (de) | Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente | |
DE3613895C2 (de) | ||
DE69015373T2 (de) | Digital-analog-wandler mit grossem dynamikbereich, hoher genauigkeit und hoher geschwindigkeit. | |
DE68913405T2 (de) | Stromquellenschaltung. | |
DE2536585C3 (de) | Anordnung zur statistischen Signalanalyse | |
DE3902313C2 (de) | Analog /Digitalwandler | |
DE10321200B3 (de) | Einrichtung und Verfahren zur Kalibrierung von R/C-Filterschaltungen | |
DE4020583A1 (de) | Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler | |
DE2059933A1 (de) | Digital-Analog-Wandler | |
DE2125897A1 (de) | Vorrichtung und Verfahren zur Um Setzung von digitalen in analoge Signale | |
EP0162315A1 (de) | Analog-Digital-Wandler | |
DE3205247C2 (de) | ||
DE1537966A1 (de) | Digital-Analog-Umwandler | |
DE2809633A1 (de) | Gesteuerter erzeuger von perioden- signalbildern | |
EP0281001A2 (de) | Schaltungsanordnung zum Umwandeln von digitalen Tonsignalwerten in ein analoges Tonsignal | |
DE3632429C2 (de) | Analog-Digital- oder Digital-Analog-Wandler | |
DE2240971A1 (de) | Torschaltung | |
DE1288125B (de) | Spannungs-Frequenz-Wandler | |
DE2618633C3 (de) | PCM-Decodierer | |
DE3125250A1 (de) | Analog/digital-umsetzer | |
DE3734874C2 (de) | ||
DE2856955C2 (de) | Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung | |
DE2515043B2 (de) | ||
DE2850059A1 (de) | Digital/analog-wandler | |
DE2704756C2 (de) | Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |