DE2317851B2

DE2317851B2 - Digital-Analog-Wandler

Info

Publication number: DE2317851B2
Application number: DE2317851A
Authority: DE
Inventors: Max Dipl.-Ing. 8550 Forchheim Hegendoerfer
Original assignee: Grundig EMV Elektromechanische Versuchsanstalt Max Grundig GmbH
Current assignee: Grundig EMV Elektromechanische Versuchsanstalt Max Grundig GmbH
Priority date: 1973-04-10
Filing date: 1973-04-10
Publication date: 1975-04-24
Also published as: DE2317851A1; US3836908A

Description

sammenhängende Gruppe von Anschlüssen des io beitenden digitalen Rauschgenerator zu verwenden. Vergleichszahlers mit an sich nicht korrespondierenden Eingängen des Komparators verbunden
ist.

2. Schaltungsanordnung nach Anspruch 1, da-

wertigen Binär-Ziffern entsprechenden Anschlüsse des Vergleichszahlers anderseits um die den höherwertigen Binär-Ziffern entsprechenden Eingänge des Komparators handelt.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Verbindungen zwischen den Ausgängen des Vergleichszahlers und den Eingängen der ersten

Das Ausgangssignal des Komparators wird dadurch in seiner Frequenz angehoben.

Aus der GB-PS 10 51379 ist es ebenfalls bereits bekannt, die Frequenz des Ausgangssignals des Kom-

durch gekennzeichnet, daß es sich bei der vor- 15 parators anzuheben. Mit welchen schaltungstechnierwähnten Gruppe einerseits um die den höher- sehen Mitteln die Frequenzanhebung zu erreichen ist,

wird jedoch nicht im einzelnen dargelegt.

Eine abgestufte Frequenzanhebung ist mit den bekannten Anordnungen nicht möglich. Die sich einao stellende Frequenzerhöhung kann unter bestimmten Umständen ein nicht mehr wünschenswertes Ausmaß erreichen, denn mit dem Ansteigen der Zahl der Übergangsflanken pro Meßintervall (Periodendauer P) vergrößern sich auch die aus der Temperaturabhän-

Eingabeseite des Komparators" in" Abhängigkeit 25 gigkeit der endlichen Flankensteilheit resultierenden von der Meßzahl (B) veränderbar sind. Probleme.

Der Erfindung liegt die Aufgabe zugrunde, einen Digital-Analog-Wandler der eingangs erwähnten Art zu schaffen, der eine abgestufte Anhebung der Aus-

30 gangsfrequenz des Komparators, bei hoher Bit-Zahl

eine geringe Welligkeit des durch Integration erhaltenen Signals und darüber hinaus eine geringe Trägheit dieses Analogsignals ermöglicht.

Die Erfindung betrifft eine Schaltungsanordnung Zur Lösung der Aufgabe wird erfindungsgemäß

für einen aus Eingabezähler, Vergleichszähler und 35 vorgeschlagen, daß zumindest eine zusammenhän-Komparator mit nachgeschalteten Integrator beste- gende Gruppe von Anschlüssen des Vergleichszahlers henden Digital-Analog-Wandler zur Umwandlung mit an sich nicht korrespondierenden Eingängen des einer n-stelligen Binär-Zahl in einen Analogwert. Komparators verbunden ist.

Solche Digital-Analog-Wandler sind grundsätzlich Die Erfindung wird nachfolgend unter Bezugnahme

bereits bekannt. Dabei wird dem Komparator auf der 40 auf die Zeichnungsfiguren beispielsweise erläutert. Es einen Eingabeseite in binärer Form eine sich fort- zeigt

laufend ändernde und bei Erreichen eines vorgege- Fig. la ein Blockschaltbild eines bekannten Digi-

benen Endwertes wieder beim Wert Null beginnende tal-Analog-Wandlers,

Referenzzahl A eingegeben. Die Referenzzahl A wird Fig. Ib eine zugehörige Tabelle mit den an den

durch kontinuierliches Durchtakten des Vergleichs- 45 Ausgängen des Vergleichszählers sowie an den Einzahlers mittels eines Oszillators erhalten, wodurch gangen der ersten Eingabeseite des Komparators ander Vergleichszähler nacheinander sämtliche Zählstellungen einnimmt. Auf der zweiten Eingabeseite
des Komparators liegt eine dem gewünschten Analogwert entsprechende binäre Meßzahl B an. Im Korn- 50
parator werden die fortlaufend sich ändernde Referenzzahl A einerseits und die dem gewünschten
Analogwert entsprechende binäre Meßzahl B andererseits ständig miteinander verglichen. Ist die Bedingung B > A erfüllt, so liefert der Ausgang des 55 dungsgemäßen Digital-Analog-Wandlers, Komparators ein »1«-Signal andernfalls ein »0«- Fig. 2b eine zugehörige Tabelle mit den an der

Signal. Es entsteht ein Rechtecksignal, dessen Puls- Ausgängen des Vergleichszählers sowie an den Eindauer auf Grund des zuvor beschriebenen Vergleichs gangen der ersten Emgabeseite des Komparators anzwischen Referenzzahl A und der dem gewünschten liegenden Binär-Zahlen, Analogwert entsprechenden binären Meßzahl B direkt 60 Fig. 2 c ein zugehöriges Diagramm des zeitlicher proportional ist. Durch anschließende Integration Verlaufs des Zählerstandes im Vergleichszähler, dieses pulsdauermodulierten Signals wird der der
Meßzahl B entsprechende Analogwert gebildet.
Nicht ganz befriedigend ist diese Wandlungs

liegenden Binär-Zahlen,

F i g. 1 c ein zugehöriges Diagramm des zeitlichen Verlaufs des Zählerstandes im Vergleichszähler,

F i g. 1 d ein zugehöriges Diagramm des zeitlichen Verlaufs des Komparator-Ausgangssignals,

F i g. 1 e ein zugehöriges Diagramm des durch Integration entstandenen Analogsignals,

Fig. 2a ein Blockschaltbild eines ersten erfin-

F i g. 2 d ein zugehöriges Diagramm des zeitlicher Verlaufs des Komparator-Ausgangssignals,

F i g. 2 e ein zugehöriges Diagramm des duroh Inte-

methode im Hinblick auf die Sättigungsspannung des 65 gration entstandenen Analogsignals,

Ausgangsschalters und die endlichen Flankensteilhei- F i g. 3 a ein Blockschaltbild eines zweiten erfin-

ten. Ganz besonders störend ist aber, insbesondere dungsgemäßen Digital-Analog-Wandlers,

bei Wandlern mit hoher Bit-Zahl (vielsteilige Binär- F i g. 3 b eine zugehörige Tabelle mit den an der

'.usgängen des Vergleichszählers sowie an den Ein-,ängen der ersten Eingabeseite des Komparators aniegenden Binär-Zahlen,

F i g. 3 c ein zugehöriges Diagramm des zeitlichen Verlaufs des Zählerstandes im Vergleichszähler,

F i g. 3 d ein zugehöriges Diagramm des zeitlichen Verlaufs des Komparator-Ausgangssignals und

F i g. ? e ein zugehöriges Diagramm des durch Integration entstandenen Analogsignals.

Beim bekannten Digital-Analog-Wandler (F i g. 1 a) sind den einzelnen Ziffern (der mehrstelligen Binär-Zahl) zugcoi Jnete Ausgänge des Vergleichszählers mit den entsprechenden Eingängen der ersten Eingabeseite des Komparators verbunden. Binärzahl A₁ an den Ausgängen des Vergleichszählers und Binärzahl A.₂ an den Eingängen der ersten Eingabeseite des Komparators sind damit gleich (Fig. 1 b). In Fig. 1 c ist der zeitliche Verlauf des Zählerstandes A₁ bei einem kontinuierlich durchgetakteten Vergleichszähler dargestellt. Ist die augenblicklich im Vergleichszähler enthaltene Zahl A₁ — und damit auch die Referenzzahl A₂ — kleiner als die dem gewünschten Analogwert entsprechende Zahl B, ist also die Bedingung »B>A₂« erfüllt, so liefert der Ausgang des Komparators ein impulsförmiges Rechteck-Ausgangssignal S₁ (Fig. 1 d) mit einer der Periodendauer P umgekehrt proportionalen Pulsfolgefrequenz. Aus diesem Ausgangssignal S₁ relativ geringer Frequenz wird dann durch Integration das gewünschte Analogsignal 5, entsprechend Fig. Ie gewonnen. Infolge der geringen Impulsfolgefrequenz ist die Siebung eines solchen, wegen der relativ langen Periodendauer P niederfrequenten Signals S₁ fast immer unbefriedigend, insbesondere bei höheren Genauigkeitsanforderungen.

Nach dem ersten Ausführungsbeispiel der Erfindung wird daher vorgeschlagen, den ersten Ausgang des Vergleichszählers mit dem letzten Eingang der ersten Eingabeseite des Komparators, den zweiten Ausgang des Vergleichszählers mit dem vorletzten Eingang der ersten Eingabeseite des Komparators usw. zu verbinden (F i g. 2 a). Durch diese Maßnahmen wird erreicht, daß die an den Ausgängen des Vergleichszähler liegende Binär-Zahl A₁ nicht mehr mit der gleichzeitig an den Eingängen der ersten Eingabeseite des Komparators liegenden Binär-Zahl A₂ identisch ist. Es ergibt sich vielmehr die aus der Fig. 2b ersichtliche gegenseitige Zuordnung der Binär-Zahlen A_x und A₂ und damit bei kontinuierlich durchgetaktetem Vergleichszähler die im Diagramm entsprechend Fig. 2c dargestellte zeitliche Folge der Referenzzahlen A₂. Daraus ergibt sich die in Fi g. 2d dargestellte Impulsfolge für das Signal S₁. Die Frequenz dieser Impulsfolge ist gegenüber der Frequenz der Impulsfolge nach Fig. Id verachtfacht. Die Integration einer solchen, höherfrequenten Impulsfolge gestaltet sich erheblich einfacher. Das durch Integration erhaltene Analogsignal S₁ (Fig. 2e) wird ohne technischen Mehraufwand höheren Genauigkeitsanforderungen gerecht. Wenn auch der Frequenzanstieg in den Randbereichen der erfaßbaren digitalen Meßzahlen B (Werte 0,1,... bzw. ... 14, 15) geringer ist als im oben erläuterten Beispiel, so ändert das nichts an der Tatsache, daß durch die erfindungsgemäße Verschaltung grundsätzlich auf einfachste Weise eine Frequenzerhöhung erreichbar ist.

Die auf diese Art und Weise erreichbare, erfindungsgemäße Frequenzerhöhung kann unter bestimmten Umständen ein nicht mehr wünschenswertes Ausmaß erreichen, denn mit dem Ansteigen der Zahl der Übergangsflanken pro Meßintervall (Periodendauer P) vergrößern sich auch die aus der Temperaturabhängigkeit der endlichen Flankensteilheit resultierenden Probleme. Aus diesem Grunde kann es in bestimmten Fällen vorteilhaft sein, die zuvor im Zusammenhang mit den F i g. 2 a bis 2 e beschriebene Vertauschung der Verbindungen zwischen den Ausgängen des Vergleichszählers und den Eingängen der ersten Eingabeseite des Komparators nicht für sämtliche Anschlüsse, sondern nur für eine bestimmte Anzahl von Anschlüssen durchzuführen.

Damit ergeben sich vielfältige Variationsmöglichkeiten. Die Pulsfolgefrequenz kann den besonderen Bedingungen des Einzelfalles angepaßt werden. Vorzugsweise werden dabei die Anschlüsse der »langsamen« Bits (F i g. 3 a: Ein- und Ausgänge für »2²« und »2³«) vertauscht.

Bei einer solchen Schaltungsanordnung eines Digital-Analog-Wandlers (F i g. 3 a) ergibt sich die aus Fig. 3b ersichtliche gegenseitige Zuordnung der Binär-Zahlen A₁ und A₂ und bei einem kontinuierlich durchgetakteten Vergleichszähler die in F i g. 3 c dargestellte zeitliche Folge der Referenzzahlen A_v Im vorliegenden Fall ergibt sich damit eine in vielen Fällen bereits ausreichende Verdoppelung der Pulsfolgefrequenz des Rechteck-Ausgangssignals S₁ des Komparators (F i g. 3 d) gegenüber dem bekannten Schaltungsbeispiel nach F i g. 1 a. Der zeitliche Verlauf des nach dem zweiten erfindungsgemäßen Ausführungsbeispiel durch Integration des Signals S₁ erhaltenen Analogsignals S₂ ist in F i g. 3 e dargestellt.

Die Erfindung wurde vorstehend an Hand eines Digital-Analog-Wandlers für maximal vierstellige Binär-Zahlen beispielsweise erläutert. Die Vorteilhaftigkeit der Erfindung ist jedoch auch bei anderen Digital-Analog-Wandlern gegeben. Bei höherer BU-Anzahl tritt der Effekt der Freqr.enzerhöhung (am Ausgang des Wandlers) noch deutlicher in Erscheinung. In der Mitte des Analog-Bereiches ist der eriindungsgemäße erreichbare Erhöhungsfaktor für die

Ausgangsfrequenz K = -y- . Zu den beiden Randbereichen hin fällt der Faktor K linear bis zum Wert»1« ab. Dies ist der Fall einerseits beim Meßwert »1« und anderseits beim Meßwert »2ⁿ —2«.

Selbstverständlich können auch Komparatoren verwendet werden, die für den Fall »A > ß« ein Ausgangssignal liefern.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:
1. Schaltungsanordnung für einen aus Eingabezähler, Vergleichszähler und Komparator
nachgeschalteten Integrator bestehenden Digital-Analog-Wandler zur Umwandlung einer «-stelligen Binär-Zahl in einen Analogwert, dadurch gekennzeichnet, daß zumindest eine zu-

Zahlen) die Notwendigkeit der Integration des wegen der relativ langen Periodendauer P niederfrequenten Ausgangssignals des Komparators. Die Siebung eines solchen, niederfrequenten Signals bereitet technisch mit 5 gewisse Schwierigkeiten. Höhere Genauigkeiten lassen sich kaum erreichen.

Aus dem Datenblatt AY-6-5053*, September 1972, der General Instrument Europe S.p.A. ist es bereits bekannt, als Vergleichszähler einen stochastisch ar-