DE2336015C2 - Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzahl - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzah!, insbesondere für einen Impuls-Drehzahlgeber, der außer der Eingangsfrequenz eine Taktfrequenz zugeführt wird.

Frequenz-Binärzahlenwandler werden dann in elektronischen Schaltungen vorteilhaft eingesetzt, wenn in digitaler Form vorliegende Daten oder Meßergebnisse in der Form von Binär-Codes weiterverarbeitet oder jedoch in einer Anzeigeeinrichtung dargestellt werden sollen.

Es ist eine Schaltungsanordnung zur Umwandlung einer Frequenz in eine Dezimalzahl bekannt, bei der während eines einstellbaren Zeitintervalls die Eingangsimpulse abgezählt werden. Einem Ausgangssignal dieser Schaltungsanordnung hat demnach eine Folge von Eingangsimpulsen voranzugehen. Für viele Anwendungen der Frequenz- bzw. Drehzahlmessung ist die Ansprechzeit eines solchen Systems zu groß. Durch eine Verkleinerung des einstellbaren Zeitintervalls läßt sich zwar die Ansprechzeit verringern, doch verkleinert sich dadurch der meßbare Frequenzbereich. Ein weiterer Nachteil ist die geringe Empfindlichkeit gegenüber schnellen Frequenzänderungen.

Des weiteren ist aus der DE-OS 19 10 539 eine Anordnung zur Messung der Frequenz eines Eingangssignals mit einem Taktgenerator zur Erzeugung von hochfrequenten Taktpulsen während einer Periode des Eingangssignals und einem mit dem Taktgenerator verbundenen Periodenzähler zur Zählung der während der einen Eingangssignalperiode auftretenden Taktimpulse bekannt, bei der durch eine mit dem Periodenzähler verbundene Auswerteschaltung zur Ermittlung der Eingangssignalfrequenz nach der Gleichung F= l/Tmit F als der Frequenz und T als der der Periodendauer entsprechenden Zählung der Taktimpulse die Frequenz aus der Periodendauer berechnet wird. Bei dieser Anordnung wird zunächst die Anzahl von Taktimpulsen bestimmt, um dann die Frequenz durch Anwendung der Gleichung Tx F= 1 zu berechnen. Diese Berechnung wird durch einen Pulsraten-Multiplizierer durchgeführt, dessen Ausgang das obenerwähnte Produkt Tx F

so darstellt. Nachteilig an dieser Anordnung erweist sich die Tatsache, daß die Multiplikation erst nach der Bestimmung der Periodendauer durchgeführt werden kann, und somit ein zusätzlicher Aufwand an Rechenzeit benötigt wird, der auch die Zeitdauer zur Frequenzbe-Stimmung entsprechend verlängert.

Aufgabe der Erfindung ist es deshalb, eine Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzahl mit einer geringen Ansprechzeit zu schaffen. Dadurch können auch niedrige Frequenzen ohne große Verzögerungen gemessen werden.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß für die Proportionalität zwischen Frequenz und Binärzahl ein Zähler mit einem hyperbelförmigen Zählerstand-Verlauf über der Zeit abwärts zählt, der hyperbelförmige Verlauf durch einen Polygonzug angenähert wird, indem der Zählerstand mit jedem Taktimpuls einer Dekodierstufe für die Zählgeschwindigkeit zuführbar ist, deren Ausgangssignal als Multipli-

kationsfaktor einer Eingangsfrequenz eines Multiplizierers dient und der Ausgang des Multiplizierers mit einem Zähleingang des Abwärtszählers verbunden ist Grundgedanke dieser Erfindung ist es, die gewünschte Proportionalität von Frequenz /und Zählerstand Z über den hyperbelförmigen Zusammenhang von Frequenz f und Periodendauer T nach der Beziehung

Z- f= — zu erhalten. Diese Abhängigkeit zwischen

dem Zählerstand und der Periodendauer setzt einen hyperbelförmiycn Verlauf des Zählerstandes über der Zeit voraus. Die Zählfrequenz als Gradient des Zählerstandes von der Zeit sinkt daher mit wachsender Zähldauer ab. Zu Beginn wird jedoch eine sehr große Zählfrequenz benötigt, und da der Grenzwert r-«-0, '5

Z-* ex>,—=;-► oo nicht verwirklicht werden kann, folgt die

Λ ι

maximale Zählfrequenz aus der Art des verwendeten Zählers.

Der hyperbelförmige Verlauf des zeitabhängigen Zählerstandes Z bzw. die nichtlineare Zählfrequenz während des Zählvorganges, wird durch einen Polygonzug angenähert, bei dem die Einteilung der Geraden-Abschnitte vorzugsweise vom Zählerstand Z und nicht von der Zeit t ausgeht

Eine Umgehung der nicht zu realisierenden hohen Zählfrequenz kann durch einen verspäteten Zählbeginn erreicht werden. Der maximale Zählerstand läßt sich dabei für die Zeit bis zurr. Erreichen der Hyperbel beibehalten. Zur exakten und definierten Festlegung des eigentlichen Anfangswertes der Abwärtszählung kann auf diesen Wert auch mit einer geringen Zählfrequenz abgezählt werden. Ein verspäteter Zählbeginn bewirkt jedoch eine Grenz-Periodendauer, was einer Maximalfrequenz entspricht. Für Frequenzen mit einer kleineren Periodendauer ist dieser Zähler daher nicht mehr geeignet.

Eine Erweiterung des Zählbereichs für Frequenzen mit einer kleineren Periodendauer als To bildet die Zählung über zwei Impulse bzw. über zwei Periodendauern. Die Umschaltung der zwei verschiedenen Zählarten ist dabei von der Grenzperiodendauer abhängig. Als weiteres Kriterium für die Umschaltung auf die Zählung über zwei Periodendauern kann der durch die Näherung auftretende Fehler gelten. Er tritt bei kleinen Periodendauern stärker in Erscheinung.

Bei der Zählung über zwei Periodendauern ist eine neue Hyperbel zu durchlaufen. Aus der Beziehung

Z= — folgt für die neue Hyperbel eine doppelte _5Q

Steigung.

Zur Erläuterung der Wirkungsweise ist in der Zeichnung ein Zähldiagramm dargestellt sowie ein Beispiel der Erfindung. Es zeigt

F i g. 1 die Lage der beiden Hyperbeln in der Zeit/Zälilerstandsebene,

F i g. 2 eine Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzahl.

Betrachten wir zuerst die F i g. 1. In ihr sind die beiden Hyperbeln H\ und H₂ mit den Formeln

dargestellt. Soll zu Beginn eine Frequenz mit einer großen Periodendauer ausgezählt werden, so springt mit einem Eingangsimpuls der Zählerstand auf den Wert ZMAX und zählt Von hier mit einer derart gewählten Zählfrequenz abwärts, daü der Zählerstand in dem Punkt S\ die Hyperbel H\ berührt Von hier aus durchläuft der Zählerstand dann diese Hyperbel H\ bis zu einem nachfolgenden erneuten Impuls. Der Zahlenwert des Endstandes ist dann proportional zur Eingangsfrequenz. Sinkt die Periodendauer, das heißt, steigt die Frequenz, so nähert sich der Endstand dem Wert S\ auf der Hyperbel H\ an. Bei einer geringfügigen Unterschreitung der Zeit T₀ wird zur Zählung auf die zweite Hyperbel H₂ umgeschaltet Der die Zählung oberhalb des Punktes S\ beendende Impuls bewirkt für den nächsten Zählvorgang einen Sprung des Zählerstandes zurück auf den Wert ZMAX und eine Abwärtszählung mit einer geringen Zählfrequenz bis zum Punkt ZB₂ auf der Hyperbel H₂. In dem Punkt ZB₂ tritt die maximal mögliche Zählfrequenz auf, und der Zählerstand durchläuft die Hyperbel in Richtung kleiner werdender Steigung bis zum Punkt 52. Wegen der doppelten Steigung der Hyperbel H₂ gegenüber der Hyperbel H\ liegt der Punkt S2 auf dem gleichen Zählerstand wie der Punkt S\, doch bei der doppelten Zeit. Den gleichen Zählerstand erhält man damit auf der Hyperbel H\ zur Zeit T= 1 · To und auf der Hyperbel H₂ zur Zeit T= 2 · To. Auf der Hyperbel //2 kann demnach über zwei Periodendauern gezählt werden, um den gleichen Zahlenwert wie bei der Zählung auf der Hyperbel H\ nach einer Periodendauer zu erhalten. Ein genaues Zählergebnis ergibt sich auf dieser zweiten Hyperbel vom Punkt ZB₂ ausgehend bis zum Punkt 52. In dem Punkt ZB₂ verläßt der Zählerstand die Hyperbel, und es entsteht ein Fehler. Die Zählung über 1 Intervall erfolgt damit auf der Hyperbel H\ bis zum Zählerstand Z< . Bei einem größeren Zählerstand Z>

wird dagegen auf der Hyperbel H₂ über 2 Intervalle gezählt. Im Prinzip ist dieser Meßvorgang auch über mehr als zwei Perioden denkbar. In diesem Fall muß die Steigung der Hyperbel entsprechend den überzählbaren Periodendauern erhöht werden. Der Zählbereich über den einzelnen Hyperbeln wird jedoch immer kleiner, das heißt, der auf der Hyperbel H₂ dargestellte Abschnitt S₂IZB₂ verringert sich mit zunehmender Steigung der Hyperbeln.

In Fig. 2 ist ein Beispiel für eine Schaltungsanordnung zur Realisierung des oben beschriebenen Meßprinzips dargestellt.

Ein Anschluß 10 kennzeichnet den Eingang für die Frequenz f\. An diesem Anschluß sind ein Eingang 11 eines UND-Gatters 12, ein Eingang 14 eines weiteren UND-Gatters 15 sowie der K-Eingang 17 des J-K-Flipflops 18 angeschlossen, während ein Impulseingang 17a des J-K-Flipflops 18 mit dem Ausgang des UND-Gatters 15 gekoppelt ist. Der invertierende Ausgang 19 dieses J-K-Flipflops 18 ist mit einem weiteren Eingang 13 des UND-Gatters 12 verbunden. An seinem Ausgang 20 ist einmal der Impulseingang 21 eines D-Flipflops 22 und ein Takteingang 31 eines Endstandsregisters 30 angeschlossen. Vom nicht invertierenden Ausgang 23 des D-Flipflops 22 führt eine Leitung 24 zu einem Eingang 41 eines Abwärtszählers 40. Von ihm führen Leitungen 4!> zu einem Dekodierer 46, und dieser ist wiederum über die Leitungen 51 mit einem Multiplizierer 50 verbunden. Eine Taktfrequenz /0 wird sowohl einem Eingang 52 des Multiplizierers 50 als auch einem Takteingang 25 des D-Flipflops 22 und einem Takteingang 176 des J-K-Flipflops 18 zugeführt. Vom Ausgang 53 des Multiplizierers 50 führt eine Leitung 54 zu einem Zähleingang 42 des Abwärtszählers

40. Von diesem Abwärtszähler 40 führen außer den Leitungen 45 zum Dekodierer 46 auch Leitungen 43 zum Eingang 32 des Endstandsregisters 30. Die bedeutendste Stelle dieses Endstandsregisters 30, das Most-Significant-Bit (MSB), ist auf einen Eingang 16 des UND-Gatters 15 und an einen Eingang 47 des Dekodierers 46 geführt. Den Ausgang der Schaltungsanordnung bildet ein Ausgang 33 des Endstandsregisters 30.

Für unterschiedliche maximale Zählerstände bei der Zählung über eine bzw. über zwei Periodendauern der Eingangsfrequenz dient ein gestrichelt gezeichneter Anfangswert-Dekodierer 60. Ein Eingang 61 dieses Anfangswert-Dekodierers 60 ist dabei mit dem Ausgang 34 des Endstandsregisters 30 gekoppelt, während sein Ausgang 62 zum Abwärtszähler 40 führt. Sowohl der Dekodierer 46 als auch der Anfangswert-Dekodierer 60 können aus logischen Gattern aufgebaut sein, oder es kann für sie ein Festwertspeicher (ROM) verwendet werden.

Zur Unterscheidung der Serienverarbeitung von der Parallelverarbeitung der Impulse bzw. Dualzahlen sind in der Fig.2 unterschiedliche Verbindungsleitungen eingeführt. Die Doppellinien kennzeichnen hierbei eine parallele Wortverarbeitung, während die einfachen Linien die Leitungswege von Impulsserien darstellen. Zur Unterscheidung der Signalarten wurden ferner die Frequenz /0 als Taktfrequenz, die Eingangsfrequenz /1, eine Frequenz (2 am Ausgang des UND-Gatters 12, eine Frequenz /3 am Ausgang 23 des D-Flipflops 22, ferner eine am Ausgang 53 des Multiplizierers 50 auftretende Frequenz /4 und schließlich als MSB-Signal die Frequenz /5 eingeführt. Dementsprechend erfahren eine parallele Verarbeitung die Impulsgruppen b2 als Ausgangssignal des Abwärtszählers 40 und £>3 als Ausgangssignal des Dekodierers 46. Außerdem erfolgt eine parallele Verarbeitung eines Ausgangssignals £>4 des Abwärtszählers 40 als Eingangssignal für das Endstandsregister 30 sowie dessen Ausgangssignal b 5.

Nach der Erläuterung des Schaltungsaufbaues soll im folgenden die Wirkungsweise beschrieben werden.

Die Impulse der Eingangsfrequenz f\ haben die Impuisbreite einer Taktperiodendauer und liegen synchron zur Taktfrequenz. Entsprechende Synchronisierschaltungen sind bereits vorgeschlagen worden. Mit jedem Impuls am Takteingang 31 des Endstandsregisters 30 erfolgt die Übernahme des augenblicklichen Zählerstandes des Abwärtszählers 40 über die Leitungen 43 in das Endstandsregister 30. Dort bleibt somit während mindestens einer Periode der Eingangsfrequenz f\ der Wert und damit auch das höchste Bit (MSB) konstant. Für den Fall, daß dieses höchste Bit

ίο nicht gesetzt ist, liegen bei einem folgenden Eingangsimpuls an den Eingängen 11 und 13 des UND-Gatters 12 L-Signale, und der Eingangsimpuls wird auf den Ausgang 20 durchgeschaltet. Der Zählerstand des Abwärtszählers 40 wird übernommen und beim nächsten Taktimpuls wieder auf den Maximalwert Zmax zurückgesetzt. War die Periodendauer der beiden vorangegangenen Eingangsimpulse kleiner als To, so ist nun das höchste Bit gesetzt, und der Dekodierer 46 bewirkt daher eine Zählfrequenz entsprechend dem Verlauf der Hyperbel H₂. Das UND-Gatter 15 gibt beim nächsten Eingangsimpuls ein L-Signal ab, das J-K-Flipflop 18 schaltet um, und damit sperrt das UND-Gatter 12. Der augenblickliche Zahlenwert des Abwärtszählers wird nicht übernommen und der Abwärtszähler selbst

:?5 auch nicht zurückgestellt. Erst ein erneuter Eingangsimpuls von f\ invertiert wieder das Ausgangssignal des J-K-Flipflops 18, und aufgrund dessen liegt am Ausgang 20 des UND-Gatters 12 ein L-Signal. Der Zählvorgang kann damit von neuem beginnen.

:io Für einen Zählerstand Z<Zmaxl2 zu Beginn des folgenden Eingangsimpulses wird demnach über 1 Periode gezählt, und für Z>Zmaxl2 über 2 Perioden. Der Zählerstand entspricht jedoch bei einem die Zählung beendenden Impuls jeweils einem Wert, der

-^;5 proportional zur Eingangsfrequenz ist.

Werden für die Zählung 2 unterschiedliche maximale Zählerstände verwendet, dann können diese mit Hilfe des Anfangswert-Dekodierers entsprechend dem höchsten Bit des Endstandsregisters 30 in den Abwärtszähler 40 eingegeben werden. Vorzugsweise wird dabei der maximale Zählerstand bei der Zählung über eine Periodendauer niedriger gewählt als bei einer Zählung über zwei Periodendauern.

Hierzu 1 Blatt Zeichnungen

Claims (8)

1. Patentansprüche:

   J. Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzahl, insbesondere für einen Impuls-Drehzahlgeber, der außer der Eingangsfrequenz eine Taktfrequenz zugeführt wird, dadurch gekennzeichnet, daß für die Proportionalität zwischen Frequenz und Binärzahl ein Abwärtszähler (40) mit einem hyperbelförmigen Zählerstandsverlauf über der Zeit abwärts zählt, der hyperbelförmige Verlauf durch einen Polygonzug angenähert wird, in dem der Zählerstand mit jedem Taktimpuls einer Dekodierstufe für die Zählgeschwindigkeit zuführbar ist, deren Ausgangssignal als Multiplikationsfaktor einer Eingangsfrequenz /0 eines Multiplizierers (50) dient und der Ausgang (53) des Multiplizierers (50) mit einem Zähleingang (42) des Abwärtszählers (40) verbunden ist.
2. 2. Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzahl nach Anspruch 1, dadurch gekennzeichnet, daß oberhalb eines bestimmten Endstandswertes des Abwärtszählers (40) zu Beginn eines nachfolgenden Impulses über zwei Perioden auf einer neuen und ebenfalls durch einen Polygonzug angenäherten Hyperbel Hi abwärtszählbar ist.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Eingangsfrequenz /1 einem UND-Gatter (12) sowie einem K-Eingang eines J-K-Flipflops (18) und über ein weiteres UND-Gatter (15) dem entsprechenden J-Eingang (17a) zuführbar ist, und ein invertierender Ausgang (19) des J-K-Flipflops (18) mit dem zweiten Eingang

   (13) des UND-Gatters (12) verbunden ist, daß das Ausgangssignal /2 des UND-Gatters (12) als Taktsignal einem Endstandsregister (30) zuführbar ist und das Bit der höchsten Stellenzahl (MSB) des Endstandsregisters (30) mit dem zweiten Eingang (16) des UND-Gatters (15) in Verbindung steht
4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangssignal /"2 des UND-Gatters (12) über ein im Rhythmus der Taktfrequenz /0 arbeitendes D-Flipflop dem Abwärtszähler (40) über einen Eingang (41) zuführbar ist.
5. 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Wert der höchsten Stellenzahl (MSB) des Endstandsregisters (30) einem Dekodierer (46) für die Zählgeschwindigkeit zuführbar ist.
6. 6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Dekodierer (46) mit logischen Gattern aufgebaut ist
7. 7. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß für den Dekodierer (46) ein ROM als festverdrahteter Speicher auf Halbleiterbasis verwendet wird.
8. 8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für unterschiedliche maximale Zählerstände je nach Zählart über eine oder zwei Periodendauern der Wert der höchsten Stellenzahl (MSB) des Endstandsregisters (30) einem Anfangswert-Dekodierer (60) zuführbar ist, der mit dem Abwärtszähler (40) in Verbindung steht.