DE2657915B2 - Verfahren und Vorrichtung zur digitalen Messung analoger Größen - Google Patents
Verfahren und Vorrichtung zur digitalen Messung analoger GrößenInfo
- Publication number
- DE2657915B2 DE2657915B2 DE2657915A DE2657915A DE2657915B2 DE 2657915 B2 DE2657915 B2 DE 2657915B2 DE 2657915 A DE2657915 A DE 2657915A DE 2657915 A DE2657915 A DE 2657915A DE 2657915 B2 DE2657915 B2 DE 2657915B2
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- adder
- digits
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zur digitalen Messung analoger Größen, bei dem die analoge Größe
periodisch abgetastet und jeweils in ein entsprechendes Digitalwort umgesetzt wird, und dann während einer
vorbestimmten Zeitspanne die Digitalwörter zu einer -to Digitalzahl mit größerer Stellenzahl addiert werden,
sowie eine Schaltungsanordnung zur Durchführung dieses Verfahrens.
Ein derartiges Verfahren wird nach dem Stand der Technik dann verwendet, wenn die zu messende v>
analoge Größe im zeitlichen Verlauf stark schwankt und es lediglich erforderlich ist, den Mittelwert der analogen
Größe innerhalb einer bestimmten Zeitspanne genau zu erfassen. Dazu werden die den momentanen Abtastwerten
der schwankenden analogen Größe entsprechenden w Digitalwörter während der bestimmten Zeitspanne
aufaddiert und nachträglich durch Division durch die Anzahl der Abtastwerte der arithmetische Mittelwert
festgestellt
In der US-PS 39 59 769 ist. ein Verfahren der eingangs v>
genannten Gattung beschrieben, welches zur Echtheitsprüfung
der Unterschrift einer Person angewendet wird. Dabei is I; vorgesehen, daß über einen Druckmeßfühler
der bei der Leistung der Unterschrift auf die Schreibunterlage ausgeübte, -zeitlich schwankende mi
Druck des Schreibgeräts in ein analoges Signal verwancelt wird. Zur Identifizierung der Unterschrift
wurde es dabei als ausreichend anerkannt, wenn der
über die Schreibdauer aufintegrierte Druck innerhalb gewisser Grenzen liegt. Es wird daher das dem zeitlich f>'>
veränderlichen Druck entsprechende analoge elektrische Sig'ial über einen Analog-DigiMl-Umsetzcr periodisch
abgetastet und in Digitalwörter umgesetzt. Diese Digitalwörter werden dann während einer bestimmten
Zeitspannne aufaddiert und danach die erhaltene digitale Summe durch eine Zahl dividiert, welche mit der
Anzahl der Abtastvorgänge während dieser Zeitspanne verknüpft ist Bei diesem Verfahren wird also eine echte
Ermittlung des arithmetischen Mittelwerts der analogen Meßgröße durchgeführt
DAmit nun aber während der Aufaddierung der einzelnen den momentanen Werten der Meßgröße
entsprechenden Digitalwörtern die Stellenzahl des als Addierer verwendeten Akkumulators nicht überschritten
wird, ist vorgesehen, daß bei n-stelligen Digitalwörtern
der Akkumulator die Stellenzahl π + /π aufweist,
si daß zur Summenbildung eine entsprechende Anzahl von Oberlauf-Bits zur Verfugung stehen. Die aus den
einzelnen Digitalwörtern gebildete Summe weist also eine größere Stellenzahl auf als die einzelnen Digitalwörter
selbst. Nachdem aber lediglich der Mittelwert der Digitalwörter gesucht ist, werden nach erfolgter
Addition die gegenüber den Digitalwörtern überzähligen Stellen der Addiereinrichtung, und zwar diejenigen
mit geringstem Stellenwert, einfach unterdrückt und nicht weiter ausgewertet Lediglich diejenigen Stellen
der ermittelten Summe mit den höchsten Stellenwerten werden weiter ausgewertet
In der DE-OS S3 02 707 ist ein Verfahren zur
Analog-Digital-Umwandlung beschrieben, bei dem die zu messende Größe zunächst in eine analoge Impulsfrequenz
umgeformt wird und danach diese Frequenz über eine bestimmte Zeit ausgezählt wird. Damit hierbei bei
schwankender Meßgröße ein definierter Wert erhalten wird, wird die Zählzeit entsprechend der gewünschten
Integrationszeit verlängert
Ein anderes Problem bei der digitalen Messung einer analogen Größe besteht darin, daß die üblichen
Analog-Digital-Wandler sehr kostspielig sind, wenn von ihnen eine hohe Genauigkeit der Umsetzung gefordert
wird.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren der eingangs genannten
Gattung dahingehend weiterzubilden, daß auch bei geringer Genauigkeit der Analog-Digital-Umsetzung
eine hohe Meßgenauigkeit ermöglicht wird.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Gattung dadurch
gelöst, daß alle Stellen der Digitalzahl als Meßergebnis ausgewertet werden.
Durch diese im nachhinein einfach erscheinende Maßnahme, die jedoch nach dem Stand der Technik
ganz und gar unüblich ist, wird auf kostengünstige Art und Weise erreicht, daß selbst unter Verwendung eines
billigen handelsüblichen Analog-Digital-Umsetzers geringer Genauigkeit eine hohe Meßgenauigkeit für die
analoge Größe erzielt werden kann.
Durch die erfindungsgemäße Verfahrensführung werden einerseits Schwankungen einer nominell konstanten
analogen Meßgröße, die z. B. durch Netzbrumm- oder andere Störungen entstanden sind,
dadurch eliminiert, daß eine zeitliche Integration dieser zufälligen, beziehungsweise sich über einen bestimmten
Zeitraum hinweg statistisch aufhebenden Schwankungen erfolgt.
Zum anderen aber wird die Erkenntnis ausgenutzt, daß die Fehler der Analog-Digital-Umsetzung mit
relativ geringer Genauigkeit einen zufälligen Charakter innerhalb eines Meüintervalls aufweisen, d. h., daß
positive Fehler genauso häufig auftreten wie negative Fehler. Durch die erfindungsgemäße Akkumulation der
digitalen Meßwerte werden auch solche statistische Fehler kompensiert
Aber auch dann, wenn die Fehler der ungenauen
Analog-Digital-Umsetzung nicht nur rein statistischer Natur sind, sondern systematisch auftreten, bringt das
erfindungsgemäße Verfahren eine ganz erhebliche Verbesserung gegenüber den: Stand der Technik in der
Meßgenauigkeit, und zwar immer dann, wenn nicht eine
absolute Messung der analogen Größe erforderlich ist,
sondern die relative Änderung der analogen Größe in Bezug auf den zuletzt ermittelten Wert betrachtet
werden solL In diesem Fall spielen nämlich die systematischen Fehler der Analog-Digital-Umsetzung
deshalb keine Rolle, weil sie ja wegen ihrer systematischen Natur in beiden Meßwerten, gleichermaßen und in
gleicher Höhe auftreten. Die Erfindung zeigt also ihre besondere Stärke bei der differentiellen Messung einer
fortlaufenden Reihe von Weiten einer analogen Meßgröße.
Aber selbst dann, wenn eine Absolut-Messung in
Betracht gezogen wird, bietet die Erfindung eine Lösung der gestellten Aufgabe, denn es ist dabei
lediglich zu beachten, daß die Analog-Digital-Umsetzung zwar nur mit geringer Genauigkeit erfolgt, daß
jedoch bei dieser Umsetzung durch geeignete Auswahl von Schaltungselementen die systematischen Fehler
klein gehalten werden können.
Im Gegensatz zum Stand der Technik besteht also der Grundgedanke der Erfindung gerade darin, auch die
gegenüber der Stellenzahl der den momentanen Wert der Meßgröße entsprechenden Digitalwörter überzähligen
binären Stellen der die Summe bildenden Digitalzahl für das Meßergebnis auszuwerten, so daß
hierbei nicht nur eine Mittelwertbildung ins Auge gefaßt wird, sondern vielmehr gerade die durch die größere
Stellenzahl ermöglichte höhere Genauigkeit der Meßwertermittlung ausgenutzt wird. Die erfindungsgemäße
Verfahrensführung unterscheidet sich also grundlegend von den ni:;h dem Stand der Technik üblichen
Verfahren zur Mittelwertbildung.
Eine bevorzugte Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens mit einem Analog-Digital-Wandler
und einem nachgeschalteten Addierer ist dadurch gekennzeichnet., daß an den Ausgang des
Addierers ein die Ruckstellung des Addierers steuernder Verriegelungsspeicher angeschlossen ist.
Besonders bevorzugte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Verfahrens und der
Schaltungsanordnung zur Durchführung des Verfahrens sind in den übrigen Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt die
einzige Figur eine Ausfflhrungsform eines Analog-Digital-Wandlersystems
gemäß der Erfindung,
Das Analog-Digital-Wandlersystem wird unter Bezugnahme
auf ein spezielles Beispiel beschrieben, bei dem es erforderlich ist, eine analoge Spannung alle
250 Mikrosekunden zu messen und ein digitales Signal zu erzeugen, das für die Energie des analogen Signals
mit einem sehr hohen Genauigkeitsgrad repräsentativ ist
ίο Gemäß der Figur wird die analoge Spannung an eine
Eingangsklemme 1 angelegt und mit einer Rate bzw. Folgefrequenz von 10 MHz mittels eines herkömmlichen
Analog-Digital-Wandlers 2 abgetastet bzw. gemessen, der auf 8 Bit + lh Bit mit dem niedrigsten
is Stellenwert mißt. Der Analog-Digital-Wandler 2 erzeugt
aufeinanderfolgende Digitalworte, die durch einen Addierer 3 kumulativ summiert werden. Dieser
Addierer kann 2048 Werte addieren und die Summe besteht aus einer 19 Bit umfassenden Digitalzahl, mit
einer willkürlich bzw, zufällig über de? 5 Bit mit dem
niedrigsten Stellenwert verteilten Genauigkeit Die Digitalzahl wird durch einen Verriegelungsspeicher 4 zu
einem Ausgangsanschluß 5 unter der Steuerung eines an den Anschluß 6 angelegten Signals geleitet der auch mit
2·) einem Taktgenerator 7 verbunden ist der den
Intervallbetrieb des Analog-Digital-Wandlers 2 und des Addierers 3 über schematisch mit dem Bezugszeichen 8
bezeichnete Leitungen zeitgemäß steuert Wird die Digitalzahl an dem Ausgangsanschluß 5 dargeboten, so
in wird ein Rücksetzimpuls zum Addierer über die Leitung
9 zurückgeleitet um den Addierer zurückzusetzen bzw. zu löschen, so daß der kumulative Summiervorgang von
neuem beginnen kann. In manchen Fällen kann der Wert der abgetasteten bzw. gemessenen Analogspan-
ii nung sich nur sehr langsam verändern, wodurch sich
wenige Überkreuzungen mit den Schweüwertpegeln in dem Analog-Digital-Wandler 2 ergeben. Dies kann
beträchtliche additive Fehler über einen Zeitraum von 250 Mikrosekungen hinweg ergeb-sn und zur Verringern
rung dieser Schwierigkeit kann eine Vorspann-Wechsel-Spannung an den Anschluß 10 angelegt werden.
Das am Anschluß 5 erzeugte Ausgangssignal stellt die Integration der analogen Spannung über aufeinanderfolgende
Abtastperioden hinweg dar.
r, Wenn es wünschenswert ist beispielsweise anstelle
der Spannung die Leistung zu integrieren, so wird der Analog-Digital-Wandler 2 an einen Funktionsgenerator
11 angeschlossen. Der Funktionsgenerator 11 besteht aus einer Festwertspeicher-Tabelle (ROM look-up
so table), die eine Umwandlung nach einem quadratischen Gesetz für jedes von dem Analog-Digital-Wandler 2
erzeugte Digitalwort bewerkstelligt.
Claims (6)
1. Verfahren zur digitalen Messung analoger Größen, bei dem die analoge Größe periodisch
abgetastet und jeweils in ein entsprechendes s Digitalwort umgesetzt wird, und dann während einer
vorbestimmten Zeitspanne die Digitalwörter zu einer Digitalzahl mit größerer Stellenzahl addiert
werden, dadurch gekennzeichnet, daß alle Stellen der Digitalzahl als Meßergebnis ausgewertet
werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Digitalzahl nach Beendigung der Addition wieder gelöscht wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die analoge Größe
linear in ein Digitalwort umgesetzt wird.
4. Verfahren nach einem der Ansprüche 1 odar 2, dadurch gekennzeichnet, daß die analoge Größe
gemäß einer speziellen Funktion in ein Digitalwort ?n umgesetzt wird.
5. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1—4, mit
einem Analog-Digital-Wandler und einem nachgeschalteten Addierer, dadurch gekennzeichnet, daß 2S
an den Ausgang des Addierers (3) ein die Rückstellung des Addierers (3) steuernder Verriegelungsspeicher
(4) angeschlossen ist
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichn»t,daß der Analog-Digital-Wandler(2) so
von einem Funktionsgenerator (11) gesteuert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB32023/76A GB1532538A (en) | 1976-07-31 | 1976-07-31 | Analogue to digital conversion systems |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2657915A1 DE2657915A1 (de) | 1978-02-02 |
DE2657915B2 true DE2657915B2 (de) | 1980-06-26 |
DE2657915C3 DE2657915C3 (de) | 1981-05-27 |
Family
ID=10331904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2657915A Expired DE2657915C3 (de) | 1976-07-31 | 1976-12-21 | Verfahren und Vorrichtung zur digitalen Messung analoger Größen |
Country Status (5)
Country | Link |
---|---|
DE (1) | DE2657915C3 (de) |
FR (1) | FR2361018A1 (de) |
GB (1) | GB1532538A (de) |
IT (1) | IT1106956B (de) |
NL (1) | NL7707687A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5915530B2 (ja) * | 1978-02-21 | 1984-04-10 | 大日本スクリ−ン製造株式会社 | アナログ信号のサンプリング方法 |
DE2852095C2 (de) * | 1978-11-30 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal |
USRE34660E (en) * | 1983-07-29 | 1994-07-12 | Burr-Brown Corporation | Apparatus and methods for digital-to-analog conversion using modified LSB switching |
GB2144285B (en) * | 1983-07-29 | 1986-09-24 | Raymond Allan Belcher | Analague-to-digital and digital-to-analogue conversion |
US4982193A (en) * | 1986-01-30 | 1991-01-01 | Plessey Overseas Limited | Analogue to digital conversion: method and apparatus therefor |
GB2204458A (en) * | 1987-03-05 | 1988-11-09 | British Aerospace | Analogue to digital converter |
FR2747861B1 (fr) * | 1996-04-18 | 1998-05-22 | Valeo Equip Electr Moteur | Procede et dispositif de regulation de la tension de sortie d'un alternateur par traitement numerique dans lequel la tension de sortie de l'alternateur est mesuree par echantillonnage |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2302407C3 (de) * | 1973-01-18 | 1978-05-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Digitalumwandlung und Anordnung zur Ausübung des Verfahrens mit einem eine Ausgangsimpulsfolge meßgrößenproportionaler Frequenz liefernden MeBgrößenumformer |
US3959769A (en) * | 1974-06-20 | 1976-05-25 | Veripen, Inc. | Method and apparatus for recording a signature |
-
1976
- 1976-07-31 GB GB32023/76A patent/GB1532538A/en not_active Expired
- 1976-12-21 DE DE2657915A patent/DE2657915C3/de not_active Expired
-
1977
- 1977-07-11 NL NL7707687A patent/NL7707687A/xx not_active Application Discontinuation
- 1977-07-25 IT IT68727/77A patent/IT1106956B/it active
- 1977-07-27 FR FR7723149A patent/FR2361018A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2657915C3 (de) | 1981-05-27 |
FR2361018A1 (fr) | 1978-03-03 |
FR2361018B1 (de) | 1982-05-28 |
NL7707687A (nl) | 1978-02-02 |
GB1532538A (en) | 1978-11-15 |
IT1106956B (it) | 1985-11-18 |
DE2657915A1 (de) | 1978-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2820425C2 (de) | Binärer Zufallsrauschgenerator zur stochastischen Kodierung | |
DE2635004B2 (de) | Verfahren und Schaltungsanordnung zur digitalen Messung der Rotationsgeschwindigkeit | |
DE3002992C2 (de) | Verfahren und Vorrichtung zur Analog/Digital-Umsetzung | |
DE2317851B2 (de) | Digital-Analog-Wandler | |
EP0610990B1 (de) | Digitale Phasenregelschleife | |
DE2918131A1 (de) | Frequenzmesser | |
DE2657915C3 (de) | Verfahren und Vorrichtung zur digitalen Messung analoger Größen | |
EP0729583B1 (de) | Phasenmessvorrichtung | |
DE2552079A1 (de) | Schaltungsanordnung zur bestimmung des mittelwertes einer frequenz | |
EP0231786A2 (de) | Verfahren zur Elimination von Störungen eines Messsignals | |
DE2440150A1 (de) | Anordnung und verfahren zur umwandlung einer frequenz in eine zahl | |
DE2615162C2 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Meßfühlern | |
EP0177803B1 (de) | Verfahren und Anordnung zum hochauflösenden Digitalisieren eines Signales | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE2648515A1 (de) | Anordnung zur digitalen regelung | |
DE2755038C3 (de) | Analogkomparator | |
DE69028326T2 (de) | Signal-Pegel-Erkennungsschaltkreise | |
DE2430018B2 (de) | Anordnung zur stufenlosen Kompression digital gespeicherter Datenfolgen zwecks analoger Wiedergabe | |
EP1002307B1 (de) | Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten | |
DE2419642A1 (de) | Analog-digital-umsetzer | |
DE2453873A1 (de) | Fourier-analysator | |
DE2419022B2 (de) | Verfahren zur aufbereitung von analogen elektrischen messignalen bei praezisions- und feinwaagen | |
DE2653501B2 (de) | Frequenzvergleichsschaltung | |
DE3907781A1 (de) | Verfahren und vorrichtung zur digitalen phasenmessung | |
DE3240528C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |