EP1002307B1 - Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten - Google Patents
Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten Download PDFInfo
- Publication number
- EP1002307B1 EP1002307B1 EP98938710A EP98938710A EP1002307B1 EP 1002307 B1 EP1002307 B1 EP 1002307B1 EP 98938710 A EP98938710 A EP 98938710A EP 98938710 A EP98938710 A EP 98938710A EP 1002307 B1 EP1002307 B1 EP 1002307B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- sensor
- signal
- level
- clock
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/16—Electric signal transmission systems in which transmission is by pulses
- G08C19/22—Electric signal transmission systems in which transmission is by pulses by varying the duration of individual pulses
Definitions
- the invention describes a method for transmitting the sensor output signals inertial sensors to their respective data processing devices and a facility that operates according to the method.
- IMU Inertial Measurement Unit
- FIG. 6a shows a sensor 41, which is a converts physical movement into a sensor output signal, which is generated by a Data processing device 42 is evaluated.
- FIG. 6b shows can connect several sensors 41 to a data processing device 42 become.
- Such a unit is functionally independent and is called Called strand.
- an IMU is made up of several such lines in redundant Configuration together.
- all sensor output signals of all strands distributed to all data processing devices 42 of all strands, as shown in 6c is shown.
- the sensors used for high-resolution inertial measurement apply a reset control for every degree of freedom in order to convert the physical movement into an electrical signal.
- the signal output by this control loop is a digital pulse width modulated (pwm) signal p i , which can assume the possible states "0" and "1".
- pwm digital pulse width modulated
- the relationship between the "0" and the "1" periods, commonly referred to as the duty cycle of the pwm signal, over a given interval is directly related to the physical movement of the sensor during that interval.
- the interval usually a period of the pwm signal, is called the limit cycle.
- FIG. 7 shows the numerical processing of the pulse-width-modulated sensor output signal p i coming from the sensor 41.
- the data processing devices quantize the output signals of the sensors by counting the number of periods of a known clock signal, normally the sensor clock signal f 0 , during the "0" and “1" periods of the pwm signal.
- an up / down counter 43 is used, the duration of the "1" periods of the pwm signal by increment and the duration of the "0" periods of the pwm signal by decrementation with each period of the clock signal f 0 "measures”.
- a read clock signal causes the counter value to be transferred to a register 44 and the counter 43 to be reset.
- the counter value c stored in register 44 that is to say the difference between counting up / down, is directly proportional to the physical movement sensed by sensor 41 ,
- a similar arrangement for converting pulse width modulated output signals are known from US 4,649,386, in which a Counter the duration of the "1" periods of the pwm signal by an increment measures.
- DE 42 41 702 A1 also uses a similar method.
- the resolution of some sensors, and thus their working area, can be determined by Switching the gain of the control loop of the respective sensor between "High” and “Low” can be switched. Such a switch is possible before or after a limit cycle.
- Each sensor 41 sends its own clock f 0 , its pwm output signal p i and a work area identification signal r i in the form of its control loop gain ("high” or "low”) to all data processing devices 42.
- the respective data processing devices work for reasons of integrity 42 of an inertial measuring unit independently of one another.
- the time frame for data processing is only due to the limit cycle of the own sensors 41 synchronized.
- a sensor 41 switches the gain of the reset loop during the sampling interval the data processing device 42 between "high” and “Low” um, the data processing device 42 can not correct Determine the time relationships of the work areas “Low” and "High”. The Conversion result of this sampling interval must therefore be rejected which creates a measurement error.
- the zero point error and the scale factor of the sensors 41 are during compensated for the data processing of your sensor data. Be for the work areas "High” and “Low” need different calibration parameters, the correct size of the compensation parameters can be determined by the compensation algorithm not be calculated when a sensor 41 is in its work area during the sampling period of the data processing device 42 switches.
- a sensor output signal generated by the sensor getting stuck provides apparently correctly usable data and cannot be correct Change results can be distinguished.
- the invention is therefore based on the object of a method for transmission the output signals of inertial sensors to their respective data processing devices specify that the disadvantages of the Does not have the prior art.
- the invention is further based on the object specify a device according to the inventive method can work.
- the method according to the invention is in independent claim 1 Are defined.
- a device according to the invention, which works according to this method, is defined in independent claim 9.
- Advantageous further training the procedure and the facility can be found in the subordinate dependent claims.
- the method according to the invention of redistributing the pulse-width-modulated sensor output signal p i into a transmission signal p o can both prevent the aliasing effect with the same requirements for the number of transmission lines from a sensor 41 to a data processing unit 42 , as well as the correct time relationships when switching the working areas of a sensor are maintained.
- the compensation algorithm can always calculate the correct compensation parameters.
- the errors arising from a sticking sensor can be recognized and evaluated.
- FIG. 1 shows a pulse redistribution circuit 1 according to the invention, which samples the pwm sensor output signal p i behind each sensor and can transmit a newly generated transmission signal p o to a data processing circuit 42.
- This pulse redistribution circuit 1 consists of an input-side counter 3, to the clock input of the sensor clock signal f 0 and at the reset input of a sensor sampling signal abut s 1, 2 n periods of the sensor clock signal f 0 comprises, so the f by 2 n split sensor clock signal 0 is.
- the pwm sensor output signal p i is present at the enable connection of the counter 3.
- the counter 3 increments a counter value k in time with the sensor clock signal f 0 when a high level is present at its enable connection, that is to say when the pwm sensor output signal p i has a high level "1". After a period of the sensor sampling interval signal s 1 , the counter is reset and the counter value k is written into a first register 4.
- the counter value k can have a maximum value of 2 n . In a binary representation, this value has a width of n + 1 bit.
- the sensor sampling interval signal s 1 is present at the clock input of the first register 4 and the n + 1 bit wide counter value k is present at its signal input.
- the n + 1 bit wide counter value k is loaded into the first register 4 at the end of each sensor sampling interval.
- the first register 4 outputs the MSB (Most Significant Bit) of the n + 1 bit wide counter value k, ie the bit n + 1, to the OR gate 7.
- the first register 4 outputs the n lower bits of the counter value k to a modulo 2 n adder during the sensor scanning interval following the loading.
- This modulo 2 n adder is connected in such a way that it adds the n lower bits of the counter value k during a sensor sampling interval in time with the sensor clock signal f 0 and always outputs a carry signal when a carry is generated in the n-bit addition.
- the MSB of the n + 1 bit wide counter value k that is to say the bit n + 1 and the carry signal output by the modulo 2 n adder, are applied to an OR gate 7, the output signal of which can be transferred to a data processing device 42 as the transfer signal p o which can evaluate the redistributed sensor output signal via an upstream recovery circuit 2.
- the transmission signal p o consists of a number of k uniformly distributed pulses during a sensor sampling interval.
- the modulo 2 n adder consists of an adder 6, which receives the n lower bits of the counter value k at a first signal input and a second register 5.
- the n bit wide output signal of the adder 6 is applied to the signal input of the second register 5 the clock input of the sensor clock signal f 0 and the reset input of the sensor sampling interval signal s 1 are present.
- the n bit wide output signal of the second register 5 is applied to a second signal input of the adder 6. In this way, the second register 5 loads the current output signal of the adder 6 with each period of the sensor clock signal f 0 and in turn applies this to a signal input of the adder 6.
- the modulo 2 n addition for 0 ⁇ k ⁇ 2 n -1 generates a number of k logical ones for the signal p o , which are evenly distributed over a period of s 1 .
- This pulse redistribution algorithm can also be used for sensors that output digital data words (the value k) instead of pwm signals. In this case, counter 3 is not required.
- Such a procedure allows the data processing electronics to restore the signal p o at arbitrary times, the maximum conversion error for added data due to the aliasing effect being a quantization unit, that is to say a clock period of the sensor clock signal f 0 .
- This is independent of the number of receiver sampling intervals, which can have an arbitrary length and an arbitrary phase position with respect to the sensor sampling intervals.
- FIG. 2 shows an entire signal conversion circuit according to the invention.
- the pulse redistribution circuit 1 passes the generated transmission signal p o to the recovery circuit 2, which is connected upstream of a data processing circuit 42.
- the recovery circuit 2 has a 1: 2 decoder 8 which receives the transmission signal p o .
- the 1: 2 decoder 8 generates an enable signal for one of two counters 9 and 10 present in the recovery circuit 2.
- the counters 9 and 10 each count the sensor clock signal f 0 present at their clock input when they are released. In this way, depending on the transmission signal p o, either the counter 9 or the counter 10 depends.
- the counter readings of the counters 9 and 10 are each transferred to registers 11 and 12 and reset to 0.
- the read clock signal s 2 does not have to be synchronized with the sensor clock signal f 0 or the sensor sampling interval signal s 1 , which indicates 2 n periods of the sensor clock signal. For this purpose, it can be out of phase and / or have a different frequency.
- the recovery circuit 2 thus uses different counters 9 and 10 to separately measure the ones and zeros of the transmission signal p o , that is to say the redistributed sensor output signal p i , whereby two counter values c + and c - are obtained during a receiver sampling interval. These are temporarily stored in a register 11, 12 during the following receiver sampling interval.
- FIG. 3a shows a signal conversion circuit according to the invention, ie the pulse redistribution circuit 1 and the recovery circuit 2 with the signals applied to them and emitted by them. Except for the sensor clock signal f 0 , these signals are shown by way of example in FIGS. 3b to 3f.
- FIG. 3b shows the signal s 1 , which comprises 2 n periods of the sensor clock signal f 0 per period.
- FIG. 3c shows the pulse width modulated sensor output signal p i .
- FIG. 3d shows the sensor output signal p o converted by the pulse redistribution circuit 1.
- This transmission signal p o is no longer dependent on the sensor sampling interval. Accordingly, the receiver sampling interval defined by the signal s 2 shown in FIG. 3e can have any length and any phase position with respect to the sensor sampling interval defined by the signal s 1 shown in FIG. 3b.
- FIG. 3f shows the signal c, which represents the digital counter value generated during each receiver sampling interval.
- FIG. 3g shows the pwm sensor output signal p i , which according to the invention is passed to the pulse redistribution circuit 1 in this form.
- Marked on the axis with small lines are the temporal quantization marks defined by the sensor clock signal f 0 , that is to say the smallest possible time steps that are permissible for the shape of the rectangular signal.
- each period of the sensor output signal pi consists of 8 positive and 8 negative pulses, each pulse having the duration of a quantization step, that is to say the duration of a clock of the sensor clock signal f 0 .
- these pulses are direct without pulse redistribution routed to the evaluation computer, which in one evaluation cycle.
- the times of the evaluation are indicated in Figure 3g by the long thin vertical lines.
- the Pulses are counted in the evaluation computer by an up-down counter, the positive impulses with the weight 1 and the negative impulses with count the weight -1.
- the meter reading is taken as the result of the evaluation, and set to zero for the next evaluation period.
- the evaluation result is therefore the total number of positive or negative counting pulses in the previous one Evaluation interval. In the example, there are 8 positive ones in the evaluation interval and 8 negative pulses, so the result is 0 pulses. This (Correct) result 0 is below the respective evaluation intervals in FIG. 3g written.
- the results are in the following navigation computer usually summed up to angles. It will change during the period for which the values are positive, a ramp increasing for the angle Course, while in the section with negative values there is a ramp decreasing course results. This results in a triangular shape running error signal with low frequency for the accumulated angle.
- the solution to this problem according to the invention is now to distribute the positive and negative pulses of the pwm sensor output signal p i as uniformly as possible within the limit cycle by means of the pulse redistribution circuit 1, as can be seen in FIG. 3i, before the pulse redistributed transmission signal p o to the evaluation computer is transmitted.
- the total number of pulses is retained since the pulse redistribution circuit 1 is assigned to the respective sensor for this purpose and receives its sensor clock signal f 0 .
- sensor errors of the amount 1 now also result, but these constantly change the sign. so that the integrated error (eg for the angle) is now much smaller.
- this error of amount 1 is the maximum quantization error. This now automatically results in an approximate interpolation of the sensor signal in the time grid of the evaluation computer. This solves the synchronization problem.
- the pulse redistribution circuit 1 which converts the rectangular pwm sensor output signal p i , that is to say the pulses arranged in blocks, into a redistributed transmission signal p o with equally distributed pulses.
- This transmission signal p o is now transmitted together with the sensor clock signal f 0 , which marks the time quantization, to the evaluation device, which contains a recovery circuit 2.
- the positive and negative pulses are recorded in separate counters 9, 10.
- the difference in the counter values is then the desired result.
- the sum of the counter values also provides the duration of the evaluation interval, which the simple up-down counter cannot. This additional information can be used for test purposes, for example.
- the limit cycle is 2 n cycles long. In the example above, n would be 4.
- Counter 3 determines the number k of positive pulses during a limit cycle. This is then accumulated 2 n times modulo-2 n , the sum is therefore a running sum of successive summands. The overflows that occur then form the redistributed impulses.
- the dashed line in FIG. 2 separates the pulse redistribution part 1 (left), to which the sensor electronics also comes, from the evaluation part 2 (right), to which the downstream data processing also comes.
- the output signals from sensors which have several working areas can also be converted and recovered using the method according to the invention.
- the transmission of a work area identification signal r i emitted by the sensor is necessary for unambiguous assignment during the recovery.
- FIG. 1 A signal conversion circuit with a pulse redistribution and recovery circuit for sensors operating in two areas is shown in FIG.
- the pulse redistribution circuit 1 is constructed in accordance with FIG. 1 and accordingly receives the sensor clock signal f 0 , the pulse-width-modulated sensor output signal p i and the sensor sampling interval signal s 1 .
- a work area identification signal r i generated by the sensor is converted into a delayed work area identification signal r o by a delay circuit 13, which also receives the signal s 1 .
- the transmission signal p o and the delayed work area identification signal r o are applied to a 2: 4 decoder 14.
- the operating range identification signal r i is in each case delayed such that the delayed operating range identification signal r o p to the generated just by the pulse redistribution circuit 1 transmission signal o corresponds.
- the 2: 4 decoder 14 Due to the four possible signal combinations of the input signals p o and r o applied to it , which can take on the two states “0" and “1", the 2: 4 decoder 14 generates four output signals, each of the two states “0” and “1” can assume and of which, depending on the state of the input signals, a certain one has a certain state, while the others have the other state.
- the output signals are applied as enable signals to counters 15 to 18, at the clock input of which the sensor clock signal f 0 is applied. In this way, depending on the state of the transmission signal p o and the delayed work area identification signal r o , one of the counters 15 to 18 counts in time with the sensor clock signal f 0 .
- the counts at the end of each receiver sampling interval indicated by signal s 2 are transferred to registers 19 through 22, after which counters 15 through 18 are reset.
- the registers now show the state of the transmission signal p o for each working area of the sensor.
- the transmission of the sensor output signals according to the invention has the further advantage that an error detection can be carried out on the receiver side.
- a block diagram of an error detection circuit that matches the recovery circuit shown in FIG. 4 is shown in FIG.
- the four different register values l + , l - , h + and h - serve as input signals.
- the sum of all counter values relating to a sensor must be equal to the number of f 0 clock pulses per s 2 sampling interval, and is therefore constant for unchanged lengths of the receiver sampling interval. "Hanging" errors lead to unexpected sums of the counter values and can therefore be easily recognized, since a hanging error has the consequence that the inputs p i and r i supply constant values.
- this sum of all counter values is present at the “interval” output.
- the counter values l + and l - of the low working range are added by an adder 27 and the counter values h + and h - of the high working range are added by an adder 34.
- the respective addition results of adders 27 and 34 are passed to an adder 29, which thus forms the sum of all counter values.
- the duration of the sensor operation at a "high" rate or "low” rate after each receiver sampling interval s 2 is determined from the different counter values. As a result, all sampling intervals generate valid conversion results, and an exact range-dependent zero-point error compensation can be achieved.
- the counter value 1 - is subtracted by an adder 23 from the counter value 1 + assigned to it.
- the difference thus formed is multiplied by a multiplier 24 by a scaling factor available for the low range.
- the result of this multiplication is fed to an adder 25, which adds it to the sum of the counter values I + and I - formed by the adder 27 and multiplied by the multiplier 26 by a zero point correction value for the low range.
- the counter value h - is subtracted by an adder 30 from the counter value h + assigned to it. The difference thus formed is multiplied by a multiplier 31 by a scaling factor available for the high range.
- the result of this multiplication is fed to an adder 32, which adds it to the sum of the counter values h + and h - formed by the adder 34 and multiplied by the multiplier 33 by a zero point correction value for the high range.
- the sum of the results of the adders 25 and 32 formed by an adder 28 is the correct output value characterizing the movement of the sensor at the "rate" output.
- the work area identification signal r i defines the currently available work area and is transmitted in addition to the redistributed sensor output signal p o .
- the working area identification signal r i can only change at the end of a limit cycle.
Description
- Figur 1
- eine Pulsumverteilungsschaltung 1 nach der Erfindung;
- Figur 2
- eine erfindungsgemäße Signalwandlungseinrichtung, die aus einer Pulsumverteilungsschaltung 1 und einer Rückgewinnungsschaltung 2 besteht;
- Figur 3 I
- eine erfindungsgemäße Signalwandlungseinrichtung mit den an die Pulsumverteilungsschaltung 1 und die Rückgewinnungsschaltung 2 angelegten Signalen;
- Figur 3 II
- ein Diagramm zur weiteren Verdeutlichung der durch die Erfindung durchgeführten Pulsumverteilung;
- Figur 4
- eine zweite Ausführungsform einer erfindungsgemäßen Signalwandlungseinrichtung;
- Figur 5
- eine erfindungsgemäße Fehlererkennungsschaltung für das Ausführungsbeispiel nach Figur 4;
- Figur 6
- eine allgemeine Darstellung des Zusammenspiels zwischen Sensoren und Datenverarbeitungseinheiten einer inertialen Meßeinheit; und
- Figur 7
- eine Datenverarbeitungsschaltung nach dem Stand der Technik.
Claims (18)
- Verfahren zum Wandeln eines pulsweitenmodulierten Ausgangssignals (pi) eines Sensors derart, daß es an Datenverarbeitungseinrichtungen, die Sensorsignale eines Sensors oder mehrerer Sensoren empfangen, übertragen und von diesen verarbeitet werden kann, wobei ein Sensor jeweils neben dem pulsweitenmodulierten Ausgangssignal (pi) noch seine Taktfrequenz (f0) abgibt, gekennzeichnet durch die folgenden Schritte für jedes Sensor-Abtastintervall:a) gleichmäßige Umverteilung von mit den Taktzyklen des Sensortaktsignals (f0) erzeugten Impulsen des pulsweitenmodulierten Sensorausgangssignals (pi) in einem Sensor-Abtastintervall, das 2n Perioden des Sensortaktsignals (f0) umfaßt, mit den Schrittena1) Zählen der Taktzyklen des Sensortaktsignals (f0) in einem Sensor-Abtastintervall, während der das pulsweitenmodulierte Sensorausgangssignal (pi) einen ersten Pegel hat; unda2) 2n-fache Modulo-2n-Addition der gezählten Taktzyklen Im Takt des Sensortaktsignals (f0), wobei ein Übertragungssignal (po) so beeinflußt wird, daß es immer dann für einen Taktzyklus des Sensortaktsignals (f0) von einem zweiten Pegel auf den ersten Pegel umschaltet, wenn durch die Modulo-2n-Addition ein Übertrag erzeugt wird oder das Bit n+1 der Anzahl der im Schritt a1) gezählten Taktzyklen den ersten Pegel hat;b) Zählen der Taktzyklen des Sensortaktsignals (f0) in einem Empfänger-Abtastintervall, während der das Übertragungssignal (po) den zweiten Pegel hat;c) Zählen der Taktzyklen des Sensortaktsignals (f0) in einem Empfänger-Abtastintervall, während der das Übertragungssignal (po) den ersten Pegel hat; undd) Auswerten der jeweiligen Anzahl der im Schritt b) gezählten Sensortaktzyklen, während der das Übertragungssignal (po) den zweiten Pegel hat, und der jeweiligen Anzahl der im Schritt c) gezählten Sensortaktzyklen, während der das Übertragungssignal (po) den ersten Pegel hat, mittels der jeweiligen Datenverarbeitungseinrichtung/en.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine jeweilige Datenverarbeitungseinrichtung für jeden Sensor folgende Verarbeitungsschritte ausführt:a) Bilden der Differenz der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den zweiten Pegel hat, und der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den ersten Pegel hat;b) Bilden des Produktes der im Schritt a) erhaltenen Differenz und eines Skalierungsfaktors, um einen die Bewegung des Sensors repräsentierenden Ausgangswert zu erzeugen.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Jeweilige Datenverarbeitungseinrichtung für jeden Sensor folgende Verarbeitungsschritte ausführt:a) Bilden der Summe der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den zweiten Pegel hat, und der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den ersten Pegel hat, um alle Sensortaktzyklen in einem Empfänger-Abtastintervall zu erfassen;b) Bilden des Produktes der im Schritt a) erhaltenen Summe und eines Nullpunktfehlerkorrekturwerts;c) Bilden der Summe des in dem Schritt b) erzeugten Produkts mit dem im Anspruch 2 erzeugten Produkt, um einen korrigierten, die Bewegung des Sensors repräsentierenden Ausgangswert zu erzeugen.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Sensor außerdem ein Arbeitsbereichkennungssignal (ri) abgibt, die Taktzyklen des Sensortaktsignals (f0) in einem Empfänger-Abtastintervall für die unterschiedlichen Pegel des Übertragungssignals (po) abhängig vom Arbeitsbereichkennungssignal für alle möglichen Arbeitsbereiche des Sensors getrennt gezählt werden, und die jeweilige Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den zweiten Pegel hat, sowie die jeweilige Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den ersten Pegel hat, für alle möglichen Arbeitsbereiche des Sensors getrennt an die jeweilige/n Datenverarbeitungseinrichtung/en übertragen werden.
- Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine jeweilige Datenverarbeitungseinrichtung für jeden Sensor folgende Verarbeitungsschritte ausführt:a) Bilden der jeweiligen Differenz der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den zweiten Pegel hat, und der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den ersten Pegel hat, für jeden möglichen Arbeitsbereich des Sensors in getrennten Verarbeitungseinheiten;b) Bilden des jeweiligen Produktes der im Schritt a) erhaltenen Differenz und eines jeweiligen Skalierungsfaktors, um einen die Bewegung des Sensors repräsentierenden Ausgangswert zu erzeugen, für jeden möglichen Arbeitsbereich des Sensors in getrennten Verarbeitungseinheiten;c) Bilden der Summe der im Schritt b) erzeugten Produkte, um einen die Bewegung des Sensors repräsentierenden Ausgangswert zu erzeugen.
- Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine jeweilige Datenverarbeitungseinrichtung für jeden Sensor folgende Verarbeitungsschritte ausführt:a) Bilden der jeweiligen Summe der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den zweiten Pegel hat, und der Anzahl der Sensortaktzyklen, während der das Übertragungssignal (po) den ersten Pegel hat, für jeden möglichen Arbeitsbereich des Sensors in getrennten Verarbeitungseinheiten;b) Bilden des Produktes der jeweiligen im Schritt a) erhaltenen Summe und eines jeweiligen Nullpunktfehlerkorrekturwerts für jeden möglichen Arbeitsbereich des Sensors in getrennten Verarbeitungseinheiten;c) Bilden der Summe des in dem Schritt b) erzeugten Produkts mit dem im Anspruch 5 erzeugten Produkt getrennt für jeden der Arbeitsbereiche, um jeweils das in Anspruch 5 erhaltene Produkt zu korrigieren.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Summe der in dem Schritt a) erzeugten Summen gebildet wird, um alle Sensortaktzyklen in einem Empfänger-Abtastintervall zu erfassen.
- Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der erste Pegel ein hoher Pegel und der zweite Pegel ein niedriger Pegel ist, oder daß der erste Pegel ein niedriger Pegel und der zweite Pegel ein hoher Pegel ist.
- Einrichtung zur Wandlung eines pulsweitenmodulierten Ausgangssignals (pi) eines Sensors in eine solche Form, daß es an Datenverarbeitungseinrichtungen, die die Sensorsignale eines Sensors oder mehrerer Sensoren empfangen, übertragen und von diesen verarbeitet werden kann, wobei ein Sensor jeweils neben dem pulsweitenmodulierten Ausgangssignal (pi) noch seine Taktfrequenz (f0) abgibt, gekennzeichnet durch:eine Pulsumverteilungsschaltung (1), die ein pulsweitenmoduliertes Ausgangssignal eines Sensors unter Zuhilfenahme dessen Sensortaktsignals (f0) in ein digitales Übertragungssignal (po) wandelt, das gleichmäßig über ein Sensor-Abtastintervall s1, das 2n Perioden des Sensortaktsignals (f0) umfaßt, verteilte erste Pegel aufweist, jeweils mit der Dauer eines Taktzyklus des Sensortaktsignals (f0), wobei die Pulsumverteilungsschaltung (1) folgende Baugruppen enthält:einen Zähler (3), an dessen Takteingang das Sensortaktsignal (f0), an dessen Rücksetzeingang ein Signal s1, das aus dem durch 2n geteilten Sensortaktsignal (f0) erzeugt wurde, und an dessen Freigabeeingang das pulsweitenmodulierte Ausgangssignal (pi) des Sensors anliegt,ein erstes Register (4), an dessen Signaleingang das n+1 Bit breite Ausgangssignal des Zählers (3) und an dessen Takteingang das Signal s1 anliegt,einen Modulo 2n-Addierer (5, 6), der ein die n unteren Bit des n+1 Bit breiten im ersten Register (4) gespeicherten Signals repräsentierendes Ausgangssignal des ersten Registers, das Signal s1 und das Sensortaktsignal (f0) empfängt, bei jeder Taktperiode des Sensortaktsignals (f0) eine Modulo-2n-Addition des n Bit breiten Ausgangssignals des ersten Registers (4) vornimmt, und ein Übertragssignal ausgibt, undein ODER-Gatter (7), an dessen ersten Signaleingang ein das höchste Bit des n+1 Bit breiten ersten Registers (4) repräsentierendes Signal und an dessen zweiten Signaleingang das Übertragssignal des Modulo-2n-Addierers (5, 6) anliegt, und das das digitale Übertragungssignal (po) ausgibt; undeine Rückgewinnungsschaltung (2), die aus dem digitalen Übertragungssignal (po) unter Zuhilfenahme des Sensortaktsignals (f0) jeweils die Anzahl von Taktzyklen des Sensortaktsignals (f0) während eines Empfänger-Abtastintervalls ausgibt, während der das pulsweitenmodulierte Ausgangssignal (pi) des Sensors einen ersten Pegel und einen zweiten Pegel aufweist.
- Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der Modulo-2n-Addierer (5, 6) folgende Baugruppen enthält:einen Addierer (6) mit zwei Signaleingängen, an dessen ersten Signaleingang das n Bit breite Ausgangssignal des ersten Registers (4) anliegt und der ein die Summe der an seinen zwei Signaleingängen anliegenden Signale repräsentierendes n Bit breites Ausgangssignal und als Ausgangssignal des Modulo 2n-Addierers ein Übertragssignal ausgibt, undein zweites Register (5), an dessen Signaleingang das n Bit breite Ausgangssignal des Addierers (6), an dessen Takteingang das Sensortaktsignal (f0) und an dessen Rücksetzeingang das Signal s1 anliegt, und dessen n Bit breites Ausgangssignal an dem zweiten Signaleingang des Addierers (6) anliegt.
- Einrichtung nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die Rückgewinnungsschaltung (2) folgende Baugruppen enthält:einen Dekodierer (8), der aus dem digitalen Übertragungssignal (po), das an seinem Eingang anliegt, Freigabesignale erzeugt, die jeweils den Zuständen des Übertragungssignals (po) entsprechen,zwei Zähler (9, 10), an deren Takteingang das Sensortaktsignal (f0), an deren Freigabeeingang jeweils ein vom Dekodierer (8) erzeugtes Freigabesignal und an deren Rücksetzeingang ein Auslesetaktsignal s2 anliegen,pro Zähler (9, 10) jeweils ein Register (11, 12), an dessen Takteingang das Auslesetaktsignal s2 und an dessen Signaleingang ein Ausgangssignal eines jeweiligen Zählers anliegt.
- Einrichtung nach einem der Ansprüche 9 bis 11, gekennzeichnet durch eine Datenverarbeitungseinrichtung, an die die jeweilige Anzahl von Taktzyklen des Sensortaktsignals (f0) während eines Empfänger-Abtastintervalls von der Rückgewinnungsschaltung (2) angelegt wird, während der das pulsweitenmodulierte Ausgangssignal (pi) des Sensors den ersten Pegel und den zweiten Pegel aufweist, für jeden Sensor mit:einem ersten Addierer (23), der die Differenz der beiden gezählten Zahlen bildet;einem ersten Multiplizierer (24), der die vom ersten Addierer (23) gebildete Differenz mit einem Skalierungsfaktor multipliziert.
- Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Datenverarbeitungseinrichtung weiter aufweist:einen zweiten Addierer (27), der die Summe der beiden gezählten Zahlen bildet;einen zweiten Multiplizierer (26), der die vom zweiten Addierer (27) gebildete Summe mit einem Nullpunktfehlerkorrekturwert multipliziert; undeinen dritten Addierer (25), der die von dem ersten Multiplizierer (24) und dem zweiten Multiplizierer (26) erzeugten Produkte addiert.
- Einrichtung nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß ein Sensor weiter ein Arbeitsbereichkennungssignal (ri) abgibt und die Rückgewinnungsschaltung (2) jeweils die Anzahl von Taktzyklen des Sensortaktsignals (f0) während eines Empfänger-Abtastintervalls abhängig von einem verzögerten Arbeitsbereichkennungssignal (ro) für alle möglichen Arbeitsbereiche des Sensors getrennt ausgibt, während der das pulsweitenmodulierte Ausgangssignal (pi) des Sensors den ersten Pegel und den zweiten Pegel aufweist.
- Einrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Rückgewinnungsschaltung (2) folgende Baugruppen enthält:einen Dekodierer (14), der aus dem digitalen Übertragungssignal (po) und dem verzögerten Arbeitsbereichkennungssignal (ro), die jeweils an einem seiner Eingänge anliegen, Freigabesignale erzeugt, die für einen jeweiligen Arbeitsbereich des Sensors jeweils den Zuständen des Übertragungssignals (po) entsprechen,jeweils zwei Zähler (15, 16, 17, 18) pro Arbeitsbereich, an deren Takteingang das Sensortaktsignal (f0), an deren Freigabeeingang jeweils ein vom Dekodierer (8) erzeugtes Freigabesignal und an deren Rücksetzeingang ein Auslesetaktsignal s2 anliegen,pro Zähler (15, 16, 17, 18) jeweils ein Register (19, 20, 21, 22), an dessen Takteingang das Auslesetaktsignal s2 und an dessen Signaleingang ein Ausgangssignal eines jeweiligen Zählers anliegt.
- Einrichtung nach einem der Ansprüche 14 oder 15, gekennzeichnet durch eine Datenverarbeitungseinrichtung, an die die jeweilige Anzahl von Taktzyklen des Sensortaktsignals (f0) während eines Empfänger-Abtastintervalls von der Rückgewinnungsschaltung (2) angelegt wird, während der das pulsweitenmodulierte Ausgangssignal (pi) des Sensors in dem jeweiligen Arbeitsbereich den ersten Pegel und den zweiten Pegel aufweist, für jeden Sensor mit:einem jeweiligen ersten Addierer (23, 30) für jeden Arbeitsbereich, der die Differenz der beiden für jeden Arbeitsbereich gezählten Zahlen bildet;einem jeweiligen ersten Multiplizierer (24, 31) für jeden Arbeitsbereich, der die vom jeweiligen ersten Addierer (23, 30) gebildete Differenz mit einem jeweiligen Skalierungsfaktor multipliziert; undeinem vierten Addierer (28), der die von den jeweiligen ersten Multiplizierern (24, 31) erzeugten Produkte addiert.
- Einrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Datenverarbeitungseinrichtung weiter aufweist:einen jeweiligen zweiten Addierer (27, 34) für jeden Arbeitsbereich, der die Summe der beiden für jeden Arbeitsbereich gezählten Zahlen bildet;einen jeweiligen zweiten Multiplizierer (26, 33) für jeden Arbeitsbereich, der die vom jeweiligen zweiten Addierer (27, 34) gebildete Summe mit einem jeweiligen Nullpunktfehlerkorrekturwert multipliziert;einen jeweiligen dritten Addierer (25, 32) für jeden Arbeitsbereich, der die von dem jeweiligen ersten Multiplizierer (24, 31) und dem jeweiligen zweiten Multiplizierer (26, 33) erzeugten Produkte addiert, wobei der vierte Addierer (28) die von den jeweiligen dritten Addierern (25, 32) erzeugten Summen addiert; undeinen fünften Addierer (29), der die von den jeweiligen zweiten Addierern (27, 34) erzeugten Summen addiert.
- Einrichtung nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, daß der erste Pegel ein hoher Pegel und der zweite Pegel ein niedriger Pegel ist, oder daß der erste Pegel ein niedriger Pegel und der zweite Pegel ein hoher Pegel ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19734248 | 1997-08-07 | ||
DE19734248A DE19734248B4 (de) | 1997-08-07 | 1997-08-07 | Verfahren und Einrichtung zum Wandeln und Übertragen von Sensorausgangsignalen zwischen asynchron arbeitenden Sensoren und ihren jeweiligen Datenverarbeitungseinrichtungen |
PCT/EP1998/004722 WO1999008248A1 (de) | 1997-08-07 | 1998-07-28 | Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten |
Publications (2)
Publication Number | Publication Date |
---|---|
EP1002307A1 EP1002307A1 (de) | 2000-05-24 |
EP1002307B1 true EP1002307B1 (de) | 2002-11-27 |
Family
ID=7838297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP98938710A Expired - Lifetime EP1002307B1 (de) | 1997-08-07 | 1998-07-28 | Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1002307B1 (de) |
DE (2) | DE19734248B4 (de) |
ES (1) | ES2186198T3 (de) |
WO (1) | WO1999008248A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10007644A1 (de) * | 2000-02-19 | 2001-08-23 | Hella Kg Hueck & Co | Verfahren zur Fehlererkennung bei PWM-Signalen |
DE10220844B4 (de) * | 2002-05-08 | 2006-05-11 | Micronas Gmbh | Verfahren zur Übertragung von Messwerten mittels eines pulsmodulierten Signals sowie zugehöriger Sensor und System mit Sensor |
DE10302379B4 (de) * | 2003-01-22 | 2005-06-09 | Minebea Co., Ltd. | Pulsweitenmodulatorschaltung und Verfahren zur Ansteuerung einer Pulsweitenmo- dulatorschaltung |
DE102004044467A1 (de) | 2004-09-15 | 2006-03-30 | Robert Bosch Gmbh | Verfahren zum Verarbeiten von Sensordaten |
DE102004044466A1 (de) | 2004-09-15 | 2006-03-30 | Robert Bosch Gmbh | Verfahren zum Verarbeiten von Sensordaten |
DE102006059580B4 (de) * | 2006-12-16 | 2014-07-10 | Henning Becker | Verfahren zur Leistungssteuerung einer elektrischen Einrichtung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649386A (en) * | 1983-07-29 | 1987-03-10 | Phillips Petroleum Company | Data acquisition |
JPH05167450A (ja) * | 1991-12-10 | 1993-07-02 | Sankyo Seiki Mfg Co Ltd | アナログ・デジタル変換回路 |
-
1997
- 1997-08-07 DE DE19734248A patent/DE19734248B4/de not_active Expired - Fee Related
-
1998
- 1998-07-28 ES ES98938710T patent/ES2186198T3/es not_active Expired - Lifetime
- 1998-07-28 EP EP98938710A patent/EP1002307B1/de not_active Expired - Lifetime
- 1998-07-28 WO PCT/EP1998/004722 patent/WO1999008248A1/de active IP Right Grant
- 1998-07-28 DE DE59806460T patent/DE59806460D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19734248B4 (de) | 2004-04-22 |
DE59806460D1 (de) | 2003-01-09 |
ES2186198T3 (es) | 2003-05-01 |
WO1999008248A1 (de) | 1999-02-18 |
EP1002307A1 (de) | 2000-05-24 |
DE19734248A1 (de) | 1999-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2715738C2 (de) | Verzögerungs-Kompensationsschaltung | |
DE602004002565T2 (de) | Perioden-digital-umsetzer | |
DE3202339C2 (de) | Digitale elektrische Längen- oder Winkelmeßeinrichtung | |
DE2750157A1 (de) | Verfahren und vorrichtung zum messen der frequenz eines impulssignals, insbesondere fuer geschwindigkeitsmessungen | |
DE2914072C2 (de) | Schaltungsanordnung zur Ermittlung der Periodendauer und/oder davon abgeleiteten Größen eines im wesentlichen periodischen Signals | |
DE4225819C2 (de) | Meßschaltung zur Verwendung bei der Darstellung gemessener Frequenzwerte | |
EP0011094B1 (de) | Einrichtung zur Messung elektrischer Leistung | |
EP1002307B1 (de) | Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten | |
CH632606A5 (de) | Vorrichtung zur durchfuehrung arithmetischer operationen. | |
DE2002429B2 (de) | Schaltung zum messen der frequenz bzw. periodendauer eines pulses | |
EP0729583B1 (de) | Phasenmessvorrichtung | |
DE2615162C2 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Meßfühlern | |
EP0121732A1 (de) | Verfahren zur digitalen Phasenmessung | |
DE2836443A1 (de) | Digitales datenverarbeitungsgeraet und verfahren zum messen mindestens eines fluidstroemungs-parameters | |
DE2733689A1 (de) | Verfahren und vorrichtung zum korrigieren des ausgangssignals eines digitalen messgroessenumformers | |
DE2657915B2 (de) | Verfahren und Vorrichtung zur digitalen Messung analoger Größen | |
DE2017669A1 (de) | Verfahren und Vorrichtung zum Bestim men des Zeitpunkts des Zeit/Amplituden Schwerpunktes eines Impulses oder Signals wahrend einer endlichen Zeit | |
DE3714901A1 (de) | Zeitmessvorrichtung | |
DE2952311A1 (de) | Verfahren und vorrichtung zum umsetzen einer messspannung in einen digitalen wert | |
DE2710712A1 (de) | Verfahren zur messung elektrischer wirkleistung und energie mit kompensation von abtastzeitfehlern | |
DE2653501B2 (de) | Frequenzvergleichsschaltung | |
DE3240528C2 (de) | ||
DE112008001060T5 (de) | D/A-Wandler und D/A-Umwandlungsverfahren | |
WO2018197646A1 (de) | Schaltungsanordnung und verfahren zum ermitteln eines versatzes zwischen zwei signalflanken | |
DE19638677A1 (de) | Schaltungsanordnung zur Erzeugung mehrerer Analogsignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 20000203 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE ES GB IT |
|
17Q | First examination report despatched |
Effective date: 20010627 |
|
GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE ES GB IT |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20021127 |
|
REF | Corresponds to: |
Ref document number: 59806460 Country of ref document: DE Date of ref document: 20030109 |
|
REG | Reference to a national code |
Ref country code: ES Ref legal event code: FG2A Ref document number: 2186198 Country of ref document: ES Kind code of ref document: T3 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed |
Effective date: 20030828 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20170726 Year of fee payment: 20 Ref country code: ES Payment date: 20170818 Year of fee payment: 20 Ref country code: IT Payment date: 20170721 Year of fee payment: 20 Ref country code: GB Payment date: 20170724 Year of fee payment: 20 |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R071 Ref document number: 59806460 Country of ref document: DE |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: PE20 Expiry date: 20180727 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION Effective date: 20180727 |
|
REG | Reference to a national code |
Ref country code: ES Ref legal event code: FD2A Effective date: 20200724 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: ES Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION Effective date: 20180729 |