DE2419642C3 - Analog-Digital-Umsetzer - Google Patents
Analog-Digital-UmsetzerInfo
- Publication number
- DE2419642C3 DE2419642C3 DE2419642A DE2419642A DE2419642C3 DE 2419642 C3 DE2419642 C3 DE 2419642C3 DE 2419642 A DE2419642 A DE 2419642A DE 2419642 A DE2419642 A DE 2419642A DE 2419642 C3 DE2419642 C3 DE 2419642C3
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- output
- output signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft Analog-Digital-Umsetzer mit einer ersten Digitalisiereinrichtung, durch welche ein
analoges Eingangssignal mit einem aus einer Anzahl von Grob-Amplitudenbereichen in Beziehung gesetzt
Werden kann, und zur Abgabe eines digitalen Ausgangstignals,
welches den Grobbereich anzeigt, in welchen das Eingangssignal fällt, einer Subtrahiereinrichtung
rum Bestimmen der Differenz zwischen dem analogen Eingangssignal und der Grobstufe, die dem Grobbereich
entspricht, in den das Eingangssignal fällt, und einer !weiten Digitalisiereinrichtung zur Abgabe eines
digitalen Ausgangssignals, welche die erwähnte Differenz anzeigt.
Ein Umsetzer dieser Art wird nachfolgend in Verbindung mit den Zsichnungen näher beschrieben,
und zwar zeigt
FIg1] ein Blockschaltbild eines bekannten Analog-DigitaUUnisetzers,
Flg.2A ein Eingabesignal und dessen Beziehung zu
den groben Stufen des Umsetzers,
F i g, 2B die Ausgabe der Sübtrahlereinrichtung bzw*
des Sübtraktörs im Umsetzer für das Eingäbesigiläl von
F i g. 2A und
F i g. 3,4 und 5 verschiedene Fehlerarten, die bei dem
Umsetzer nach Fig.] auftreten können, wobei bei A die
Ausgabe des Subtraktors gezeigt ist und bei B das Analogäquivalent der Digitalausgabe des Umsetzers.
Der in F i g. 1 dargestellte elektrische Analog-Digital-Umsetzer besitzt eine Analogeingabe 10, die mit einer
ersten Parallelstufe 12 verbunden ist. In dieser Stufe
wird die Eingabe mit einer Anzahl grober Quantisierungsstufen verglichen und wird eine Ausgabe erzeugt,
welche anzeigt, in welchen einer entsprechenden Anzahl von groben Quantisierungsbereichen das Eingabesignal
fällt Diese Ausgabe bildet einen Teil der Ausgabe des Umsetzers und wird auch einem
is Digital-Analog-Umsetzer 14 zugeführt Dieser generiert
die grobe Stufe, die dem groben Bereich zugeordnet ist in weichen die Analogeingabe fällt und führt diese grobe
Stufe einer Subtrahiereinrichtung bzw. einem Subtraktor 16 zu.
Dem Subtraktor 16 kann ferner das Analog-Eingabesigna!
über eine Verzögerungscinheit IS zugeführt
werden, die dazu dient die Laufzeit des Eingabesignals am Subtraktor zu korrigieren. Die Subtraktorausgabe
ist ein Maß des Betrages, um welcher das Eingabesignal von einer der Grobstufen abweicht und wird einer
zweiten Parallelstufe 20 zugeführt Diese Stufe vergleicht das Differen^signal mit einer Anzahl Feinquantisierungsstufen
und erzeugt eine Ausgabe, die anzeigt, in welche einer entsprechenden Anzahl von Feinquantisierungsbereichen
das Differenzsignal fällt. Die Ausgabe der zweiten Parallelstufe 20 bildet den Rest der Ausgabe
des Umsetzers.
Der Umsetzer kann dazu verwendet werden, analoge Fernsehsignale in digitale Signale umzusetzen. Das
Analogsignal wird zuerst abgetastet, um eine Reihe von Analogabtastungen zu erhalten, die der Eingabe 10
zugeführt werden. Zweckmäßig hat die digitale Ausgabe Binärform und gewöhnlich werden acht
Binärbits zum Codieren von Fern*. ;hsignalen verwendet,
was 28 = 256 Quantisierungsstufen ergibt.
Ein Beispiel der Wirkungsweise des Umsetzers nach Fig. 1 wird nachfolgend in Verbindung mit Fig.2A
beschrieben. Die 256 möglichen Stufen werden in 16 grobe Stufen unterteilt und das Eingabesignal wird mit
Bezug auf diese :,jrch die erste Parallelstufe gemessen.
Wenn das Signal den in F i g. 2A gezeigten Wert Vl hat,
d. h. zwischen den Stufen 144 und 160 liegt, ergibt die erste Parallelstufe 12 eine Ausgabe, welche der Stufe
144 entspricht. Diese Stufe ist in der Tat die grobe Stufe
so 9 und die Stufe 12 erzeugt den Binärausgang 1001. Wie
sich auf F ι g. 1 ergibt, bildet dieser die ersten vier Ziffern der Binärausgabe des Umsetzers.
Der Digital-Analog-Umsetzer 14 nimmt ferner die Eingabe 1001 auf und generiert eine Analogausgabe der
Stufe 144. die der Spannung V2 in Fig. 2A äquivalent
ist. Dem Subtraktor 16 werden daher die Spannungen Vl und V2 zugeführt, welcher die Differenz zwischen
beiden bildet. Diese Differenz wird der zweiten Paralleistufe 20 zugeführt, die eine Binärausgabe
erzeugt, welche den Betrag darstellt, um welchen die Eingabespannung die nächst darunter befindliche
Grobslufe überschreitet Diese Binärausgabe bildet die
vier niedrigstwertigen Stellen der Ümsetzeraüsgabe,
Die 16 Stufen In der zweiten Parallelstufe 20 betragen
je ein Sechzehnte! der Amplitude derjenigen in der ersten Parallelstufe 12. Daher waren, obwohl die
Amplitude des Eingabesignals mit einem Teil In 256 ermittelt würde, nur 32 (d.h. 2 X 16) Meßelemente
Λ Λ A S\
hierfür notwendig.
Wenn an die Eingabe 10 eine kontinuierlich
zunehmende Wellenform von der in Fig.2A gezeigten
Art gelegt wird, erhält die Ausgabe des Subtraktors 16 die in Fig.2B gezeigte Form. Die gestrichelten Linien
zeigen die Enden des Quantisierungsbereichs der zweiten Parallelstufe 20 entsprechend einem Bereich
von 0 bis 15 Feinstufen. An jeder Grobstufe verändert sich die Ausgabe des Subtraktors 16 von der Stufe 15 auf
die Stufe 0 und nimmt dann an der nächsten Grobstufe stetig wieder auf 15 zu.
Drei typische Fehler in der Arbeitsweise des Umsetzers nach Fig. 1 werden nun nachfolgend in
Verbindung mit F i g. 3,4 und 5 beschrieben. F i g. 3 zeigt
bei A die Ausgabe des Subtraktors 16., wenn eine Gleichstromversetzung stattgefunden hat In der zweiten
Parallelstufe 20 erzeugt eine Eingabe von mehr als Stufe 15 eine Ausgabe von 15, während eine Eingabe
von weniger als 0 eine Ausgabe von 0 erzeugt Die stetig zunehmende Zählung in der zweiten Parallelstufe wird
daher unterbrochen, was eine Verzerrung der übertragungscharakteristik
zur Folge hat, wie bei B gezeigt Codes, welche durch die Subtraktorausgabe dargestellt
sind und über der Stufe 15 liegen, fehlen in der Ausgabe, was einen sehr unbefriedigenden Verlauf ergibt
F i g. 4 zeigt die Art von Fehler, die aus Zunahmefehlern in dem Digital-Analog-Umsetzer 14 oder in der
Verzögerungsleitung 18 erhalten werden. Die Subtraktorausgabe kann dann die bei A gezeigte Fonr. erhalten.
Die resultierende Umsetzerausgabe ist bei B angegeben und entsteht, wie in Verbindung mit F i g. 3 beschrieben,
jedoch nimmt in diesem Falle die Verzerrung mit zunehmender Signalamplitude zu.
Aus Fig.2B ist ersichtlich, daß die vertikalen Übergänge an der Subtraktorausgabe durch die erste
Parallelstufe 12 verursacht werden, welche registriert daß das Eingabesignal eine der Grobstufen überschreitet
Wenn die für diesen Vorgang verantwortliche Komponente fehlerhaft ist und in der Tat eine
Entscheidung lange nach der Überschreitung der Stufe erreicht, ist die Subtraktorausgabe wie bei A in F i g. 5
gezeigt Hier ist angenommen, daß der Umstand, daß das Eingabesignal die Stufe 144 überschritten hat, erst
erkannt worden ist als es die Stufe 150 erreichte. Dies ergibt eine einzelne Nichtlinearität im Ausgabesignal,
wie bei B gezeigt Diese Art von Fehler kann über die ganze Übertragungscharakteristik regellos auftreten.
Diese drei Fehler können direkt additiv sein und wenn der Gesamtfehler auf nicht höher als ±1/2 des
Zuwachses zwischen de*i Feinstufen gehalten werden soll, beträgt das Stabilitätserfordernis für jede Fehlerart
in dem beschriebenen Beispiel etwa ± 0,07%. Dies erfordert teuere Bauelemente und ist nicht leicht über
einen Temperaturbereich zu erzielen.
Aufgabe der Erfindung ist es, einen Analog-Digital-Umsetzer zu schaffen, bei dem auf einfache Weise im
Analogteil auftretende Fehler wirksam korrigiert werden können.
Gemäß der Erfindung gelingt dies durch Einrichtungen zum Feststellen, wenn das Ausgangssignal der
Subtrahiereinrichtung einen Bereich überschreitet, der durch die Grobbereichbreite definiert ist und zum Erzeugen
eines Kofrektürsignals aufgrund dieser Feststellung,
und durch Vorrichtungen zürn digitalen Addieren des digitalen Korroktursignals zum digitalen Ausgangssignal
der ersten Digitalisiereinrichtung und zum Verändern des AusgafifcsSsignals der zweiten Dighälisiervorrichtung,
so daß ein digitales Ausgangssignal erzeugt wird, das der Differenz zwischen dem analogen
Eingangssignal und einer Grobstufe entspricht, die derjenigen am nächsten liegt, die durch die ersten
Digitalisierungseinrichtungen angegeben wird.
Aus der Zeitschrift »Frequenz« Band 17,1968, Nr. 10, Seiten 364 bis 370, ist eine Mehrstufenmethode zur Analog-Digital-Umsetzung bekannt, bei der sich die Bereiche der hintereinandergeschalteten Teilkodierer überlappen. Durch diese Redundanz an Normalen
Aus der Zeitschrift »Frequenz« Band 17,1968, Nr. 10, Seiten 364 bis 370, ist eine Mehrstufenmethode zur Analog-Digital-Umsetzung bekannt, bei der sich die Bereiche der hintereinandergeschalteten Teilkodierer überlappen. Durch diese Redundanz an Normalen
ίο erreicht man im praktischen Betrieb eine Erleichterung
im Hinblick auf Toleranzen. Die Erfindung beschreitet einen anderen Weg dadurch, daß eine Korrektur mit
Hilfe eines »Überlaufs« durchgeführt wird.
Die Erfindung wird nachfolgend beispielsweise in Verbindung mit den übrigen Figuren der Zeichnung
weiter beschrieben, und zwar zeigt
F i g. 6 ein Schaltbild eines Analog-Digital-Umsetzers von der in F i g. 1 gezeigten Art in der erfindungsgemäßen
Weise modifiziert und
Fig.7 ein Welienformdiagramv welches die Arbeitsweise
des modifizierien Umsetzers 'larsieiit
Ein großer Teil des Umsetzers nach Fig.6 ist mit dem nach F i g. 1 identisch, so daß entsprechende
Einzelheiten nicht nochmals beschrieben werden.
Einanc^r entsprechende Teile sind mit den gleichen
Bezugsziffern versehen. Aus F i g. 6 ergibt sich, daß die zweite Parallelstufe 20 mit zwei Überlaufdetektoren
versehen worden ist nämlich mit einem Positivüberlaufdetektor 24 und einem Negativüberlauidetektor 26. Der
Positivüberlaufdetektor 24 liefert eine Anzeige, wenn die Ausgabe aus dem Subtraktor über der Stufe 15 liegt
während der Negativüberlaufdetektor 26 eine Anzeige liefert wenn die Ausgabe aus dem Subtraktor unter der
Stufe 0 liegt Die jeweilige Ausgabe aus den Überlaufdetektoren wird der entsprechenden Eingabe eines
arithmetischen Elements bzw. Rechenwerks 28 zugeführt, das mit der Ausgabe der ersten Parallelstufe 12
verbunden ist
Die zweite Parallelstufe 20 empfängt ferner Signale aus den Überlaufdetektoren und wird hierdurch
mcJifiziert so daß eine »Rückfalte«-Wirkung erhalten
wird, d. h, wenn ein positiver Überlauf angezeigt wird, ist die an der Ausgabe der zweiten ?arallelstufe
erzeugte Zahl gleich dem tatsächlich erhaltenen Wert minus der größten Zahl von Zuwachsen, den die Stufe 20
anzeigen kann. Daher ist wenn die Ausgabe des Subtraktors 16 der Zahl 20 entspricht die Ausgabe der
zweiten Parallelstufe 20 — 16 = 4. In ähnlicher Weise wird, wenn ein negativer Überlauf angezeigt wird, eine
Zahl. die gleich der größten Zahl von Zuwachsbeträgen ist, die angezeigt werden kann, zum Inhalt der zweiten
Parallelstufe addiert, so daß, wenn die letztere 5 Zuwchsbeträge unter Null liegt, die Ausgabe der Stufe
20 wie folgt ist: 16 + (—5) = 11.
Die Kombinati;>ii dieser Maßnahmen bewirkt die
Überwindung von Fehlern in den Schaltungskomponen ten, die dem Subtraktor 16 vorgeschaltet sind. In F ι g. 7
ist mit voll ausgezogenen Linien die Subtraktorausgabe bei einem Fehler .n der ersten Parallelstufe 12 gezeigt
wie vorangehend in Verbindung mit F! g. 5 beschriebea
Am Punkt A in F i g. 7 hat die erste Paral|elE|ufe die
Stufe 128 registriert und ist die Ausgabe dts Subtraktors und damit der zweiten Parallelstufe NuIL Die Gesamtausgabe
des Umsetzers beträgt daher 128 + 0 = 128.
Am Punkt B beträgt die Ausgabe 128 aus der ersten Parallelstufe 12 und 7 aus der zweiten Parallelstufe, was
insgesamt 135 ergibt, wie für den Umsetzer nach F i g. 1.
Am Punkt C stellt die Ausgabe des Subtraktors
jedoch die Zahl 18 dar und die Arbeitsweise des Umsetzers ist dann wie folgt: der Positivüberlaufdetektor
24 gibt der zweiten Parällelstufe 20 die Anweisung, 16 von ihrem Ausgabecode abzuziehen, so daß die Stufe
20 eine Ausgabe liefert, die 18 - 16 = 2 darstellt. Dies ist mit gestrichelten Linien in Fig,7 dargestellt.
Gleichzeitig addiert das arithmetische Element 1 zur
Ausgabe der ersten Parallelstufe 12. Diese Eins stellt
jedoch numerisch 16 dar und die Ausgabe des arithmetischen Elements ist daher nun 123 + 16 = 144.
Die Gesamtausgabc ist 144 + 2 = 146 und diese ist die
gleiche Wie diejenige^ die erhalten worden wäre* wenn
kein Fehler und kein Überlauf bestanden haben würde.
Durch die Anzeige der Fehler bei ihrem Eintragen in die letzte Parällelstufe im Umsetzer kann ihre
Gesamtwirkung gemessen Werden, welche information dazu verwendet wird, die Ausgabe zu korrigieren.
Durch das dargestellte System wird die bisher erforderliche kritische Genauigkeit der ersten Parällelstufe
herabgesetzt, was eine höhere Genauigkeit und/oder geringere Herstellungskosten ermöglicht.
Ferner kann ein Temperaturdrift geduldet v/erden, ohne daß eine nichllineare Verzerrung die Folge ist.
Hierzu 5 Blatt Zeichnungen
Claims (3)
1. Analog-Digital-Umsetzer mit einer ersten Digitalisiereinrichtung, durch weiche ein analoges
Eingangssignal mit einem aus einer Anzahl von Grop-Amplitudenbereichen in Beziehung gesetzt
werden kann, und zur Abgabe eines digitalen Ausgangssignals, welches den Grobbereich anzeigt,
in welchen das Eingangssignal fällt einer Subtrahiereinrichtung zum Bestimmen der Differenz zwischen
dem analogen Eingangssignal und der Grobstufe, die dem Grobbereich entspricht, in den das Eingangssignal
fällt, und einer zweiten Digitalisiereinrichtung zur Abgabe eines digitalen Ausgangssignals, weiche
die erwähnte Differenz anzeigt, gekennzeichnet durch Einrichtungen (24,26) zum Feststellen
wenn das Ausgangssignal der Subtrahiereinrichtung (16) einen Bereich überschreitet, der durch die
Grobbereichbreite definiert ist und zum Erzeugen eines Kon tktursignals aufgrund dieser Feststellung,
und durch Vorrichtungen (28) zum digitalen Addieren des digitalen Korrektursignals zum digitalen
Ausgangssignal der ersten Digitalisiereinrichtung und zum Verändern des Ausgangssignals der
zweiten Digitalisiervorrichtung (20), so daß ein digitales Ausgangssignal erzeugt wird, das der Differenz
zwischen dem analogen Eingangssignal und einer Grobstufe entspricht, die derjenigen am nächsten
liegt, die durch die ersten Digitalisierungseinrichtungen (14) angegeben wird.
2. Analo.'-Digital-Umsetzer nach Anspruch 1,
dadurch gekennzeichnet, daß der Eingang der Feststelleinrichtungen (24, z6) mit den zweiten
Digitalisiereinriclitungen (£0) verbunden ist.
3. Analog-Digital-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Subtrahiereinrichtung
einen Digital-Analog-Umsetzer (14) besitzt, der ein digitales Ausgangssignal von der ersten
Digitalisiereinrichtung empfängt, sowie eine analog Subtrahiervorrichtung (16) die das Ausgangssignal
des Digital-Analog-Umsetzers und das analoge Eingangssignal empfängt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2419642A DE2419642C3 (de) | 1974-04-24 | 1974-04-24 | Analog-Digital-Umsetzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2419642A DE2419642C3 (de) | 1974-04-24 | 1974-04-24 | Analog-Digital-Umsetzer |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2419642A1 DE2419642A1 (de) | 1975-11-20 |
DE2419642B2 DE2419642B2 (de) | 1978-05-24 |
DE2419642C3 true DE2419642C3 (de) | 1981-01-15 |
Family
ID=5913725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2419642A Expired DE2419642C3 (de) | 1974-04-24 | 1974-04-24 | Analog-Digital-Umsetzer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2419642C3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3237283A1 (de) * | 1981-10-09 | 1983-04-28 | Analog Devices Inc., 02062 Norwood, Mass. | Analog/digital-wandler |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51128255A (en) * | 1975-05-01 | 1976-11-09 | Sony Corp | Analog-digital converter |
US4144525A (en) * | 1977-10-21 | 1979-03-13 | Bell Telephone Laboratories, Incorporated | Cascadable analog to digital converter |
DE2940228A1 (de) * | 1979-10-04 | 1981-04-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung fuer einen analog-digital-umwandler nach dem pipelineprinzip mit einer grobumwandlungs- und einer nachgeschalteten feinumwandlungsstufe |
DE2946934C2 (de) * | 1979-11-21 | 1983-01-13 | Rainer Dipl.-Ing. 3000 Hannover Marquardt | Schneller Analog-Digital-Umsetzer |
DE3021880A1 (de) * | 1980-06-11 | 1981-12-17 | Philips Patentverwaltung | Schaltungsanordnung fuer eine analog-digital-umwandler |
JPS5875920A (ja) * | 1981-10-30 | 1983-05-07 | Sony Corp | A/dコンバ−タ回路 |
-
1974
- 1974-04-24 DE DE2419642A patent/DE2419642C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3237283A1 (de) * | 1981-10-09 | 1983-04-28 | Analog Devices Inc., 02062 Norwood, Mass. | Analog/digital-wandler |
Also Published As
Publication number | Publication date |
---|---|
DE2419642A1 (de) | 1975-11-20 |
DE2419642B2 (de) | 1978-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
EP1130782B1 (de) | Verfahren und Anordnung zur Analog-Digital-Wandlung von Signalen | |
DE4220012C2 (de) | Ratiometrischer Konverter | |
CH622916A5 (de) | ||
DE69029565T2 (de) | Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers | |
DE2216349C3 (de) | Analog-Digital-Umsetzer für bipolare Eingangssignale | |
DE2419642C3 (de) | Analog-Digital-Umsetzer | |
DE69026162T2 (de) | Messsystem für elektrische Leistung | |
EP0421395B2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE3751355T2 (de) | Hochauflösender schneller Analog/Digitalwandler. | |
WO1990014717A1 (de) | D/a-wandler mit hoher linearität | |
DE69219216T2 (de) | Analog-Digitalumsetzer mit erhöhter Auflösung | |
DE2152738B2 (de) | Digitaler codierwandler | |
WO1995014236A1 (de) | Phasenmessvorrichtung | |
DE2850059A1 (de) | Digital/analog-wandler | |
EP0151769B1 (de) | Integrierbarer Analog/Digitalwandler | |
DE2756675A1 (de) | Analog/digital-wandler einrichtung | |
DE3613962A1 (de) | Codier-ausgangsfehler-detektorschaltung | |
EP0103248B1 (de) | Pulscodemodulationssystem | |
DE2852095C2 (de) | Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal | |
DE3215519C2 (de) | ||
DE2735176B2 (de) | Verfahren zur elektrischen Leistungsund Energiemessung mit nichtlinearer stochastischer Codierung | |
DE2746854C2 (de) | Mehrstufiger Absolut-Winkelschrittgeber | |
DE2315804C3 (de) | Schaltungsanordnung zur Frequenzüberwachung | |
DE3515794A1 (de) | Analog-digital-wandlerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |