DE3237283A1

DE3237283A1 - Analog/digital-wandler

Info

Publication number: DE3237283A1
Application number: DE19823237283
Authority: DE
Inventors: Peter R. 01801 Andover Mass. Holloway
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1981-10-09
Filing date: 1982-10-08
Publication date: 1983-04-28
Also published as: FR2514586A1; CA1192310A; GB2107951A; FR2514586B1; NL8203881A; JPS58104526A; US4485372A; GB2107951B

Description

Die vorliegende^Erfindimg-bezieht,sicli ^auf ,einen Analog/Digital-Waiidler ^achJdem.Qattimgsbeg^iff ,£es ..Anspruches 1".

Bezüglich -BigitalZAnalag^andler. i^ aufeinanderfolgende Stufen, vi?r^usehen_r:ii-wq^gi,.45L.f .erste .Stjufe eine Gruppe voh-höchrangigenvBitSrdeg^p^gangssigQales in ein entsprechendes Analogsignal auflöst ?und, y/o^ej,, die zweite" Stufe die verbleibenden-niedrigrangigen-.Bi^s.wauflö^^^^^ um ein" zweites Analogsignal, zu erzeugen,: das:·.zu^^.deiiiierptf^AnaIogsignal hin- · zuaddiert wird^ Beispielsweise zei^t^ie^ys^PS. 3 '|97 892 einen solchen Wandler^, ■ wobei,..diegerate Stufe_, aus..einem Pigital/Analog-Wandler mit einer nicht-linearen Widerstandskette aus Widerständen ungleicher Werte besteht, um eine erste Spannung entsprechend einer Gruppe von hochrangigen Eingangsbits zu erzeugen und wobei die zweite Stufe aus einem Digital/Analog-Wandler mit einer linearen Widerstandskette besteht, die eine zweite Spannung entsprechend der niedrigrangigen Bits erzeugt. Wandler mit Widerstandsketten besitzen die. erwünschte Eigenschaft einer gesicherten Gleichförmigkeit, so daß bei jedem Anwachsen bzw. bei jeder Abnahme des digitalen Eingangssignales ein entsprechendes Anwachsen bzw. eine Abnahme des analogen Ausgangssignales erfolgt. Bei einem zweistufigen Digital/Analog-Wandler gemäß der zuvor erwähnten US-PS, wobei die erste Stufe einen nicht-linearen Wandler darstellt, variiert die durch den Wandler gebildete Spannung ungleichmäßig bei Änderungen des digitalen Eingangssignales in der ersten Stufe. Daher wird die über dem ausgewählten Widerstand gebildie Spannung der zweiten Wandlerstufe so zugeführt, daß diese eine Spannung zwischen den beiden speziellen Spannungen an den Endanschlüssen des durch· das Digitalsignal der ersten Stufe ausgewählten Widerstandes bildet.

.In bezug auf Analog/Digital-Wandler sind viele unterschiedliche Wandlertypen während langer Zeit verwendet worden. In den letzten Jahren ist es wichtig geworden, derartige Wandler mit erweiterter Auflösung vorzusehen, die beispielsweise bis zu sechszehn Bi 1b auflösen und dabei noch ein genaues Arbeiten sicherstellen.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen derartigen verbesserten Analog/Digital-Wandler mit hohem Auflösungsvermögen vorzugeben. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

In einem bevorzugten Ausführungsbeispiel der Erfindung, das nachstehend noch in Einzelheiten zu beschreiben sein wird, ist ein Analog/Digital-Wandler vorgesehen der erste und zweite hintereinandergeschaltete Stufen aufweist. Die erste Stufe umfaßt einen Digital/Analog-Wandler mit einer Widerstandskette, der durch ein sukzessives Annäherungsregister (SAR) betrieben wird, um eine Gruppe von hochrangigen Bits des digitalen Ausgangssignales zu bilden. Die zweite Stufe wird durch einen sog. integrierenden Doppelrampen-Wandler gebildet., der so aufgebaut ist, daß er die verbleibenden niedrigrangigen Bits des digitalen Ausgangssignales bildet. Die integrierende zweite Stufe wird mit einem Referenzsignal entsprechend dem analogen Ausgangssignal der ersten Stufe gespeist und sie arbeitet mit der ersten Stufe zusammen, um eine genaue Umwandlung mit hoher Auflösung sicherzustellen.

BAD ORIGINAL

β β Ι* · ft « · ft · 4

Anhand eines in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispieles sei im folgenden die Erfindung näher erläutert. Es zeigen:

Fig. 1 ein Schaltungsdiagramm, teilweise in einem Blockformat, eines zweistufigen Analog/Digital-Wandlers gemäß der Erfindung;

Fig. 2 ein Schaltungsdiagramm, teilweise in einem Blockformat, des mit einer Widerstandskette arbeitenden Digital/ Analog-Wandlers zur Verwendung bei dem Analog/Digital-Wandler gemäß Fig. 1;

Fig. 3 ein Schaltungsdiagramm zur Veranschaulichung von Einzelheiten des Schalternetzwerks eines mit einer Widerstandskette arbeitenden Digital/Analog-Wandlers gemäß Fig. 2; und

Fig. 4 einen Dekodier-Logikschaltkreis für das Schalternetzwerk gemäß Fig. 3..

Gemäß Fig. 1 umfaßt ein Analog/Digital-Wandler 10 gemäß der Erfindung einen Eingangsanschluß 12, dem das analoge Eingangssignal V_in zugeführt wird. Dieses Signal wird über Leitungen 14 und 16 zu entsprechenden Schaltern 18 und 20 geführt, die in noch zu erläuternder Weise während einer Umwandlung der Reihe nach durch eine Zeittakt- und Steuereinheit unter Verwendung herkömmlicher Zeittakteinrichtungen betätigt werden, wobei diese Steuereinheit mit der Bezugsziffer 22 versehen ist. Femer sind mit den Schaltern 18 und 20 die Ausgangs-

leitungen 24 und 26 eines mit einer Widerstandskette arbeitenden Digital/Analog-Wandlers 28 verbunden, der eine wesentliche Komponente der ersten Stufe des Analog/Digital-Wandlers bildet.

Die Schaltung des Digital/Analog-Wandlers 28 ist in Fig. 2 dargestellt, aus der erkennbar ist, daß die Ausgangsleitungen 24, 26 des Wandlers selektiv über identische Schaltnetzwerke 30, 32 mit entsprechenden Endanschlüssen irgendeines Widerstandes der Widerstandskette 34 verbunden werden. Der ausgewählte Widerstand wird durch ein digitales Eingangssignal bestimmt, das den digitalen Eingangsanschlüssen 36 zugeführt wird. Der Wandler 28 ist hier in vereinfachter Form dargestellt und weist einen digitalen Eingang mit nur drei Bit entsprechend den Bits B0, B1 und B2 auf.

Die Digital/Analog-Wandlung umfaßt zwei hintereinanderlxegende Phasen: (1) eine sukzessive Annäherungsphase,um eine Gruppe von hochrangigen Bits festzulegen, und (2) eine integrierende Doppelrampenphase, um die verbleibenden weniger signifikanten Bits zu bestimmen. Die Umwandlung beginnt, wenn die Zeittakt- und Steuereinheit 22 die sukzessive Annäherungsphase durch Schließen des Schalters 18 auslöst und ein Start-Steuersignal an ein sukzessives Annäherungsregister SAR-40 richtet. Die Ausgangsleitungen 42 des Registers SAR-40 sind mit den digitalen Eingangsanschlussen 36 des Digital/Analog-Wandlers 28 verbunden und ferner an einen Abschnitt 44 eines Ausgangsregisters 46 angeschlossen.

Das fteg^ter¹ SÄR»*4Cl· wird fe^§p

der Zeittakt- und Steuereinheit 22 gesetzt, um ein Dijjs£..a signal zu erzeugen, welches ein Ausgangssignal des Wandlers 28' mindern %ai§en 'Skal^b^ceii^^ljsp^^r^^ 4*&i entsprechend einem digitalen ^?Mögangssd^naaiffHiifei.ijdejf fdas^ersi^e-^^i^. _;B(5 ,dem Binärwert ^:lif" ^öät^^f^t^^et^Ql^iä^ii^i^Jitj- das. Ausgangssignal des Digi^aI^^a£ö%^Man^^

Eingangssignal V^fän^einen'-Vevg^ei.eher^Qi^diHe^^ _ftde^ ,die beiden Spannungeö-vergleicht, rM;Jest.zuste|^f,;\Q.| da.s,.Ein-■gangssignal V^'-däri-Pegel iderrgAAisgangss^ann^g^des digital/ Analog-Wandlers ^übgrsteigtuGderrvdarun^er-.bl^ dieses Vergleiches''wird als ein;tpgiksignal dem,.riegister SAR-40 zugeführt, in welchem der übliche Logikschaltkreis, das; Digitalsignal entsprechend ändert, das dem Wandler 28 zugeführt wird.

In Übereinstimmung mit fp

kreis des Registers SAR^4Q:: durehi ein^^ogramm^ypii Jlntscheidungsstufen durchgeschalteiri,: bis djas;, digital^ Jiingangssignal des Wandlers 28 auf den Attsgangs^ei^ungen _;2^> 26., entsprechende Spannungen erzeugt, deren Merte., daa^ analoge.:.Eingangssignal ^Vin ^eing^renzen· ^Das heißt, die ;_;Schal#i^bzwer^e; 3Q,,.?2 wählen einen Widerstand 34 aus:^.^e3^c^3^_Ain_üsjäeinen Alischlußpunkten Spannungen aufweist¹, dii© ent^a?ecjhiend Dber_halb und. unterhalb .der Eingangsspaririung V^_n^sEegen* -in^demv^^!.^,,.m 4ie Eingangsspannung V_in-einer-der.Aiischlußspajm entspricht, wird diese Spannungii-in; -deia _;A^ph3^punkt, :auf der Ausgangsleitung 26 des Wandlers ausgegeben.

Das digitale Eingangssignal an den Anschlüssen 36 des Wandlers 28 wird somit entwickelt, um die hochrangigen Bits des end-

BAD ORIGINAL

gültigen digitalen Ausgangssignales darzustellen. Diese hochrangigen Bits werden dem Abschnitt 44 des Ausgangsregisters 46 zugeführt. Der nächste und endgültige Schritt dient der Bestimmung der verbleibenden niedrigrangigen Bits des digitalen Ausgangssignales.

Zu diesem Zweck löst die Zeittakt- und Steuereinheit 22 danach die zweite Phase der Umwandlung aus, indem sie den Schalter 18 öffnet und ein Steuersignal zum Schließen des Schalters 20 erzeugt, wodurch die Verbindungen mit den linken Polen in der dargestellten Weise hergestellt werden. Hierdurch wird an den Eingang eines herkömmlichen integrierenden Doppelrampen-Analog/ Digital-Wandlers 60 eine Spannung angelegt, die die Differenz zwischen der analogen Eingangs spannung V. und der Spannung auf der unteren Ausgangsleitung 26 darstellt. Hierbei sei vermerkt, daß die Spannung auf der Leitung 26 das Analogsignal entsprechend dem Digitalsignal B0, B1, B2, das dem Wandler 28 zugeführt wird, darstellt. Der Doppelrampen-Wandler 60 integriert diese Differenzspannung während einer vorgegebenen Zeit-. Periode, die beispielsweise durch 1024 Impulse eines Zeittaktsignales der Zeittakt- und Steuereinheit 22 gebildet wird. Am Ende dieser Integrationsperiode ist die Größe der auf dem Integrationskondensator 62 aufintegrierten Spannung dem zugeführten Signalpegel proportional, der in diesem Fall der Differenz zwischen dem analogen Eingangssignal V,_n und der Ausgangsspannung des Digital/Analog-Wandlers 28 entspricht.

Nach dieser voreingestellten Integrationsperiode des Signales wird der Schalter 20 durch die Zeittakt- und Steuereinheit 22 umgeschaltet, so daß die rechten Pole angeschlossen sind und eine Integration mit umgekehrter Polarität mit einem

- 11 -

Referenzsignal..bewirkt wird, das als Späiuiüng zwischen den Leitungen 24 und.ZS, d.h. als^Spanfttihig ü1ber^! 'deitfraiaögewähiLten Kettenwiderstand 34" vorliegt'. Dürdi diese¹ 3mtegrati<3n mit: umgekehrter Polarität wird die Späinunlr des^ IMtegratibnslöDnden-.sators auf. den i^gan^spegel'TO^>l^ zurückgeführt, die durch "die Größe (föir "fteier'enigigriaUesv d.11., durch die Spannung über dem"ausgewälüLten Iföctei'stand-34'Vorgegeben ist. Ein durch die^Zeittakt- 'xxnä'Ste^er"e^%in^it-fe2--:betäti;gbarer Zähler 64 zählt die Anzahl der^ Zeittak^impulsei;· ^diej während dieser Integration mit uragekehrte'i^ ⁱFolör^:itiät^; ä^is gegeben .herden..

Ein Vergleicher 66 stellt die Rückkehr der Integratorspannung auf den Bezugspegel fest upd hält den Zähler 64^ϊη diesem Zeitpunkt an. Der sodann in dem Zähler gespeicherte Impulszählstand stellt als ein Prozentsatz der anfänglich vorgegebenen Integrations-Zeitperiode die In^ertKylatibn' de^s-" analogen Eingangssignales V_in innerhai^'äes Bereiches der^Spännungen dar, die auf den Leitungen 24"und!"V26 auf tr e tem ~^;Die· Spannungen auf den Leitungen 24 und 26 sind hierbei dWch die Spannung über dem \tderstand 34 festgelegt, der durch das Register SAR-40 ausgewählt wird. Dieser gespeTcheite impulszählfetand wird dem Ausgangsregister 46 zugeleitet,Γ welches' mittels nicht dargestellter herkömmlicher Mittel die Anzähl¹ der ^gespeicherten Impulse in eine entsprechende binäre^ Dig^taläahl umwandelt, die in einem zweiten Abschnitt 68 ^des"Ausgahgsregisters 46 gespeichert v/ird und die verbleTbenden-weniger " signifikanten Bits des Ausgangs si gnale s' repräsentiert"¹.¹ Die· Kombination der Digitalsignale in den Regiöte'iäbschiiitten^^id .68 liefert somit das vollständige digitale Aus gangs signial ".entsprechend der analogen Eingangsspannung

Wie zuvor vermerkt, liefert das durch die Anzahl der Impulse in dem Zähler 64 dargestellte Digitalsignal in Wirklichkeit eine Interpolation zwischen dem Ausgangssignal des Digital/ Analog-Wandlers 28, d.h. der Spannung auf der Leitung 26, und dem nächst höheren analogen Signalpegel dieses Wandlers, d.h. der Spannung auf der Leitung 24. Es ist erkennbar, daß diese Interpolation mit einer/Genauigkeit behaftet ist, da die dem Doppelrampen-Integrator 60 zugeführte Referenzspannung der tatsächlichen Schrittspannung direkt oberhalb dem Pegel der Ausgangsspannung des Wandlers 28 entspricht. Durch Anwendung dieser Methode kann darüber hinaus die gesamte Umwandlung sehr schnell ausgeführt werden.

Fig. 3 zeigt Schaltungseinzelheiten des Schaltnetzwerkes für. einen Digital/Analog-Wandler, der mit einer Widerstandskette arbeitet. Diese spezielle Ausführungsform arbeitet mit einem 4 Bit-Digitalsignal zur Steuerung der Verbindung mit der Kette von Widerständen (16 Widerstände). Es versteht sich jedoch, daß das allgemeine Prinzip auch auf Wandler mit höherer Auflösung anwendbar ist.

Die Schaltnetz\verke 30a, 32a sind so aufgebaut, daß bei einer Änderung des Digitalsignales und einer Änderung der ausgewählten Spannung um einen vollen Analogschritt einer der Spannungen auf den Leitungen 24a, 26a des Schaltnetzwerkes unverändert bleibt und die Spannung auf der anderen Leitung eine Änderung um zwei volle Stufen erfährt, d.h. die Spannung auf der ersten (unveränderten) Leitung überspringt. Dementsprechend wird die Polarität der Spannung zwischen den Leitungen 24a, 24b des Netzwerkes umgekehrt.

Um die richtige Polarität der Spannungsdifferenz wieder herzustellen, wird ein Umkehrschalter 70 durch das vierte Bit betätigt, um die Verbindungen mit den Widerstandsanschlüssen über die Ausgangsleitungen 24b, 26b zu vertauschen. Diese Umkehrung stellt den ursprünclichen Zustand wieder her, in welchem eine Leitung von dem Wandler immer positiv in bezug auf die andere Leitung ist. Die Kombination der durch eine Logik gesteuerten Schaltnetzwerke 30a, 32a und des Umkehrschalters 70 benutzt weniger kostspielige Teile als herkömmliche Schaltnetzwerke zur Erzielung des gleichen Ergebnisses.

Alle Schalter der Netzwerke 30a, 32a sind als MOS-Halbleitere zurichtungen dargestellt und der Umkehrschalter 70 besteht in gleicher Weise aus einer MOS-Halbleitereinrichtung. Die Steueranschlüsse der Schalter sind mit entsprechenden Logiksignalenj wie beispielsweise A, A", usw. bezeichnet. Die Einzelheiten eines geeigneten Logikschaltkreises 72 für die Bildung dieser Logiksignale sind in Fig. 4 dargestellt.

Es wird ein zweistufiger Analog/Digital-Wandler angegeben, bei dem die erste Stufe aus einem mit einer Widerstandskette arbeitenden Digital/Analog-Wandler (28) besteht, der durch ein sukzessives Annäherungsregister (SAR-40) gesteuert wird und in einer ersten Phase der Wandlung eine Gruppe von hochrangigen Bits des digitalen Ausgangssignales bestimmt. Die zweite Stufe besteht aus einem integrierenden Doppelrampen-Analog/Digital-Wandler (60), der in einer zweiten Phase der Umwandlung die verbleibenden niedrigrangigen Bits des digitalen Ausgangssignales bestimmt. Der Doppelrampen-Wandler erhält ein Referenzsignal zugeführt, das von zwei benachbarten Schaltungspunkten der Widerstandskette des Digital/Analog-Wandlers in der ersten Stufe entsprechend den hochrangigen Bits in der ersten Betriebsphase abgeleitet wird, wodurch eine hohe Auflösung sichergestellt wird.

Claims

Dr.PuotM,Or.ftsnfai

Pttouä

Postfach 700845

SchneckenhofetraSe 27

D-βΟΟΟ Frankfurt am Main 70

Telefon (0611)817079

6. Oktober 1982 GzH/Ra.

Analog Devices, Incorporated,^:Norwood, MA 02062 / U.S.A. Analog/Digital-Wandler

Patentansprüche

Analog/Digital-Wandler mit ersten und zweiten Stufen, die der Reihe nach betätigbar sind, um entsprechend eine erste Gruppe hochrangiger Bits und eine zweite Gruppe niedrigrangiger Bits zu erzeugen, welche zusammen ein digitales Ausgangssignal entsprechend einem analogen Eingangssignal bilden, gekennzeichnet durch

(A) einen Digital/Analog-Wandler innerhalb der ersten Stufe zur Erzeugung eines diskreten sich progressiv von Signalen einer Gruppe unterscheidenden analogen Signalpegels auf eine Ausgangsleitung entsprechend einem digitalen dem Digital/Analog-Wandler zugeführten Eingangssignal;

einen Steuerschaltkreis, der aufgrund des analogen Eingangssignales und des analogen Ausgangssignales auf der Ausgangsleitung in einer ersten Phase der Digital/Analog-Wandlung diese Signale vergleicht und ein digitales Eingangssignal für den Digital/Analog-Wandler bildet, das das Signal auf der Ausgangsleitung auf einen Pegel setzt, der dem Wert des analogen Eingangssignales am nächsten ist, wobei dieses digitale Eingangssignal die erste Gruppe der hochrangigen Bits bildet; und

(B) einen Analog/Digital-Wandler, der einen Teil der zweiten Stufe bildet;

wobei der Steuerschaltkreis in einer .zweiten Phase der Analog/Digital-Wandlung dazu dient, dem .Analog/Digital-Wandler ein Ausgangssignal der ersten Stufe zuzuführen und diesen zu betätigen, um die Gruppe der niedrigrangigen Bits zu bilden.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Digital/Analog-Wandler vom segmentierten Widerstandskettentyp ist, wobei das Referenzsignal als eine entsprechende Spannung auf einem Paar von Leitungen entsprechend dem Potential an den Endanschlüssen eines der in Übereinstimmung mit dem digitalen Eingangssignal ausgewählten Kettenwiderstandes gebildet wird.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Analog/Digital-Wandler ein integrierender Wandler ist.

4. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Analog/Digital-Wandler ein integrierender Doppelrampen-Wandler ist, der zuerst betätigt wird, um in einer Richtung ein Signal entsprechend der Differenz zwischen dem analogen Eingangssignal und dem analogen Ausgangssignal ■ der ersten Stufe zu integrieren und sodann betätigt wird, um das Referenzsignal in umgekehrter Richtung zu integrieren und die Gruppe der niedrigrangigen Bits gemäß dem Verhältnis der aufeinanderfolgenden Integrationszeitperioden als eine Interpolation zwischen den beiden Signalpegeln, die durch das Referenzsignal dargestellt werden, zu bilden.

Verfahren zur Umwandlung eines analogen Eingangssignales in ein entsprechendes digitales Ausgangssignal, gekennzeichnet durch folgende Schritte:

A. Zuführung des analogen Eingangssignales zu einer ersten Wandlerstufe, die einen Digital/Analog-Wandler mit einer. Steuereinrichtung umfaßt, -welche betätigter ist, um ein digitales Eingangssignal entsprechend einem analogen Eingangssignal zu bilden;

B. Betätigung der ersten Stufe, um das digitale Eingangssignal zu bilden, das als eine Gruppe von hochrangigen Bits des endgültigen digitalen Ausgangssignales entsprechend dem analogen Eingangssignal dient, wobei der Digital/Analog-Wandler ein analoges Ausgangssignal entsprechend der hochrangigen Bits erzeugt;

C. Bildung eines Referenzsignales in der ersten Wandlerstufe, das sowohl das analoge Ausgangssignal des Digital/ Analog-Wandlers als auch den nächsten sukzessiven diskreten analogen Signalpegel dieses Digital/Analog-Wandlers darstellt, der zusammen mit dem analogen Ausgangssignal das analoge Eingangssignal dazwischen einschließt;

D. Zuführung des Referenzsignales und des analogen Eingangssignales zu einer zweiten Wandlerstufe, die einen Analog/Digital-Wandler umfaßt; und

E. Betätigung der zweiten Wandlerstufe, um die verbleibenden niedrigrangigen Bits des digitalen Ausgangssignales durch Interpolation des analogen Eingarigssignales zwischen den beiden durch das Referenzsignal dargestellten Signalpegeln zu bilden.

6. Verfahren nach Anspruch 5_t gekennzeichnet durch den Schritt der Bildung des analogen Ausgangssignales durch Steuerung des Digital/Analog-Wandlers durch ein sukzessives Annäherungsregister und eine zugeordnete Steuereinrichtung.

7. Verfahren nach Anspruch 5_t gekennzeichnet durch den Schritt der Bildung der niedrigrangigen Bits durch einen integrierenden Doppelrampen-Wandler, wobei in einer ersten Phase eine Integration der Differenz zwischen dem analogen Eingangssignal und dem Ausgangesignal des Digital/Analog-Wandlers durchgeführt wird und in einer zweiten Phase eine umgekehrte Integration unter Verwendung des Referenzsignales als Eingangssignal für den Analog/Digital-Wandler erfolgt.