JP6633330B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、半導体装置、表示装置、又は電子機器に関する。また、本発明の一形態は、例えば、半導体を利用した回路、処理回路、記憶回路、それらの駆動方法、又はそれらの作製方法等に関する。

発光素子を用いたアクティブマトリクス型の表示装置の画素について、様々な回路構成が提案されている。一般的に、画素には、発光素子、画素への映像信号の入力を制御するトランジスタ、および発光素子に供給する電流を制御するトランジスタ（駆動トランジスタ）が少なくとも設けられている。駆動トランジスタを流れるドレイン電流を発光素子に供給することで、ドレイン電流の値に応じた輝度で発光素子を発光させている。駆動トランジスタのドレイン電流は、映像信号の電圧により制御される。

そのため、表示装置の画面を構成する複数の画素間で、駆動トランジスタの電気特性（閾値電圧、電界効果移動度等）にばらつきがあると、同じ電圧の映像信号を供給しても、発光素子の輝度にばらつきが生じてしまう。複数の画素間での駆動トランジスタの電気特性のばらつきは、表示装置の表示品位を低下させしまう原因の１つである。

一方、アクティブマトリクス型の表示装置は高精細化のため多画素化が推し進められており、１つの表示装置に数十万乃至数千万もの画素が設けられている。例えば、画素数は、解像度がＦｕｌｌ−ＨＤであれば、１，３６６×７６８×３（ＲＧＢ）＝１，０４９，０８８であり、８ｋ４ｋ（スーパーハイビジョン）であれば、７，６８０×４，３２０×３（ＲＧＢ）＝３３，１７７，６００である。多数の画素同士で駆動トランジスタの電気特性を完全に一致させるのは非常に困難である。そこで、駆動トランジスタの電気特性を取得し、発光素子の輝度を補正することが提案されている（例えば、特許文献１）。

表示部の多階調化、及び高精細化等に対応するため、表示装置のドライバ回路、特にソースドライバ回路には、専用のＩＣ（ドライバＩＣ）が採用されている（例えば、特許文献２を参照）。

表示装置の画素回路またはドライバ回路には、半導体薄膜を用いたトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）が用いられることが多い。近年、これらトランジスタに適用可能な半導体薄膜として、酸化物半導体が注目されている（特許文献３）。

特開２００９−２６５４５９号公報 特開２００７−２８６５２５号公報 特開２００７−１２３８６１号公報

画素の駆動トランジスタの電気特性を取得するための回路は、画素を流れる１ｎＡ乃至数百ｎＡ程度の非常に小さな電流の信号を扱う。そのため、この回路の動作を検証する場合は、このような微小な電流信号によって検証することが望ましい。

そこで、本発明の一形態は、微小な電流を高精度に検出することが可能な半導体装置を提供することを課題の一つとする。また、本発明の一形態は、微小な電流を少ない消費電力で検出することが可能な半導体装置を提供することを課題の一つとする。また、本発明の一形態は、新規な半導体装置、または新規な半導体装置の動作方法を提供することを課題の一つとする。

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。

本発明の一態様は、第１の回路と、第２の回路と、第１のトランジスタと、第２のトランジスタと、を有する半導体装置である。第１の回路は、第１のトランジスタを介して、第１のアナログ信号が入力される。第１の回路は、第２のトランジスタを介して、第２のアナログ信号が入力される。第１のアナログ信号は第１の電流の値を含む。第２のアナログ信号は第２の電流の値を含む。第１の回路は、第１のアナログ信号を、第１のデジタル信号に変換する。第２の回路は、第１のデジタル信号に応じて、第２のデジタル信号を生成する。第１の回路は、第２のデジタル信号に応じて、第２のアナログ信号を第３のデジタル信号に変換する。第１又は第２のトランジスタは、チャネル形成領域に酸化物半導体を含む。

上記態様において、第２の電流は表示装置の画素に流れる電流である。

上記態様において、第１の回路は、積分回路と、コンパレーターと、カウンターを有することが好ましい。

上記態様において、第２の回路は、逐次比較レジスタを有することが好ましい。

上記態様において、酸化物半導体は、インジウム、亜鉛、Ｍ（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）を含むことが好ましい。

本発明の一態様は、上記態様に記載の半導体装置と、表示装置と、を有する電子機器である。

なお、本明細書等において、”第１”、”第２”、”第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。

本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。

トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電体、不純物領域等と言い換えることが可能である。また、端子等をノードと言い換えることが可能である。

電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０Ｖを意味しない場合もある。

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いいに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域では、同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域では、一つの回路ブロックでおこなう処理を複数の回路ブロックでおこなうよう設けられている場合もある。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

本発明の一形態により、微小な電流を高精度に検出することが可能な半導体装置を提供することが可能となる。または、本発明の一形態により、微小な電流を少ない消費電力で検出することが可能な半導体装置を提供することが可能となる。または、本発明の一形態により、新規な半導体装置、または新規な半導体装置の動作方法を提供することが可能になる。

なお、複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。

半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の動作例を示すタイミングチャート。 半導体装置の構成例を示す回路図。 半導体装置の動作例を説明するフロー図。 半導体装置の構成例を示す回路図。 表示装置の構成例を示す回路ブロック図。 表示装置の構成例を示す分解斜視図。 表示パネルの構成例を示す平面図。 （Ａ）画素の構成例を示す回路図。（Ｂ）同動作例を示すタイミングチャート。 モニタ回路の構成例を示す回路図。 表示パネルの構成例を示す断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 電子機器の構成例を示す図。 電子機器の構成例を示す図。

以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

また、同じ符号を用いる場合、特に、その中でも区別する必要があるときには、符号に”＿１”、”＿２”、”［ｎ］”、”［ｍ、ｎ］”等の識別用の符号を付記して記載する場合がある。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図１乃至図６を用いて説明を行う。

〈〈半導体装置の構成例１〉〉
図１は、半導体装置１０の構成例を示す回路図である。半導体装置１０は、複数のトランジスタＭ１（Ｍ１［１］乃至Ｍ１［Ｎ］、Ｎは１以上の自然数）と、複数のトランジスタＭ２（Ｍ２［１］乃至Ｍ２［Ｎ］）、と、インバータ４２と、複数のＡＮＤ４１と、複数の回路ＩＦ＿ＣＯＮＶ（ＩＦ＿ＣＯＮＶ［１］乃至ＩＦ＿ＣＯＮＶ［Ｎ］）と、回路ＤＣＣＳ（Ｄｉｇｉｔａｌ Ｃａｌｉｂｒａｔｉｏｎ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ）と、複数のＴＲＩＢＵＦ（トライステートバッファ回路）４３と、回路ＳＲ（シフトレジスタ）と、を有している。

なお、以下ではトランジスタＭ１及びトランジスタＭ２をｎチャネル型トランジスタとして説明を行うが、本発明の一態様は、トランジスタＭ１及びトランジスタＭ２がｐチャネル型トランジスタの場合にも適用することが可能である。

図１に示す信号Ｉ_ＭＯＮ（Ｉ_ＭＯＮ［１］乃至Ｉ_ＭＯＮ［Ｎ］）は、表示装置の画素に流れる電流の値（アナログ信号）を情報として含んでいる。半導体装置１０は、これら信号Ｉ_ＭＯＮを、デジタル信号に変換し、信号ＣＭＯＵＴとして出力する機能を有する。

また、図１に示す信号Ｉ_ＴＥＳＴは、基準となる電流の値（アナログ信号）を情報として含んでいる。半導体装置１０は、この信号Ｉ_ＴＥＳＴを利用して、信号Ｉ_ＭＯＮから信号ＣＭＯＵＴを生成する際に生じる誤差を校正する機能を有する。

信号Ｉ_ＴＥＳＴはトランジスタＭ１を介して、回路ＩＦ＿ＣＯＮＶに入力される。また、信号Ｉ_ＭＯＮはトランジスタＭ２を介して、回路ＩＦ＿ＣＯＮＶに入力される。なお、信号Ｉ_ＭＯＮ、Ｉ_ＴＥＳＴは、外部の画素から回路ＩＦ＿ＣＯＮＶに流れ込む電流だけでなく、回路ＩＦ＿ＣＯＮＶから外部の画素へ流れ込む電流を扱うことも可能である。

回路ＩＦ＿ＣＯＮＶに入力される信号の切り替えは、トランジスタＭ１、Ｍ２のオン（導通）／オフ（非導通）を制御することで行うことができる。また、トランジスタＭ１、Ｍ２のオン／オフの制御は、信号ＴＥＳＴによって行われる。信号ＴＥＳＴは、ＡＮＤ４１を介してトランジスタＭ１のゲートに与えられ、インバータ４２を介して、トランジスタＭ２のゲートに与えられる。

回路ＩＦ＿ＣＯＮＶは、入力されたアナログ信号をデジタル信号である信号ＯＵＴ（信号ＯＵＴ＿１乃至ＯＵＴ＿Ｎ）に変換して出力する機能を有する。

また、回路ＳＲはシフトレジスタであり、信号ＯＵＴ＿１乃至ＯＵＴ＿Ｎのうち、１つの信号を選択する機能を有する。図１に記載されている信号ＳＰと信号ＳＣＬＫは、それぞれ、回路ＳＲに入力されるパルス信号とクロック信号を表している。

回路ＳＲは、複数の信号ＳＥＬ（ＳＥＬ［１］乃至ＳＥＬ［Ｎ］）を出力する。信号ＳＥＬ［１］乃至ＳＥＬ［Ｎ］のうち、１つの信号がＨｉｇｈレベル（以下、Ｈレベル）になり、残りのＮ−１の信号がＬｏｗレベル（Ｌレベル）になる。Ｈレベルになった信号ＳＥＬは、ＴＲＩＢＵＦ４３を導通状態にする。一方で、Ｌレベルになった信号ＳＥＬは、ＴＲＩＢＵＦ４３をハイインピーダンスにする。このようにして、回路ＳＲに選択された信号ＯＵＴは、信号ＣＭＯＵＴとして外部に出力される。

例えば、信号ＳＥＬ［１］及び信号ＴＥＳＴがＨレベルになる場合を考える。このとき、トランジスタＭ１［１］のゲートにはＨレベルの電位が与えられ、トランジスタＭ１［１］はオンになる。一方で、トランジスタＭ２［１］乃至Ｍ２［Ｎ］のゲートにはＬレベルの電位が与えられ、トランジスタＭ２［１］乃至Ｍ２［Ｎ］はオフになる。また、信号ＳＥＬ［２］乃至ＳＥＬ［Ｎ］はＬレベルになり、トランジスタＭ１［２］乃至Ｍ１［Ｎ］はオフになる。その結果、トランジスタＭ１［１］のみがオンになり、信号Ｉ_ＴＥＳＴが、回路ＩＦ＿ＣＯＮＶ［１］に入力される。

例えば、信号ＳＥＬ［１］がＨレベルになり、信号ＴＥＳＴがＬレベルになる場合を考える。このとき、トランジスタＭ１［１］乃至Ｍ１［Ｎ］のゲートにはＬレベルの電位が与えられ、トランジスタＭ１［１］乃至Ｍ［Ｎ］はオフになる。一方で、トランジスタＭ２［１］乃至Ｍ２［Ｎ］のゲートにはＨレベルの電位が与えられ、トランジスタＭ２［１］乃至Ｍ２［Ｎ］はオンになる。その結果、信号Ｉ_ＭＯＮ［１］乃至Ｉ_ＭＯＮ［Ｎ］が、回路ＩＦ＿ＣＯＮＶに入力される。信号ＳＥＬは、信号ＳＥＬ［１］以外はＬレベルになっているので、信号ＯＵＴ＿１のみが、信号ＣＭＯＵＴとして外部に出力される。

回路ＤＣＣＳは、上述した回路ＩＦ＿ＣＯＮＶの変換機能を校正する機能を有する。信号ＴＥＳＴがＨレベルになる場合、信号Ｉ_ＴＥＳＴは、回路ＩＦ＿ＣＯＮＶに入力され、信号ＯＵＴとして出力される。信号ＯＵＴは回路ＤＣＣＳに入力される。

また、回路ＤＣＣＳは、信号Ｉ_ＴＥＳＴが理想的にデジタル信号に変換された場合の信号Ｘを生成する機能を有する。回路ＤＣＣＳは、信号ＯＵＴと信号Ｘの比較を行い、二つの信号のずれから、信号ＯＵＴの校正量を回路ＩＦ＿ＣＯＮＶに伝える。回路ＩＦ＿ＣＯＮＶは、決定された校正量に従って、信号Ｉ_ＭＯＮを信号ＯＵＴに変換する。信号Ｉ_ＭＯＮは最終的に信号ＣＭＯＵＴとして、外部に出力される。

なお、半導体装置１０は、上述の信号以外にも、信号ＣＬＫ１及び信号ＣＬＫ２が外部から入力される。これらの信号は、回路ＩＦ＿ＣＯＮＶ及び回路ＤＣＣＳに入力され、それぞれの回路の動作に利用される。

なお、本実施の形態では８ビットのデータを扱う場合の例を示しているが、これに限定されず、本発明の一態様は、任意のｋビット（ｋは１以上の自然数）のデータを扱うことも可能である。

半導体装置１０において、トランジスタＭ１はオフ電流が小さいトランジスタが好ましい。なお、オフ電流とは、トランジスタがオフの時に流れるリーク電流のことを表す。別言すると、ｎチャネル型トランジスタにおいて、ゲートとソースの間に閾値未満の電圧が印加されたときに（または、ｐチャネル型トランジスタにおいて、ゲートとソースの間に閾値より大きい電圧が印加されたときに）、ソースとドレインの間に流れるリーク電流のことを表す。

例えば、トランジスタＭ１［１］がオン、トランジスタＭ１［２］乃至Ｍ１［Ｎ］がオフの場合を考える。トランジスタＭ１［２］乃至Ｍ１［Ｎ］はトランジスタＭ１［１］と並列に接続されているため、トランジスタＭ１［２］乃至Ｍ１［Ｎ］のオフ電流が大きければ、信号Ｉ_ＴＥＳＴの電流は、トランジスタＭ１［２］乃至Ｍ１［Ｎ］を経由して外部へ漏れ出てしまう。信号Ｉ_ＴＥＳＴは、１ｎＡ乃至数百ｎＡ程度の非常に小さな電流を扱っているため、僅かな電流の漏れでも大きな影響を受ける。その結果、回路ＩＦ＿ＣＯＮＶ［１］に、信号Ｉ_ＴＥＳＴの電流が正しく伝えられず、回路ＤＣＣＳの校正が正確に行われない。

そのため、トランジスタＭ１にオフ電流の小さいトランジスタを適用することで、半導体装置１０は、信号Ｉ_ＴＥＳＴの電流値を高精度に検出することが可能になる。

また、トランジスタＭ１にオフ電流の小さいトランジスタを適用することで、半導体装置１０は、少ない消費電力で信号Ｉ_ＴＥＳＴの電流値を検出することが可能になる。

トランジスタＭ１は、チャネル形成領域にシリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも小さい半導体材料を用いればよい。例えば、当該半導体材料として酸化物半導体が好ましい。チャネル形成領域に酸化物半導体を用いた酸化物半導体トランジスタはオフ電流値が著しく小さい。

半導体装置１０において、例えば、トランジスタＭ１以外の素子を、例えばＳｉ又はＳｉＧｅなどの半導体基板に形成し、さらにその上に、トランジスタＭ１を酸化物半導体トランジスタで形成してもよい。

トランジスタＭ１だけでなく、トランジスタＭ２にも、上述のオフ電流が小さいトランジスタを適用することが好ましい。トランジスタＭ１だけでなく、トランジスタＭ２のオフ電流も小さくすることで、半導体装置１０は、より高精度に信号Ｉ_ＭＯＮ及び信号Ｉ_ＴＥＳＴの電流値を検出することが可能になる。また、半導体装置１０は、より少ない消費電力で信号Ｉ_ＭＯＮ及び信号Ｉ_ＴＥＳＴの電流値を検出することが可能になる。

その場合、例えば、トランジスタＭ１及びトランジスタＭ２以外の素子を、例えばＳｉ又はＳｉＧｅなどの半導体基板に形成し、さらにその上に、トランジスタＭ１及びトランジスタＭ２を酸化物半導体トランジスタで形成してもよい。

なお、酸化物半導体トランジスタの詳細については、後述する実施の形態３で説明を行う。

〈回路ＩＦ＿ＣＯＮＶの構成例〉
次いで、図１に示す回路ＩＦ＿ＣＯＮＶの具体的な構成例について説明する。なお、説明の明瞭化のために、まずは、回路ＩＦ＿ＣＯＮＶの基本動作について説明を行う。回路ＩＦ＿ＣＯＮＶが回路ＤＣＣＳに接続され、校正機能を持つ場合については後ほど説明を行う。

図２に回路ＩＦ＿ＣＯＮＶの回路図の一例を示す。回路ＩＦ＿ＣＯＮＶは、ラッチ５７と、カウンター５８と、コンパレーター５９と、積分回路５３を有している。また、積分回路５３は、オペアンプ５０と、容量素子５１と、スイッチ５２を含む。

回路ＩＦ＿ＣＯＮＶは外部から信号ＣＬＫ１と信号ＣＬＫ２が入力される。信号ＣＬＫ１と信号ＣＬＫ２は、異なる周波数を持ち、信号ＣＬＫ１の方が、信号ＣＬＫ２よりも周波数が高いことが好ましい。信号ＣＬＫ１は、カウンター５８に入力され、信号ＣＬＫ２は、スイッチ５２、カウンター５８及びラッチ５７に入力される。

容量素子５１の一方の電極はオペアンプ５０の反転入力端子（−）に電気的に接続され、容量素子５１の他方の電極はオペアンプ５０の出力端子に電気的に接続される。

スイッチ５２は、容量素子５１の一方の電極と、容量素子５１の他方の電極の間に設けられる。スイッチ５２は、信号ＣＬＫ２に従って、オンとオフを切り替える機能を有する。スイッチ５２は、トランジスタで作製してもよい。

オペアンプ５０の反転入力端子には、信号Ｉ_ＭＯＮまたは信号Ｉ_ＴＥＳＴが入力され、オペアンプ５０の非反転入力端子（＋）には、電位ＶＲＥＦ１が入力され、オペアンプ５０の出力端子は、信号ＯＵＴ＿ＯＰを出力する。

オペアンプ５０は、増幅回路であり、反転入力端子と非反転入力端子の電位差を増幅し、出力する機能を有する。

コンパレーター５９の反転入力端子（−）は、オペアンプ５０の出力端子に電気的に接続される。コンパレーター５９の反転入力端子には、信号ＯＵＴ＿ＯＰが入力され、コンパレーター５９の非反転入力端子（＋）には、電位ＶＲＥＦ２が入力され、コンパレーター５９の出力端子は、信号ＯＵＴ＿ＣＯＭＰを出力する。

コンパレーター５９は、非反転入力端子に与えられた第１の電位と、反転入力端子に与えられた第２の電位を比較し、第１の電位が第２の電位よりも高い場合はＨレベルの電位を出力し、第１の電位が第２の電位よりも低い場合はＬレベルの電位を出力する機能を有する。

カウンター５８は、信号ＣＬＫ１の電位がＨレベルからＬレベルへ切り替わる回数（あるいはＬレベルからＨレベルへ切り替わる回数）を数える機能を有し、その回数（カウント数）を信号ＯＵＴ＿ＣＯＵＮＴとして出力する機能を有する。また、カウンター５８は、内部にラッチ回路を含み、信号ＯＵＴ＿ＣＯＭＰの電位がＬレベルからＨレベルに変化した時、直前のカウント数を保持する機能を有する。また、カウンター５８に信号ＣＬＫ２が与えられると、信号ＯＵＴ＿ＣＯＵＮＴのカウント数は０に初期化される機能を有する。なお、信号ＣＬＫ１の電位がＨレベルからＬレベルへ切り替わる回数（あるいはＬレベルからＨレベルへ切り替わる回数）を、信号ＣＬＫ１のパルスの数と呼ぶ場合もある。

ラッチ５７は、信号ＣＬＫ２の電位がＬレベルからＨレベルへ変化する時、直前の信号ＯＵＴ＿ＣＯＵＮＴを記憶し、信号ＯＵＴとして出力する機能を有する。

次に、図３に示すタイミングチャート図を用いて、回路ＩＦ＿ＣＯＮＶの動作の一例を説明する。

図３に示すタイミングチャートは、信号ＣＬＫ１、信号ＣＬＫ２、信号ＯＵＴ＿ＯＰ、信号ＯＵＴ＿ＣＯＭＰ、信号ＯＵＴ＿ＣＯＵＮＴ及び信号ＯＵＴの電位変化を表している。図３に示す時刻Ｔ１乃至Ｔ５は、動作のタイミングを説明するために付したものである。

前述したとおり、信号ＯＵＴ＿ＣＯＵＮＴ及び信号ＯＵＴは、信号ＣＬＫ１のカウント数を含む。図３は、これらのカウント数を、８ビットの１６進数で表した例を示している。

まず、時刻Ｔ１において、信号ＣＬＫ２がＬレベルからＨレベルへと変化する。このとき、スイッチ５２がオンになり、容量素子５１は放電を開始する。その後、信号ＯＵＴ＿ＯＰは、電位ＶＲＥＦ１に初期化される。

また、時刻Ｔ１において、カウンター５８がリセットされ、信号ＯＵＴ＿ＣＯＵＮＴは００になる。また同時に、ラッチ５７は、直前の信号ＯＵＴ＿ＣＯＵＮＴを記憶し、信号ＯＵＴとして出力する。図３では、時刻Ｔ１以前の信号ＯＵＴ＿ＣＯＵＮＴのデータ（５Ｅ）が、時刻Ｔ１以後に信号ＯＵＴとして出力されるようすがわかる。

次に、時刻Ｔ２において、信号ＣＬＫ２がＨレベルからＬレベルへ変化する。このとき、スイッチ５２がオフになり、容量素子５１が充電を開始し、積分回路５３の積分が始まる。信号Ｉ_ＭＯＮ又は信号Ｉ_ＴＥＳＴを時間で積分した電位は、信号ＯＵＴ＿ＯＰとして出力される。信号ＯＵＴ＿ＯＰの電位は徐々に低下する。

また、時刻Ｔ２から、カウンター５８が、信号ＣＬＫ１の電位がＨレベルからＬレベルへ変化する回数（あるいはＬレベルからＨレベルへ変化する回数）を数え始め、カウント数を信号ＯＵＴ＿ＣＯＵＮＴとして出力する。

次に、時刻Ｔ３において、信号ＯＵＴ＿ＯＰの電位が電位ＶＲＥＦ２と等しくなり、信号ＯＵＴ＿ＣＯＭＰの電位がＬレベルからＨレベルへ変化する。このとき、カウンター５８に含まれているラッチ回路が機能し、に時刻Ｔ３におけるカウント数（図３の場合は５Ｂ）が、信号ＯＵＴ＿ＣＯＵＮＴとして保持される。

その後、信号ＯＵＴ＿ＯＰの電位は下がり続け、電位ＧＮＤに到達する。

次に、時刻Ｔ４において、時刻Ｔ１と同様に、信号ＣＬＫ２の電位がＬレベルからＨレベルへ変化し、容量素子５１の放電が開始される。その後、信号ＯＵＴ＿ＯＰは電位ＶＲＥＦ１に初期化される。

また、時刻Ｔ４において、信号ＯＵＴ＿ＣＯＭＰの電位はＨレベルからＬレベルへ変化し、カウンター５８のラッチが解除される。また同時に、信号ＣＬＫ２によって、信号ＯＵＴ＿ＣＯＵＮＴは００に初期化される。直前の信号ＯＵＴ＿ＣＯＵＮＴのデータ（図３では５Ｂ）は、信号ＯＵＴとして出力される。このときの信号ＯＵＴは、信号Ｉ_ＭＯＮ又は信号Ｉ_ＴＥＳＴの電流値に対応したものである。すなわち、信号Ｉ_ＭＯＮ又は信号Ｉ_ＴＥＳＴをデジタル信号に変換したものである。

以降、上述の動作を繰り返すことで、信号Ｉ_ＭＯＮ又は信号Ｉ_ＴＥＳＴを信号ＯＵＴに変換することができる。

〈校正機能をもつ回路ＩＦ＿ＣＯＮＶの構成例〉
次に、回路ＩＦ＿ＣＯＮＶに、校正機能をもつ回路ＤＣＣＳを追加した構成例について、図４を用いて説明を行う。

図４に示す回路ＩＦ＿ＣＯＮＶは、図２に示す回路ＩＦ＿ＣＯＮＶに、並列に接続された複数の容量素子Ｃ（Ｃ［０］乃至Ｃ［７］）と、容量素子Ｃの電気的な接続を制御する複数のスイッチＳ１（Ｓ１［０］乃至Ｓ１［７］）及びスイッチＳ２（Ｓ２［０］乃至Ｓ２［７］）と、ラッチ６４を追加したものである。また、図４に示す回路ＩＦ＿ＣＯＮＶは、図２に示す回路ＩＦ＿ＣＯＮＶのカウンター５８とラッチ５７を、一つの回路６３にまとめている。

図４の回路ＤＣＣＳは、カウンター６５、コンパレーター６６、ＳＡＲ（Ｓｕｃｃｅｓｓｉｖｅ Ａｐｐｒｏｘｉｍａｔｉｏｎ Ｒｅｇｉｓｔｅｒ）６７を有している。

カウンター６５は、信号ＣＬＫ１を受け取り、信号Ｘを生成する機能を有する。信号Ｘは、信号Ｉ_ＴＥＳＴが回路ＩＦ＿ＣＯＮＶで理想的に変換されたときのデジタル信号である。

コンパレーター６６は、信号Ｙと信号Ｘを比較し、比較結果を”１”（Ｈレベル）又は”０”（Ｌレベル）の２値で出力する機能を有する。例えば、Ｘ≧Ｙのときは、”１”を出力し、Ｘ＜Ｙのときは、”０”を出力すると仮定する。

ＳＡＲ６７は、逐次比較レジスタである。ＳＡＲ６７は、コンパレーター６６での比較結果を受けて、信号Ｚを生成する機能を有する。

ラッチ６４は、信号Ｚを、一時的に保持する機能を有する。信号ＴＥＳＴ及び信号ＳＥＬがＨレベルになった場合に、ラッチが解除され、信号Ｚを信号ＣＡ＿ＲＥＧとして積分回路に渡す。

回路ＩＦ＿ＣＯＮＶは、積分回路に含まれる容量素子のばらつきによって、出力される信号ＯＵＴに誤差を生じてしまう。回路ＤＣＣＳは、そうした誤差を校正するための信号Ｚを、回路ＩＦ＿ＣＯＮＶに供給する機能を有する。

以下に、回路ＩＦ＿ＣＯＮＶ及び回路ＤＣＣＳが、信号を校正する手順について、図５を用いて説明を行う。なお、以下の説明は、明瞭化のために実際の回路動作をある程度単純化したものであり、本発明の一態様はこれに限定されない。例えば、図５は、６ビットの信号を処理する場合の手順を示しているが、本発明の一態様は、任意のｋビット（ｋは１以上の自然数）のデータを扱う場合に適用することが可能である。

まず、信号ＴＥＳＴがＨレベルになり、信号Ｉ_ＴＥＳＴが回路ＩＦ＿ＣＯＮＶを介して、信号ＯＵＴに変換される。

信号ＯＵＴは、ＴＲＩＢＵＦ４３を介して、信号Ｙとして回路ＤＣＣＳに入力される。

コンパレーター６６は、信号Ｘと信号Ｙを比較し、比較結果をＳＡＲ６７に渡す。例えば、Ｘ＝４５、Ｙ＝３２の場合、Ｘ≧Ｙとなり、”１”を出力する（図５ Ｓｔｅｐ１）。

次に、ＳＡＲ６７は、コンパレーター６６の比較結果を受けて、信号Ｚを決定する。例えば、Ｚ＝１６とする。

ラッチ６４は、信号Ｚを受け取り、信号ＣＡ＿ＲＥＧとして積分回路に渡す。

積分回路は、信号ＣＡ＿ＲＥＧに応じて、スイッチＳ１、Ｓ２の導通／非導通を決定し、付加される容量の値を変更する。その結果、回路ＩＦ＿ＣＯＮＶが更新される。

更新された回路ＩＦ＿ＣＯＮＶを通じて、再び、信号Ｉ_ＴＥＳＴはデジタル信号に変換され、信号Ｙとしてコンパレーター６６に入力される。このとき、信号Ｙは３２＋１６＝４８となる。

Ｘ＝４５、Ｙ＝４８、Ｘ＜Ｙとなり、コンパレーター６６は、”０”を出力する（図５ Ｓｔｅｐ２）。

ＳＡＲ６７は、コンパレーターの比較結果を受けて、先ほど与えたＺ＝１６は棄却する。次に、例えばＺ＝８とする。

上述と同じ手順を経て、信号Ｙが再びコンパレーター６６に入力される。このときＹ＝３２＋８＝４０となる。

Ｘ＝４５、Ｙ＝４０、Ｘ≧Ｙとなり、コンパレーター６６は、”１”を出力する（図５ Ｓｔｅｐ３）。

ＳＡＲ６７は、コンパレーター６６の比較結果を受けて、先ほどのＺ＝８を採用する。次に、例えばＺ＝８＋４＝１２とする。

上述と同じ手順を経て、信号Ｙが再びコンパレーター６６に入力される。このときＹ＝３２＋８＋４＝４４となる。

Ｘ＝４５、Ｙ＝４４、Ｘ≧Ｙとなり、コンパレーター６６は、”１”を出力する（図５ Ｓｔｅｐ４）。

ＳＡＲ６７は、コンパレーター６６の比較結果を受けて、先ほどのＺ＝８＋４を採用する。次に、例えばＺ＝８＋４＋２＝１４とする。

上述と同じ手順を経て、信号Ｙが再びコンパレーター６６に入力される。このときＹ＝３２＋８＋４＋２＝４６となる。

Ｘ＝４５、Ｙ＝４６、Ｘ＜Ｙとなり、コンパレーター６６は、”０”を出力する（図５ Ｓｔｅｐ５）。

ＳＡＲ６７は、コンパレーター６６の比較結果を受けて、先ほどのＺ＝８＋４＋２を棄却する。次に、例えばＺ＝８＋４＋１＝１３とする。

上述と同じ手順を経て、信号Ｙが再びコンパレーター６６に入力される。このときＹ＝３２＋８＋４＋１＝４５となる。

Ｘ＝４５、Ｙ＝４５、Ｘ≧Ｙとなり、コンパレーター６６は、”１”を出力する（図５ Ｓｔｅｐ６）。

ＳＡＲ６７は、コンパレーター６６の比較結果を受けて、先ほどのＺ＝８＋４＋１を採用する。

以上の手順により、回路ＤＣＣＳは、回路ＩＦ＿ＣＯＮＶを校正する信号Ｚ（Ｚ＝８＋４＋１＝１３）を決定する。

信号Ｚが決定した後は、信号ＴＥＳＴがＬレベルになり、信号Ｉ_ＭＯＮを回路ＩＦ＿ＣＯＮＶに入力する。このとき、ラッチ６４は、信号ＣＡ＿ＲＥＧを保持した状態にあるため、回路ＩＦ＿ＣＯＮＶは、校正された状態を維持している。

最終的に、校正された信号ＯＵＴが、信号ＣＭＯＵＴとして外部に出力される。

以上、上記構成とすることで、半導体装置１０は、微小な電流を高精度に検出することが可能になる。また、半導体装置１０は、微小な電流を少ない消費電力で検出することが可能になる。

〈〈半導体装置の構成例２〉〉
図６は、本発明の一態様である半導体装置２０の構成例を示している。

図１の半導体装置１０において、回路ＩＦ＿ＣＯＮＶは複数存在し、信号Ｉ_ＭＯＮ［１］乃至Ｉ_ＭＯＮ［Ｎ］は、それぞれに対応した回路ＩＦ＿ＣＯＮＶに入力される。一方で、図６の半導体装置２０において、信号Ｉ_ＭＯＮ［１］乃至Ｉ_ＭＯＮ［Ｎ］は、１つの回路ＩＦ＿ＣＯＮＶに入力される。

図６のような構成をとることで、半導体装置２０は、回路の占有面積を小さくでき、デバイスを小型化することが可能になる。

また、図６のような構成をとることで、半導体装置２０は、回路ＩＦ＿ＣＯＮＶごとのばらつきの影響を低減することが可能になる。

半導体装置２０において、トランジスタＭ２はオフ電流が小さいトランジスタが好ましい。例えば、トランジスタＭ２［１］がオン、トランジスタＭ２［２］乃至Ｍ２［Ｎ］がオフの場合を考える。トランジスタＭ２［２］乃至Ｍ２［Ｎ］はトランジスタＭ２［１］と並列に接続されているため、トランジスタＭ２［２］乃至Ｍ２［Ｎ］のオフ電流が大きければ、信号Ｉ_ＭＯＮ［１］の電流は、トランジスタＭ２［２］乃至Ｍ２［Ｎ］を経由して外部へ漏れ出てしまう。信号Ｉ_ＭＯＮは、１ｎＡ乃至数百ｎＡ程度の非常に小さな電流を扱っているため、僅かな電流の漏れも大きく影響される。その結果、半導体装置２０は信号Ｉ_ＭＯＮの電流値を正しく検出することができない。

そのため、トランジスタＭ２にオフ電流の小さいトランジスタを適用することで、半導体装置２０は、信号Ｉ_ＭＯＮの電流値を高精度に検出することが可能になる。

また、トランジスタＭ２にオフ電流の小さいトランジスタを適用することで、半導体装置２０は、少ない消費電力で信号Ｉ_ＭＯＮの電流値を検出することが可能になる。

トランジスタＭ２は、チャネル形成領域にシリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を用いればよい。例えば、当該半導体材料として酸化物半導体が好ましい。チャネル形成領域に酸化物半導体を用いた酸化物半導体トランジスタはオフ電流値が著しく小さい。

半導体装置２０において、例えば、トランジスタＭ２以外の素子を、例えばＳｉ又はＳｉＧｅなどの半導体基板に形成し、さらにその上に、トランジスタＭ２を酸化物半導体トランジスタで形成してもよい。

なお、トランジスタＭ２だけでなく、トランジスタＭ１にも、上述のオフ電流が小さいトランジスタを適用することが好ましい。トランジスタＭ２だけでなく、トランジスタＭ１のオフ電流も小さくすることで、半導体装置２０は、より高精度に信号Ｉ_ＭＯＮ及び信号Ｉ_ＴＥＳＴの電流値を検出することが可能になる。また、半導体装置２０は、より少ない消費電力で信号Ｉ_ＭＯＮ及び信号Ｉ_ＴＥＳＴの電流値を検出することが可能になる。

その場合、例えば、トランジスタＭ１及びトランジスタＭ２以外の素子を、例えばＳｉ又はＳｉＧｅなどの半導体基板に形成し、さらにその上に、トランジスタＭ１及びトランジスタＭ２を酸化物半導体トランジスタで形成してもよい。

以上、上記構成とすることで、半導体装置２０は、微小な電流を高精度に検出することが可能になる。また、半導体装置２０は、微小な電流を少ない消費電力で検出することが可能になる。

（実施の形態２）
本実施の形態では、実施の形態１で示した半導体装置１０又は半導体装置２０を有する表示装置の一例について説明を行う。

〈〈表示装置〉〉
図７は表示装置の構成例を示すブロック図である。表示装置２００は、画素部２１０、周辺回路２２０、ＣＰＵ２３０、制御回路２３１、電源回路２３２、画像処理回路２３３、および、メモリ２３４を有する。

ＣＰＵ２３０は、命令を実行し、表示装置２００を統括的に制御するための回路である。ＣＰＵ２３０が実行する命令は、外部から入力される命令、および内部メモリに格納された命令である。ＣＰＵ２３０は、制御回路２３１、画像処理回路２３３を制御する信号を生成する。ＣＰＵ２３０の制御信号に基づき、制御回路２３１は、表示装置２００の動作を制御する。制御回路２３１は、ＣＰＵ２３０が決定した処理が実行されるように、周辺回路２２０、電源回路２３２、画像処理回路２３３およびメモリ２３４を制御する。制御回路２３１には、例えば、画面の書き換えのタイミングを決定する各種の同期信号が入力される。同期信号としては、例えば水平同期信号、垂直同期信号、および基準クロック信号等があり、制御回路２３１は、これらの信号から周辺回路２２０の制御信号を生成する。電源回路２３２は、画素部２１０、周辺回路２２０に電源電圧を供給する機能を有する。

画素部２１０は、複数の画素２１１、複数の配線ＧＬ、複数の配線ＳＬ、および複数の配線ＭＬを有する。複数の画素２１１はアレイ状に配列されている。複数の配線ＧＬ、ＳＬ、ＭＬは、複数の画素２１１の配列に応じて設けられている。配線ＧＬは垂直方向に配列されている。配線ＳＬ、ＭＬは水平方向に配列されている。配線ＧＬはゲート線、走査線、選択信号線等と呼ばれることがある。配線ＳＬは、ソース線、データ線等と呼ばれることがある。配線ＭＬは、画素２１１をモニタするために設けられた配線であり、例えば、モニタ配線と呼ぶことができる。

周辺回路２２０は、ゲートドライバ回路２２１、およびソースドライバ回路２２２、モニタ回路２２３およびアナログーデジタル変換回路（ＡＤＣ）２２４を有する。

ゲートドライバ回路２２１は配線ＧＬを駆動するための回路であり、配線ＧＬに供給する信号を生成する機能を有する。ソースドライバ回路２２２は配線ＳＬを駆動するための回路であり、配線ＳＬに供給する信号を生成する機能を有する。モニタ回路２２３は配線ＭＬを流れるアナログ信号を検出することができる機能を有する。ＡＤＣ２２４はモニタ回路２２３から出力されるアナログ信号をデジタル信号に変換するための回路である。ＡＤＣ２２４は信号ＣＭＯＵＴを画像処理回路２３３に出力する。

表示装置２００は、ＡＤＣ２２４に実施の形態１の半導体装置１０又は半導体装置２０が適用されている。

画像処理回路２３３は、外部から入力される映像信号を処理してデータ信号ＶＤＡＴＡを生成する機能を有する。データ信号ＶＤＡＴＡは階調を表すデジタル信号である。また、画像処理回路２３３は、信号ＣＭＯＵＴを用いて、データ信号ＶＤＡＴＡを補正する機能を有する。ソースドライバ回路２２２は、データ信号ＶＤＡＴＡを処理して、各配線ＳＬに供給するデータ信号を生成する機能を有する。メモリ２３４は、画像処理回路２３３が処理を行うために必要なデータを格納するために設けられている。メモリ２３４には、例えば、信号ＣＭＯＵＴ、データ信号ＶＤＡＴＡ、または外部から入力される映像信号が格納される。

図８は、表示装置２００の分解斜視図である。表示装置２００は、上部カバー２５８−１と下部カバー２５８−２との間に、ＦＰＣ２５６が接続されているタッチパネルユニット２５２、ＦＰＣ２５５が接続されている表示パネル２５０、フレーム２５９、プリント基板２５１、およびバッテリ２５３を有する。バッテリ２５３、およびタッチパネルユニット２５２等は設けられていない場合もある。また、必要に応じて表示パネルを照明するバックライトユニットを設けてもよい。

上部カバー２５８−１および下部カバー２５８−２は、タッチパネルユニット２５２および表示パネル２５０のサイズに合わせて、形状や寸法を適宜変更することができる。フレーム２５９は、表示パネル２５０の保護機能の他、プリント基板２５１の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム２５９は、放熱板の機能を有していてもよい。

プリント基板２５１は、ＣＰＵ２３０、電源回路２３２、画像処理回路２３３、メモリ２３４を有する。電源回路２３２に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ２５３による電源であってもよい。バッテリ２５３は、商用電源を用いる場合には、省略可能である。また、表示装置２００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

タッチパネルユニット２５２は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル２５０に重畳して用いることができる。また、表示パネル２５０の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル２５０の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル２５０の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。

図８に示す表示パネル２５０は、基板２６０、基板（対向基板）２６１を有する。基板２６０には、画素部２１０、および周辺回路２２０が設けられている。画素部２１０等の回路が設けられている基板２６０を素子基板（バックプレーン）と呼ぶ場合がある。周辺回路２２０の一部、または全てを、画素部２１０と同じ作製工程で基板２６０に設けてもよい。図８の例では、ＩＣ２７０に、周辺回路２２０の一部の回路が設けられている。ＩＣ２７０はＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式で基板２６０に実装されている。

〈〈表示パネル〉〉
図９は、表示パネル２５０の素子基板の構成例を示す平面図である。ここでは、図９を基準に、左右上下という位置関係を示す用語を使用することとする。

表示パネル２５０は、画素部２１０および周辺回路２２０（回路２２１−２２４）が設けられている。周辺回路のうち、ゲートドライバ回路２２１およびモニタ回路２２３は、画素部２１０と同じ作製工程で基板２６０上に形成される回路である。ゲートドライバ回路２２１は２つの回路（ＧＤＬ、ＧＤＲ）に分割されて、画素部２１０の左右に設けられている。例えば、ＧＤＲは奇数行の配線ＧＬが電気的に接続され、ＧＤＬには偶数行の配線ＧＬが電気的に接続されている。この場合、ＧＤＬとＧＤＲとが交互に配線ＧＬを駆動する。

領域２６２には、ソースドライバ回路２２２およびＡＤＣ２２４が設けられている。図９の例では、ソースドライバ回路２２２およびＡＤＣ２２４は、６つのドライバＩＣ３０で構成されている。ドライバＩＣ３０の数はこれに限定されるものではない。領域２６２には複数の端子（図示せず）が形成されており、これらにドライバＩＣ３０が電気的に接続されている。

以下、画素部２１０の水平方向（Ｈ）の解像度がｎ×ＲＧＢであり、垂直方向（Ｖ）の解像度がｍであるとして、表示装置２００について説明する。ｎ、ｍは、２以上の整数である。ＲＧＢ（赤緑青）は、画素２１１が表示する色を表している。ここでは、３（ＲＧＢ）の画素２１１（サブ画素）で、１の単位画素が構成される。

単位画素の構成はこれ限定されるものでない。サブ画素の数、サブ画素の発光色、および単位画素内におけるサブ画素の配列等は、適宜設定することが可能である。例えば、１個の単位画素が４個のサブ画素でなる場合、表示する色の組み合わせは、［赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）］、または［赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）］等とすることができる。本明細書では、画素で表示される色を用いて構成要素を区別する場合、＿Ｒ、［Ｒ］、Ｒ［１］等の識別記号を付すことにする。例えば、画素２１１＿Ｒは赤色の画素２１１を表す。配線ＳＬ＿Ｇ［２］とは、画素２１１＿Ｇに電気的に接続される第２列の配線ＳＬを表している。

〈〈画素〉〉
図１０（Ａ）は画素２１１の一例を示す回路図であり、図１０（Ｂ）は図１０（Ａ）に示す画素２１１の動作例を示すタイミングチャートである。

図１０（Ａ）は、第ｋ行、第ｊ列（ｋは２以上ｍ以下の整数、ｊは２以上ｎ以下の整数）に配置される画素２１１を示している。画素２１１は、配線ＧＬ、ＳＬ、ＭＬ、およびＡＮＬと電気的に接続されている。画素２１１は、トランジスタＭ５−Ｍ７、容量素子Ｃ１、および発光素子ＥＬ１を有する。

発光素子ＥＬ１は一対の端子（アノードおよびカソード）を有する。発光素子ＥＬ１としては、電流または電圧によって輝度を制御することが可能な素子を用いることができる。発光素子ＥＬ１としては、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などが代表的である。例えば、ＯＬＥＤの場合、発光素子ＥＬ１は、ＥＬ（エレクトロルミネセンス）層を有する。ＥＬ層は陽極と陰極の間に設けられており、単層または複数の層で構成される。ＥＬ層は、発光性の物質を含む層（発光層）を少なくとも含む。ＥＬ層を発光に利用する発光素子をＥＬ素子と呼ぶ場合がある。ＥＬ素子を画素に適用した表示装置をＥＬ表示装置と呼ぶ場合がある。特に、有機ＥＬ層を有する発光素子を有機ＥＬ素子と呼び、有機ＥＬ素子が用いた表示装置は、有機ＥＬ表示装置（ＯＬＥＤ）と呼ぶ場合がある。もちろん、発光素子ＥＬ１を有機ＥＬ素子とすることができる。

図１０（Ａ）ではトランジスタＭ５−Ｍ７はｎ型トランジスタであるが、これらの一部または全てをｐ型トランジスタとしてもよい。また、トランジスタＭ５−Ｍ７はゲートに電気的に接続されているバックゲートを有する。このようなデバイス構造とすることで、トランジスタＭ５−Ｍ７の電流駆動能力を向上させることができる。トランジスタＭ５−Ｍ７の一部または全てがバックゲートを有しないトランジスタでもよい。

トランジスタＭ５は、トランジスタＭ６のゲート（ノードＮ２）と配線ＳＬと間を接続するパストランジスタである。トランジスタＭ７は、配線ＭＬと発光素子ＥＬ１のアノード（ノードＮ１）との間を接続するパストランジスタである。トランジスタＭ６は駆動トランジスタであり、発光素子ＥＬ１に供給される電流源として機能する。トランジスタＭ６のドレイン電流の大きさによって、発光素子ＥＬ１の輝度が調節される。容量素子Ｃ１は、ノードＮ１とノードＮ２間の電圧を保持する保持容量である。

〈動作例〉
配線ＳＬにはデータ信号Ｖｄａが入力される。データ信号Ｖｄａの電圧は映像信号の階調に対応する値を持つ。図１０（Ｂ）の［ｋ］、［ｋ＋１］は、それぞれ、第ｋ行、第ｋ＋１行の画素２１１に入力されるデータ信号Ｖｄａであることを表している。

期間Ｐ１は、書き込み動作期間であり、発光素子ＥＬ１は発光させない。配線ＡＮＬには電圧Ｖａｎｏが与えられ、発光素子ＥＬ１のカソードには電圧Ｖｃａｔが与えられる。配線ＭＬは電圧Ｖ０を供給する電源線と電気的に接続される。配線ＧＬを高レベルにして、トランジスタＭ５、Ｍ６をオン状態にする。ノードＮ２に、配線ＳＬの電圧Ｖｄａが与えられる。電圧Ｖｄａに対応する大きさのドレイン電流がトランジスタＭ６に流れる。

なお、電圧Ｖａｎｏ、電圧Ｖ０、および電圧Ｖｃａｔは、下記式（ｂ１）−（ｂ３）を満たすように設定することが好ましい。下記式において、電圧Ｖ_ｔｈＥは発光素子ＥＬ１の閾値電圧であり、電圧Ｖ_ｔｈ２はトランジスタＭ６の閾値電圧である。
Ｖ０＜Ｖｃａｔ＋Ｖ_ｔｈＥ （ｂ１）
Ｖａｎｏ＞Ｖ０＋Ｖ_ｔｈＥ （ｂ２）
Ｖａｎｏ＞Ｖｃａｔ＋Ｖ_ｔｈＥ＋Ｖ_ｔｈ２ （ｂ３）

（ｂ１）かつ（ｂ２）であることで、期間Ｐ１（書き込み期間）で、トランジスタＭ７がオンであっても、トランジスタＭ６のドレイン電流を発光素子ＥＬ１ではなく配線ＭＬ優先的に流すことができる。（ｂ３）を満たすことで、期間Ｐ２（発光期間）で、配線ＡＮＬと発光素子ＥＬ１のカソードとの間に電位差が生じるため、トランジスタＭ６のドレイン電流が発光素子ＥＬ１に供給され、発光素子ＥＬ１を発光させることができる。期間Ｐ２では、トランジスタＭ５およびトランジスタＭ７をオフにする。

期間Ｐ３は、トランジスタＭ６のドレイン電流を取得するモニタ期間である。トランジスタＭ５およびトランジスタＭ７をオンにする。また、配線ＭＬと電圧Ｖ０を供給する電源線との電気的な接続が遮断される。配線ＳＬには、ノードＮ２の電圧が電圧Ｖ_ｔｈ２よりも高くなるような電圧を与える。配線ＡＮＬには電圧Ｖａｎｏを与え、発光素子ＥＬ１のカソードには電圧Ｖｃａｔを与える。このように配線ＳＬ等を駆動することで、トランジスタＭ６のドレイン電流を発光素子ＥＬ１ではなく配線ＭＬの方に優先的に流すことができる。

期間Ｐ３で画素２１１から配線ＭＬに出力される信号Ｉ_ＭＯＮは、発光期間にトランジスタＭ６に流れるドレイン電流を含む。信号Ｉ_ＭＯＮを解析し、解析結果に基づき、データ信号の電圧Ｖｄａを補正することで、画素２１１の輝度のずれを補正することができる。

モニタ動作を発光動作の後に常に行う必要はない。例えば、画素２１１において、データの書き込み動作と発光動作のサイクルを複数回繰り返した後に、モニタ動作を行うようにすることができる。また、モニタ動作させた後、最小の階調値０に対応するデータ信号を画素２１１に書き込むことで、発光素子ＥＬ１を非発光状態にするようにしてもよい。

ここでは、表示素子に発光素子が用いられた例を示したが、本発明の態様はこれに限定されない。例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも１つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。

〈〈モニタ回路〉〉
信号Ｉ_ＭＯＮはモニタ回路２２３に入力される。モニタ回路２２３は、信号Ｉ_ＭＯＮのＡＤＣ２２４への出力を制御することができる機能を有する。図１１（Ａ）はモニタ回路２２３の構成例を示す。モニタ回路２２３は信号Ｖ０＿ＳＷ、信号ＭＳＥＬ［３：１］により制御され、ｍ段の回路ＭＯＮＩを有する。図１１（Ｂ）は回路ＭＯＮＩ［ｊ］の構成例を示す回路図である。例えば、表示パネル２５０の解像度が８ｋ４Ｋである場合、モニタ回路２２３は４３２０個の回路ＭＯＮＩを有する。

回路ＭＯＮＩ［ｊ］は、３入力１出力の回路である。回路ＭＯＮＩの入力端子は３の配線（ＭＬ＿Ｒ、ＭＬ＿Ｇ、ＭＬ＿Ｂ）が電気的に接続され、同出力端子ＭＯＵＴはＡＤＣ２２４に電気的に接続される。回路ＭＯＮＩ［ｊ］は、６のトランジスタ（Ｍｓｗ１―Ｍｓｗ３、ＭＳ１―ＭＳ３）を有する。トランジスタＭｓｗ１―Ｍｓｗ３のゲートには信号Ｖ０＿ＳＷが入力される。トランジスタＭｓｗ１、Ｍｓｗ２、Ｍｓｗ３は、電源線２１５と配線ＭＬ＿Ｒ、ＭＬ＿Ｇ、ＭＬ＿Ｂとの導通状態を制御するスイッチの機能を有する。トランジスタＭＳ１、ＭＳ２、ＭＳ３は、出力端子ＭＯＵＴと配線ＭＬ＿Ｒ、ＭＬ＿Ｇ、ＭＬ＿Ｂとの導通状態を制御するスイッチの機能を有する。電源線２１５は電圧Ｖ０の供給用配線である。

トランジスタＭｓｗ１―Ｍｓｗ３のゲートには信号Ｖ０＿ＳＷが入力される。トランジスタＭＳ１、ＭＳ２、ＭＳ３のゲートには信号ＭＳＥＬ［１］、ＭＳＥＬ［２］、ＭＳＥＬ［３］が入力される。書き込み期間、および発光期間（図１０（Ｂ）の期間Ｐ１、Ｐ２）では、トランジスタＭｓｗ１―Ｍｓｗ３をオンにし、トランジスタＭＳ１−ＭＳ３をオフにする。モニタ期間（図１０（Ｂ）の期間Ｐ３）では、トランジスタＭｓｗ１―Ｍｓｗ３をオフにする。トランジスタＭＳ１−ＭＳ３は何れか１がオンになるように制御される。モニタ期間では、ＭＬ＿Ｒ［ｊ］、ＭＬ＿Ｇ［ｊ］、ＭＬ＿Ｂ［ｊ］を流れる電流信号Ｉ_ＭＯＮ＿Ｒ［ｊ］、Ｉ_ＭＯＮ＿Ｇ［ｊ］、Ｉ_ＭＯＮ＿Ｂ［ｊ］が、順次、端子ＭＯＵＴ［ｊ］から出力される。

ここでは、トランジスタＭｓｗ１―Ｍｓｗ３、ＭＳ１−ＭＳ３はｎ型トランジスタとしているが、これらの一部または全てをｐ型トランジスタとしてもよい。また、トランジスタＭｓｗ１―Ｍｓｗ３、ＭＳ１−ＭＳ３はバックゲートを有しているが、これらの一部または全てがバックゲートを有さないトランジスタでもよい。

〈〈表示パネル〉〉
図１２に、表示パネル２５０のデバイス構造の一例を示す。図１２は、表示パネル２５０の積層構造を示している。なお、図１２は、画素部２１０と画素部２１０と共に形成される周辺回路２２０ａ（図９の例ではＧＤＲ、ＧＤＬ、モニタ回路２２３）のデバイス構造を説明するための図であり、表示パネル２５０特定の部位の断面図ではない。図１２には、表示パネル２５０が、発光素子ＥＬ１から取り出される光５５５を基板２６１側から取り出すトップエミッション構造の例を示している。

基板２６０に設けられるトランジスタ、容量素子等のデバイス構造には、特段の制約はない。画素部２１０および周辺回路２２０ａのそれぞれの機能に適したデバイス構造を選択すればよい。例えば、トランジスタのデバイス構造としては、トップゲート型、ボトムゲート型、およびゲート（フロントゲート）とボトムゲート双方を備えたデュアルゲート型、１つの半導体層に対して複数のゲート電極を有するマルチゲート型が挙げられる。トランジスタのチャネルが形成される半導体層も特段の制約はない。半導体層を構成する半導体としては、単結晶半導体、非単結晶半導体に大別される。非単結晶としては、多結晶半導体、微結晶半導体、非晶質半導体などが挙げられる。半導体材料には、Ｓｉ、Ｇｅ、Ｃ等を１種または複数種含む半導体（例えば、シリコン、シリコンゲルマニウム、炭化シリコン等）、酸化物半導体（例えば、Ｉｎ−Ｇａ―Ｚｎ酸化物、Ｉｎ−Ｓｎ―Ｚｎ酸化物等）、化合物半導体等が挙げられる。

ここでは、表示パネル２５０の一例として、同じ導電型のトランジスタで素子基板が構成されている例を説明する。素子基板のトランジスタが、酸化物半導体層にチャネルが形成されるトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）である例を示す。図１２には、トランジスタＭ７、容量素子Ｃ１、発光素子ＥＬ１、および周辺回路２２０ａのトランジスタＭ１０を示している。トランジスタＭ７、Ｍ１０はデュアルゲート構造であり、基板２６０側にゲート電極を有する。

＜素子基板＞
表示パネル２５０の素子基板は、基板２６０に、酸化物半導体（ＯＳ）層、複数の絶縁層、複数の導電層等を積層することで構成されている。

表示パネル２５０の導電層は、単層の導電膜で、または２層以上の導電膜で形成することができる。このような導電膜としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム等の金属膜を用いることができる。また、これら金属を成分とする合金膜および化合物膜、リン等の不純物元素を含有させた多結晶シリコン膜、シリサイド膜等を用いることができる。また、表示パネル２５０の導電膜として、透光性導電膜を用いることができる。透光性導電膜としては、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯと呼ばれる）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の金属酸化物を含む膜を挙げることができる。

表示パネル２５０の絶縁層は、単層の絶縁膜で、または２層以上の絶縁膜で形成することができる。無機絶縁膜としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル等でなる膜があげられる。また、樹脂膜としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキシ樹脂等の有機樹脂膜がある。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。

図１２に示す表示パネルの素子基板は、酸化物半導体（ＯＳ）層５０１、５０２、第１導電層に設けられた導電層５１１―５１３、第２導電層に設けられた導電層５２１−５２４、第３導電層に設けられた導電層５３１−５３３、第４導電層に設けられた導電層５４１−５４４、第５導電層に設けられた導電層５５０、第６導電層に設けられた導電層５５１、第７導電層に設けられた導電層５５２、ＥＬ層５５３、絶縁層５７１−５７６を有する。絶縁層５７１は、トランジスタＭ７、トランジスタＭ１０のゲート絶縁層、および容量素子Ｃ１の誘電体を構成する。絶縁層５７２は、容量素子Ｃ１の誘電体を構成する。絶縁層５７６は基板２６０と基板２６１との間の空間を維持するためのスペーサとして機能する。

＜ＧＤＲ、ＧＤＬ＞
トランジスタＭ１０は、ＯＳ層５０１、並びに導電層５１１、５２１、５２２、５３１を有する。導電層５３１はバックゲートとして機能し、導電層５１１と電気的に接続されている。導電層５４１はＧＤＲ、ＧＤＬに設けられる素子を配線するための電極あるいは配線である。

＜画素部＞
トランジスタＭ７は、ＯＳ層５０２、並びに導電層５１２、５２３、５２４、５３２を有する。導電層５３２はバックゲートとして機能し、導電層５１２と電気的に接続されている。導電層５１２は、配線ＧＬを構成し、導電層５２３は配線ＭＬを構成する。導電層５２４は容量素子Ｃ１と共有されている。図１２の例では、導電層５１２は、トランジスタＭ７の遮光層として機能することができる。ＯＳ層５０２の下面全体は絶縁層５７１を介して導電層５１２と重なっている。容量素子Ｃ１はＭＩＭ型であり、導電層５１３、絶縁層５７１、導電層５２４、絶縁層５７２、および導電層５３３の積層でなる。導電層５４２は配線ＡＮＬであり、導電層５４３は配線ＳＬであり、導電層５４４は発光素子ＥＬ１をトランジスタＭ７および容量素子Ｃ１に電気的に接続するための電極である。

発光素子ＥＬ１は絶縁層５７４上に設けられている。導電層５５０−５５２およびＥＬ層５５３が積層している部分が発光素子ＥＬ１として機能する。導電層５５０、５５１は発光素子ＥＬ１のアノード電極またはカソード電極として機能する。導電層５５０、５５１は画素２１１毎に設けられている。導電層５５２、ＥＬ層５５３は、画素部２１０に対して１または複数設けられている。

ＥＬ層５５３は、正孔と電子とが再結合することで発光することが可能な発光材料を少なくとも有する。ＥＬ層５５３には、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの機能層を必要に応じて形成してもよい。ここでは、白色光を発するＥＬ層５５３が設けられている。導電層５５１は、発光素子ＥＬ１をマイクロキャビティ構造とするために設けられる。例えば、導電層５５１は、酸化シリコンを含む酸化インジウムスズ膜で形成することができる。導電層５５１によって導電層５５０と導電層５５２との間の光路長が調節される。導電層５５１の厚さは、画素２１１から取り出す光の波長に対応して、その厚さが調節される。例えば、導電層５５１の厚さは５ｎｍ乃至１００ｎｍの範囲で調節すればよい。導電層５５１は、光５５５の波長が長いほど厚くする。よって導電層５５１の厚さは、画素２１１＿Ｒ＞画素２１１＿Ｇ＞画素２１１＿Ｂとなる。

＜対向基板の構成例＞
シール部材（図示せず）により、基板２６０と対向するように対向基板が固定される。図１２に示す表示パネル２５０の対向基板は、基板２６１、遮光層５８０、カラーフィルタ層５８１、オーバーコート層５８２を有する。カラーフィルタ層５８１は画素２１１に対応した色で着色されている。カラーフィルタ層５８１は素子基板に設けてもよいし、あるいは省略してもよい。周辺回路２２０ａは遮光層５８０で遮光されている。画素部２１０には、表示に寄与しない領域を遮光するように、遮光層５８０が設けられている。オーバーコート層５８２は、対向基板表面の平坦化と不純物（代表的には水および／または酸素）の拡散を防ぐ機能を有する。オーバーコート層５８２は、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂等で形成することができる。

〈基板〉
基板２６０、２６１に適用可能な基板としては、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からなるフィルム、または無機蒸着フィルムなどを用いることもできる。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。なお、図１２の例では、基板２６１は光５５５（可視光）を透過する。

基板２６０は画素部２１０及び周辺回路２２０ａを作製するために使用した支持基板（ガラス基板など）でなくてよい。画素部２１０、周辺回路２２０ａの完成後、または作製工程途中に、支持基板を剥離して、接着層により可撓性基板を取り付けてもよい。また、同様に、基板２６１もカラーフィルタ層５８１等の作製に使用される支持基板（ガラス基板等）でなくてもよく、オーバーコート層５８２の形成後、支持基板を剥離して、接着層により可撓性基板を取り付けてもよい。

基板２６０、２６１を可撓性基板とすることで、可撓性の表示装置を得ることができる。また、可撓性の表示装置を組み込むことで、可撓性の半導体装置を提供することが可能である。

（実施の形態３）
本実施の形態では、実施の形態１に示したトランジスタＭ１又はトランジスタＭ２に用いることが可能な酸化物半導体トランジスタの構成例について、図１３及び図１４を用いて説明する。

〈〈酸化物半導体トランジスタの構成例１〉〉
図１３（Ａ）乃至図１３（Ｃ）に、トランジスタ１５０の上面図及び断面図を示す。図１３（Ａ）はトランジスタ１５０の上面図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ａ−Ｂ間の切断面の断面図に相当し、図１３（Ｃ）は、図１３（Ａ）の一点鎖線Ｃ−Ｄ間の切断面の断面図に相当する。なお、図１３（Ａ）では、明瞭化のため、構成要素の一部を省略して図示している。

トランジスタ１５０は、基板１０２上に設けられる導電膜１０４と、基板１０２及び導電膜１０４上に形成される絶縁膜１０６及び絶縁膜１０７を含む第１の絶縁膜１０８と、第１の絶縁膜１０８を介して、導電膜１０４と重なる酸化物半導体膜１１０と、酸化物半導体膜１１０に接する導電膜１１２ａ及び導電膜１１２ｂとを有する。

また、第１の絶縁膜１０８、酸化物半導体膜１１０、導電膜１１２ａ及び導電膜１１２ｂ上に、絶縁膜１１４、１１６、１１８を含む第２の絶縁膜１２０と、第２の絶縁膜１２０上に形成される導電膜１２２とを有する。

導電膜１２２は、第１の絶縁膜１０８及び第２の絶縁膜１２０に設けられる開口１４２ｅにおいて、導電膜１０４と接続する。

トランジスタ１５０において、導電膜１０４は、第１のゲート電極としての機能を有し、導電膜１２２は、第２のゲート電極としての機能を有する。また、第１の絶縁膜１０８は、第１のゲート絶縁膜としての機能を有し、第２の絶縁膜１２０は、第２のゲート絶縁膜としての機能を有する。

トランジスタ１５０において、導電膜１１２ａはソース電極及びドレイン電極の一方としての機能を有し、導電膜１１２ｂはソース電極及びドレイン電極の他方としての機能を有する。

本実施の形態に示すトランジスタ１５０は、チャネル幅方向において、導電膜１０４及び導電膜１２２の間に、第１の絶縁膜１０８及び第２の絶縁膜１２０を介して酸化物半導体膜１１０が設けられている。また、導電膜１０４は図１３（Ａ）に示すように、上面形状において、第１の絶縁膜１０８を介して酸化物半導体膜１１０の側面と重なる。

開口１４２ｅにおいて、導電膜１０４及び導電膜１２２が接続する。導電膜１０４及び導電膜１２２を同電位とすることで、キャリアが酸化物半導体膜１１０の広い範囲を流れる。これにより、トランジスタ１５０を移動するキャリアの量が増加する。

この結果、トランジスタ１５０のオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ^２／Ｖ・ｓ以上、さらには２０ｃｍ^２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。

なお、トランジスタのチャネル長（Ｌ長ともいう。）を０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が０．５μｍ以上６．５μｍ以下のように小さいことで、チャネル幅も小さくすることが可能である。

また、導電膜１０４及び導電膜１２２を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板１０２と導電膜１０４の間、または導電膜１２２上に設けられる固定電荷が、酸化物半導体膜１１０に影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。

なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。

なお、トランジスタ１５０は、導電膜１０４と導電膜１２２を接続せず、それぞれに異なる電位を与えてもよい。このようにすることで、トランジスタ１５０のしきい値電圧を制御することができる。

また、場合に応じて、トランジスタ１５０は、導電膜１２２を省略してもよい。

以下に、基板１０２およびトランジスタ１５０を構成する個々の要素について説明する。

〈基板１０２〉
基板１０２に適用可能な基板としては、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からなるフィルム、または無機蒸着フィルムなどを用いることもできる。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。

また、基板１０２は、単なる支持体に限らず、他のトランジスタやキャパシタなどの素子が形成された基板であってもよい。

〈ゲート電極〉
導電膜１０４及び導電膜１２２に用いる材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、導電膜１０４及び導電膜１２２に用いる材料は、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、導電膜１０４及び導電膜１２２に用いる材料としては、例えば、スパッタリング法を用いて形成することができる。

また、導電膜１０４及び導電膜１２２に用いることのできる導電膜としては、インジウムを含む酸化物を用いればよい。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

〈ゲート絶縁膜〉
第１の絶縁膜１０８は、絶縁膜１０６と絶縁膜１０７の２層の積層構造を例示している。なお、第１の絶縁膜１０８の構造はこれに限定されず、例えば、単層構造または３層以上の積層構造としてもよい。

絶縁膜１０６としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、絶縁膜１０６を積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁膜１０６に含まれる水素及び窒素が、後に形成される酸化物半導体膜１１０へ移動または拡散することを抑制できる。

絶縁膜１０７としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。

また、絶縁膜１０６として、例えば、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、絶縁膜１０７として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。

〈酸化物半導体膜〉
酸化物半導体膜１１０は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、トランジスタの電気特性のばらつきを減らすため、Ｉｎ及びＺｎと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

酸化物半導体膜１１０を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

酸化物半導体膜１１０の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。とくに、酸化物半導体膜１１０を成膜する際、スパッタリング法を用いると緻密な膜が形成されるため、好適である。

酸化物半導体膜１１０を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜された酸化物半導体膜に含まれる不純物の濃度を低減できる。

また、酸化物半導体膜１１０として、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。

なお、基板１０２を高温に保持した状態で酸化物半導体膜１１０として、酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板１０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。

次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体膜１１０に用いる酸化物半導体の結晶性を高め、さらに第１の絶縁膜１０８及び酸化物半導体膜１１０から水素や水などの不純物を除去することができる。なお、酸化物半導体膜１１０を島状に加工する前に第１の加熱工程を行ってもよい。

酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

酸化物半導体膜１１０として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。

〈ソース電極及びドレイン電極〉
導電膜１１２ａおよび導電膜１１２ｂに用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。

〈保護絶縁膜〉
第２の絶縁膜１２０は、絶縁膜１１４、１１６、１１８の３層の積層構造を例示している。なお、第２の絶縁膜１２０の構造はこれに限定されず、例えば、単層構造、２層の積層構造、または４層以上の積層構造としてもよい。

絶縁膜１１４、１１６としては、酸化物半導体膜１１０として用いる酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。酸素を含む無機絶縁材料としては、例えば酸化シリコン膜、または酸化窒化シリコン膜等が挙げられる。また、絶縁膜１１４、１１６としては、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。

絶縁膜１１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１１６の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。

また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について、説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３層以上の積層構造としてもよい。

絶縁膜１１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜１１０へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。

絶縁膜１１８の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜１１８として、厚さ１５０ｎｍの窒化シリコン膜を用いる。

また、上記窒化シリコン膜は、不純物等からのブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜１１０として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。

〈〈酸化物半導体トランジスタの構成例２〉〉
図１３のトランジスタ１５０とは異なる酸化物半導体トランジスタの構成例を図１４に示す。

図１４（Ａ）はトランジスタ３００の上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１４（Ｃ）は、図１４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。また、図１４（Ｂ）は、トランジスタ３００のチャネル長方向の断面図であり、図１４（Ｃ）は、トランジスタ３００のチャネル幅方向の断面図である。なお、図１４（Ａ）では、明瞭化のため、構成要素の一部を省略して図示している。

トランジスタ３００は、基板３６２上に形成された導電膜３６１と、基板３６２及び導電膜３６１上の絶縁膜３６４と、絶縁膜３６４上の酸化物半導体膜３６６と、酸化物半導体膜３６６に接する導電膜３７０ａ、導電膜３７０ｂ及び絶縁膜３７２と、絶縁膜３７２を介して酸化物半導体膜３６６と重なる導電膜３７４とを有する。なお、トランジスタ３００上に絶縁膜３７６が設けられている。

トランジスタ３００において、導電膜３７４は第１のゲート電極としての機能を有し、導電膜３６１は第２のゲート電極としての機能を有する。また、絶縁膜３７２は第１のゲート絶縁膜としての機能を有し、絶縁膜３６４は第２のゲート絶縁膜としての機能を有する。

トランジスタ３００において、導電膜３７０ａはソース電極及びドレイン電極の一方としての機能を有し、導電膜３７０ｂはソース電極及びドレイン電極の他方としての機能を有する。

図１４（Ｃ）に示すように、導電膜３７４は、絶縁膜３７２及び絶縁膜３６４に設けられた開口３８９を介して、導電膜３６１に接続されている。トランジスタ３００は、トランジスタ１５０と同様に、第１のゲート電極と第２のゲート電極に、同じ電位が印加されるので、オン電流の増加、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。

また、トランジスタ３００は、導電膜３７４と導電膜３６１を接続せずに、それぞれに異なる電位を与えてもよい。このようにすることで、トランジスタ３００のしきい値電圧を制御することができる。

なお、場合に応じて、導電膜３６１は省略してもよい。

酸化物半導体膜３６６において、導電膜３７０ａ、導電膜３７０ｂ及び導電膜３７４と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素としホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素等が酸化物半導体膜３６６に含まれてもよい。

また、絶縁膜３７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜３７６が酸化物半導体膜３６６に接することで、絶縁膜３７６に含まれる水素が酸化物半導体膜３６６に拡散する。この結果、酸化物半導体膜３６６が絶縁膜３７６と接する領域において、水素が多く含まれる。

不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリア（電子）が生成される。この結果、導電率が高くなる。

基板３６２の詳細は、図１３の基板１０２の記載を参照すればよい。

導電膜３６１及び導電膜３７４の詳細は、図１３の導電膜１０４及び導電膜１２２の記載を参照すればよい。

導電膜３７０ａ及び導電膜３７０ｂの詳細は、図１３の導電膜１１２ａ及び導電膜１１２ｂの記載を参照すればよい。

酸化物半導体膜３６６の詳細は、図１３の酸化物半導体膜１１０の記載を参照すればよい。

絶縁膜３６４は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜３６６との界面特性を向上させるため、絶縁膜３６４において少なくとも酸化物半導体膜３６６と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜３６４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３６４に含まれる酸素を、酸化物半導体膜３６６に移動させることが可能である。

絶縁膜３６４の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜３６４を厚くすることで、絶縁膜３６４の酸素放出量を増加させることができると共に、絶縁膜３６４と酸化物半導体膜３６６との界面における界面準位、並びに酸化物半導体膜３６６のチャネル領域に含まれる酸素欠損を低減することが可能である。

絶縁膜３６４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム又は酸化ガリウムなどを用いればよく、単層又は積層で設けることができる。

絶縁膜３７２は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜３６６との界面特性を向上させるため、絶縁膜３７２において少なくとも酸化物半導体膜３６６と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜３７２として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム又は酸化ガリウムなどを用いればよく、単層又は積層で設けることができる。

また、絶縁膜３７２として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜３６６からの酸素の外部への拡散と、外部から酸化物半導体膜３６６への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

また、絶縁膜３７２として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

また、絶縁膜３７２として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３７２に含まれる酸素を、酸化物半導体膜３６６に移動させることが可能である。

絶縁膜３７２の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、又は１０ｎｍ以上２５０ｎｍ以下とすることができる。

（実施の形態４）
本実施の形態では、表示装置、および表示装置を有する半導体装置について説明する。

可撓性の表示装置を組み込むことで、信頼性が高く、繰り返しの曲げに対して強い電子機器や照明装置を提供することができる。

電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。可撓性の電子機器は、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図１５に電気機器の構成例を示す。図１５に示す電子機器の表示部には、例えば実施の形態２の表示装置を組み込むことができる。

図１５（Ａ）に示す携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン７４０６などを備えている。なお、携帯電話機７４００は、本発明の一態様の入出力装置を表示部７４０２に用いることにより作製される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯電話機を歩留まりよく提供できる。携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

図１５（Ｂ）は、腕時計型の携帯情報端末の一例を示している。図１５（Ｂ）に示す携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。

操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。

実施の形態２の表示パネルを平板状の光源として機能させることができる。この場合、表示パネルは、発光パネル、光源パネルと呼ぶことが適切である。このような発光パネルを光源に備えた電子機器の一例を図１５（Ｃ）に示す。照明装置７２１０は、それぞれ、操作スイッチ７２０３を備える台部７２０１と、台部７２０１に支持される発光部を有する。発光部に表示パネルが組み込まれている。発光部を可塑性の部材や可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面を自在に湾曲可能な構成としてもよい。図１５（Ｃ）には、台部によって発光部が支持された照明装置について例示したが、発光部を備える筐体を天井に固定する、又は天井からつり下げるように用いることもできる。発光面を湾曲させて用いることができるため、発光面を凹状に湾曲させて特定の領域を明るく照らす、又は発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。

本発明の一態様が用いられる電子機器及び照明装置は、可撓性を有する製品に限定されない。図１５（Ｄ）にそのような電子機器の例を示す。図１５（Ｄ）に示す表示装置７０００は、筐体７００１、表示部７００２、支持台７００３等を有する。

図１５（Ｅ）、（Ｆ）には、携帯型のタッチパネルの一例を示す。タッチパネル７３００は、筐体７３０１、表示部７３０２、操作ボタン７３０３、引き出し部材７３０４、制御部７３０５を備える。タッチパネル７３００は、筒状の筐体７３０１内にロール状に巻かれたフレキシブルな表示部７１０２を備える。タッチパネル７３００は制御部７３０５によって映像信号を受信可能で、受信した映像を表示部７３０２に表示することができる。また、制御部７３０５にはバッテリをそなえる。また、制御部７３０５にコネクターを接続する端子部を備え、映像信号や電力を有線により外部から直接供給する構成としてもよい。また、操作ボタン７３０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え等を行うことができる。

図１５（Ｆ）には、表示部７３０２を引き出し部材７３０４により引き出した状態のタッチパネル７３００を示す。この状態で表示部７３０２に映像を表示することができる。また、筐体７３０１の表面に配置された操作ボタン７３０３によって、片手で容易に操作することができる。また、図１５（Ｅ）のように操作ボタン７３０３を筐体７３０１の中央でなく片側に寄せて配置することで、片手で容易に操作することができる。表示部７３０２を引き出した際に表示部７３０２の表示面が平面状となるように固定するため、表示部７３０２の側部に補強のためのフレームを設けていてもよい。また、筐体７３０１にスピーカを組み込み、映像信号と共に受信した音声信号によって音声を出力する構成としてもよい。

図１６（Ａ）―Ｃに、折りたたみ可能な携帯情報端末８１０の構成例を示す。図１６（Ａ）に展開した状態の携帯情報端末８１０を示す。図１６（Ｂ）に展開した状態又は折りたたんだ状態の一方から他方に変化する途中の状態の携帯情報端末８１０を示す。図１６（Ｃ）に折りたたんだ状態の携帯情報端末８１０を示す。携帯情報端末８１０は、折りたたんだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。

表示パネル８１６はヒンジ８１８によって連結された３つの筐体８１５に支持されている。ヒンジ８１８を介して２つの筐体８１５間を屈曲させることにより、携帯情報端末８１０を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができるタッチパネル付き表示パネルを適用できる。表示パネルが折りたたまれた状態又は展開された状態であることを検知して、検知情報を供給するセンサを備える構成としてもよい。表示パネルが折りたたまれた状態であることを示す情報を取得して、折りたたまれた部分（又は折りたたまれて使用者から視認できなくなった部分）の動作を停止するような制御を行ってもよい。具体的には、表示を停止してもよい。また、タッチセンサによる検知を停止してもよい。また、表示パネルが展開された状態であることを示す情報を取得して、表示やタッチセンサによる検知を再開するような制御を行ってもよい。

図１６（Ｄ）、Ｅに、折りたたみ可能な携帯情報端末８２０を示す。図１６（Ｄ）に表示部８２２が外側になるように折りたたんだ状態の携帯情報端末８２０を示す。図１６（Ｅ）に、表示部８２２が内側になるように折りたたんだ状態の携帯情報端末８２０を示す。携帯情報端末８２０を使用しない際に、非表示部８２５を外側に折りたたむことで、表示部８２２の汚れや傷つきを抑制できる。本発明の一態様の入出力装置を表示部８２２に用いることができる。

図１６（Ｆ）は携帯情報端末８８０の外形を説明する斜視図である。図１６（Ｇ）は、携帯情報端末８８０の上面図である。図１６（Ｈ）は携帯情報端末８４０の外形を説明する斜視図である。

携帯情報端末８８０、８４０は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。携帯情報端末８８０、８４０は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン８８９を一の面に表示することができる（図１６（Ｆ）、Ｈ）。また、破線の矩形で示す情報８８７を他の面に表示することができる（図１６（Ｇ）、Ｈ）。なお、情報８８７の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メールや電話などの着信を知らせる表示、電子メールなどの題名、電子メールなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報８８７が表示されている位置に、情報８８７の代わりに、操作ボタン８８９、アイコンなどを表示してもよい。

図１６（Ｆ）、（Ｇ）は、上側に情報８８７が表示される例であるが、これに限定されない。例えば、図１６（Ｈ）に示す携帯情報端末８４０のように、横側に表示されていてもよい。例えば、携帯情報端末８８０の使用者は、洋服の胸ポケットに携帯情報端末８８０を収納した状態で、その表示（ここでは情報８８７）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末８８０の上方から観察できる位置に表示する。使用者は、携帯情報端末８８０をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
また、図１６（Ｉ）に示す携帯情報端末８４５のように、３面以上に情報を表示してもよい。ここでは、情報８５５、情報８５６、情報８５７がそれぞれ異なる面に表示されている例を示す。

（実施の形態５）
本実施の形態では、本発明の一態様に用いることが可能な酸化物半導体膜の結晶構造について説明を行う。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。

なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ・オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

次に、非晶質酸化物半導体膜について説明する。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。

非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。

なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。

ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。

なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ_４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶酸化物半導体膜の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶酸化物半導体膜の密度に対し、ａ−ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶酸化物半導体膜の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶酸化物半導体膜の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。

上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ ＯＳ膜の密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満となる。

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

１０ 半導体装置
２０ 半導体装置
３０ ドライバＩＣ
４１ ＡＮＤ
４２ インバータ
４３ ＴＲＩＢＵＦ
５０ オペアンプ
５１ 容量素子
５２ スイッチ
５３ 積分回路
５７ ラッチ
５８ カウンター
５９ コンパレーター
６３ 回路
６４ ラッチ
６５ カウンター
６６ コンパレーター
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１１０ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 絶縁膜
１２２ 導電膜
１４２ｅ 開口
１５０ トランジスタ
２００ 表示装置
２１０ 画素部
２１１ 画素
２１１＿Ｂ 画素
２１１＿Ｇ 画素
２１１＿Ｒ 画素
２１５ 電源線
２２０ 周辺回路
２２０ａ 周辺回路
２２１ ゲートドライバ回路
２２２ ソースドライバ回路
２２３ モニタ回路
２２４ ＡＤＣ
２３０ ＣＰＵ
２３１ 制御回路
２３２ 電源回路
２３３ 画像処理回路
２３４ メモリ
２５０ 表示パネル
２５１ プリント基板
２５２ タッチパネルユニット
２５３ バッテリ
２５５ ＦＰＣ
２５６ ＦＰＣ
２５８−１ 上部カバー
２５８−２ 下部カバー
２５９ フレーム
２６０ 基板
２６１ 基板
２６２ 領域
２７０ ＩＣ
３００ トランジスタ
３６１ 導電膜
３６２ 基板
３６４ 絶縁膜
３６６ 酸化物半導体膜
３７０ａ 導電膜
３７０ｂ 導電膜
３７２ 絶縁膜
３７４ 導電膜
３７６ 絶縁膜
３８９ 開口
５０１ ＯＳ層
５０２ ＯＳ層
５１１ 導電層
５１２ 導電層
５１３ 導電層
５２１ 導電層
５２２ 導電層
５２３ 導電層
５２４ 導電層
５３１ 導電層
５３２ 導電層
５３３ 導電層
５４１ 導電層
５４２ 導電層
５４３ 導電層
５４４ 導電層
５５０ 導電層
５５１ 導電層
５５２ 導電層
５５３ ＥＬ層
５５５ 光
５７１ 絶縁層
５７２ 絶縁層
５７４ 絶縁層
５７６ 絶縁層
５８０ 遮光層
５８１ カラーフィルタ層
５８２ オーバーコート層
８１０ 携帯情報端末
８１５ 筐体
８１６ 表示パネル
８１８ ヒンジ
８２０ 携帯情報端末
８２２ 表示部
８２５ 非表示部
８４０ 携帯情報端末
８４５ 携帯情報端末
８５５ 情報
８５６ 情報
８５７ 情報
８８０ 携帯情報端末
８８７ 情報
８８９ 操作ボタン
７０００ 表示装置
７００１ 筐体
７００２ 表示部
７００３ 支持台
７１００ 携帯情報端末
７１０１ 筐体
７１０２ 表示部
７１０３ バンド
７１０４ バックル
７１０５ 操作ボタン
７１０６ 入出力端子
７１０７ アイコン
７２０１ 台部
７２０３ 操作スイッチ
７２１０ 照明装置
７３００ タッチパネル
７３０１ 筐体
７３０２ 表示部
７３０３ 操作ボタン
７３０４ 部材
７３０５ 制御部
７４００ 携帯電話機
７４０１ 筐体
７４０２ 表示部
７４０３ 操作ボタン
７４０４ 外部接続ポート
７４０５ スピーカ
７４０６ マイクロフォン

Claims (5)

1. 第１の回路と、第２の回路と、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第１の回路は、前記第１のトランジスタを介して、第１のアナログ信号が入力され、
   前記第１の回路は、前記第２のトランジスタを介して、第２のアナログ信号が入力され、
   前記第１のアナログ信号は第１の電流の値を含み、
   前記第２のアナログ信号は第２の電流の値を含み、
   前記第１の回路は、前記第１のアナログ信号を、第１のデジタル信号に変換し、
   前記第２の回路は、前記第１のデジタル信号に応じて、第２のデジタル信号を生成し、
   前記第１の回路は、前記第２のデジタル信号に応じて、前記第２のアナログ信号を第３のデジタル信号に変換し、
   前記第１の回路は、積分回路と、前記積分回路から出力される信号が入力されるコンパレーターと、前記コンパレーターから出力される信号が入力されるカウンターと、前記カウンターから出力される信号が入力されるラッチとを有し、
   前記第１の回路は、第１のクロック信号と、第２のクロック信号とが入力され、
   前記第１のクロック信号は、前記第２のクロック信号より周波数が高く、
   前記第１のクロック信号は、前記カウンターに入力され、
   前記第２のクロック信号は、前記積分回路が有するスイッチ、前記カウンター、及び前記ラッチに入力され、
   前記第１のトランジスタ又は第２のトランジスタは、チャネル形成領域に酸化物半導体を含むことを特徴とする半導体装置。
2. 第１の回路と、第２の回路と、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第１の回路は、前記第１のトランジスタを介して、第１のアナログ信号が入力され、
   前記第１の回路は、前記第２のトランジスタを介して、第２のアナログ信号が入力され、
   前記第１のアナログ信号は第１の電流の値を含み、
   前記第２のアナログ信号は第２の電流の値を含み、
   前記第１の回路は、前記第１のアナログ信号を、第１のデジタル信号に変換し、
   前記第２の回路は、前記第１のデジタル信号に応じて、第２のデジタル信号を生成し、
   前記第１の回路は、前記第２のデジタル信号に応じて、前記第２のアナログ信号を第３のデジタル信号に変換し、
   前記第１の回路は、積分回路と、前記積分回路から出力される信号が入力されるコンパレーターと、前記コンパレーターから出力される信号が入力されるカウンターと、前記カウンターから出力される信号が入力されるラッチとを有し、
   前記第１の回路は、第１のクロック信号と、第２のクロック信号とが入力され、
   前記第１のクロック信号は、前記第２のクロック信号より周波数が高く、
   前記第１のクロック信号は、前記カウンターに入力され、
   前記第２のクロック信号は、前記積分回路が有するスイッチ、前記カウンター、及び前記ラッチに入力され、
   前記第２の回路は、逐次比較レジスタを有し、
   前記逐次比較レジスタから出力された信号が前記ラッチに入力され、
   前記第１のトランジスタ又は第２のトランジスタは、チャネル形成領域に酸化物半導体を含むことを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   前記第１のトランジスタ及び前記第２のトランジスタのオン又はオフを制御する信号は、前記第１のトランジスタのゲートに入力され、かつインバータを介して前記第２のトランジスタのゲートに入力されることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記第２の電流は表示装置の画素に流れる電流であることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記酸化物半導体は、インジウム、亜鉛、Ｍ（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）を含む半導体装置。

Images