JP2010276734A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】駆動トランジスタのキンク現象に起因する有機ＥＬ素子の駆動電流のばらつきを抑え、表示画像の画質を改善する。
【解決手段】画素の駆動トランジスタに電流を供給する電源供給線の電位（駆動トランジスタのドレイン電位Ｖｄ）として、３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉを設定可能とする。そして、駆動トランジスタのドレイン電位Ｖｄを閾値補正期間と発光期間とで異ならせる、具体的には、閾値補正期間で中間電位Ｖｃｃｐ２に設定し、発光期間で高電位Ｖｃｃｐ１に設定する。特に、発光期間で高電位Ｖｃｃｐ１として電源電圧ＶＤＤ１を供給するときに、当該電源電圧ＶＤＤ１を２つの電源ノードＮ１，Ｎ２から２つのＰチャネルＭＯＳトランジスタ５２３，５２４を通して供給するようにする。
【選択図】図１７

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

画素の電気光学素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。その結果、有機ＥＬ素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機ＥＬ素子が接続されることに起因する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、特にポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタの移動度μ」と記述する）等が挙げられる。

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（一様性）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせている（例えば、特許文献１参照）。

補正機能としては、有機ＥＬ素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。

このように、画素回路の各々に、各種の補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。その結果、有機ＥＬ表示装置の表示品質を向上できる。

特開２００６−１３３５４２号公報

一般的に、トランジスタは、図３７に示すように、ドレイン電圧（ドレイン−ソース間電圧）Ｖｄｓがある電圧に到達するまでドレイン電流（ドレイン−ソース間電流）Ｉｄｓが急激に上昇し、ある電圧を超えるとドレイン電流Ｉｄｓが飽和する特性を持っている。ただし、ドレイン電流Ｉｄｓは飽和後もドレイン電圧Ｖｄｓが高くなるにつれて一定の傾きを持って直線的に上昇する。図３７に示すドレイン電圧−ドレイン電流（Ｖｄｓ−Ｉｄｓ）の特性は理想的な特性である。

実際には、図３８に示すように、飽和領域において直線性が崩れる現象、具体的にはドレイン電流Ｉｄｓが急激に上昇する、いわゆるキンク現象が起こる。キンク現象は、チャネルキャリアの衝突電離によって発生したキャリアの一部が浮遊基板に流れ込み、基板電位の変化とそれに伴う閾値電圧の低下により電流が増大する現象である。このキンク現象は、Ｖｄｓ−Ｉｄｓ特性の線形性の低下をもたらし、出力波形にひずみが生じる原因となる。キンク現象には、製造ばらつきによって発生状態にばらつきが生じる。

先述した駆動トランジスタは、飽和領域で動作するように設計されている。ここで、駆動トランジスタのドレイン−ソース間電圧Ｖｄｓに注目とする、閾値補正処理後のドレイン−ソース間電圧Ｖｄｓは大きく、有機ＥＬ素子の発光中のドレイン−ソース間電圧Ｖｄｓは小さくなる。このとき、キンク現象の大きさがばらついてしまうと、ドレイン−ソース間電圧Ｖｄｓの変動がキンク現象の領域を跨ぐ場合にそのばらつきの影響を受けてしまう（その詳細については後述する）。その結果、画素間においてドレイン−ソース間電流Ｉｄｓ、ひいては有機ＥＬ素子の駆動電流がばらついてしまうため、画素間で輝度差が発生して画質の悪化を招く。

そこで、本発明は、駆動トランジスタのキンク現象に起因する電気光学素子の駆動電流のばらつきを抑え、表示画像の画質を改善できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
電気光学素子と、
映像信号を書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有し、
前記電気光学素子の発光駆動に先立って、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電位を変化させる閾値補正処理の機能を持つ画素が行列状に配置された表示装置の駆動に当たって、
前記駆動トランジスタに電流を供給する電源供給線の電源電位として、前記閾値補正処理を行う閾値補正期間と前記電気光学素子の発光期間とで異なる電位を設定し、
前記電気光学素子の発光期間では前記電源供給線に対して複数の電源ノードから複数のスイッチング素子を通して電源電位を供給する。

電源供給線の電源電位が閾値補正処理を行う閾値補正期間と電気光学素子の発光期間とで同じだと、閾値補正処理後と電気光学素子の発光中とで駆動トランジスタのドレイン−ソース間電圧Ｖｄｓに違いが生じる。そこで、電源供給線の電源電位を閾値補正期間と発光期間とで異ならせる。これにより、閾値補正処理後のドレイン−ソース間電圧Ｖｄｓと電気光学素子の発光中のドレイン−ソース間電圧Ｖｄｓとの違いを、電源供給線の電源電位が閾値補正期間と発光期間とで同じ場合に比べて小さくできる。その結果、駆動トランジスタにキンク現象が発生し、その発生状態に製造ばらつきによってばらつきが生じたとしても、画素間での駆動トランジスタのドレイン−ソース間電流Ｉｄｓ、ひいては電気光学素子の駆動電流のばらつきを小さく抑えることができる。

また、例えば領域ごとに輝度差が大きい画表示を行う場合に、例えば白領域のラインと黒の矩形を含む領域のラインとで、各ラインの電源供給線ごとに流れるトータル電流に差が生じる。すると、電源供給部において、電源ノードから電源供給線に対して電源電位を選択的に供給するスイッチング素子での電圧降下にライン間で差が生じるために、各ラインの電源供給線に電位差が生じる。この電位差により、駆動トランジスタのドレイン−ソース間電流がライン間で異なるために映像ラインごとに輝度差が生じる。

そこで、電気光学素子の発光期間では電源供給線に対して複数の電源ノードから複数のスイッチング素子を通して電源電位を供給するようにすることで、複数のスイッチング素子に流れる電流値が、１つのスイッチング素子を通して供給する場合よりも少なくなる。これにより、複数のスイッチング素子でのライン間の電圧降下の差が、１つの電源ノードから供給する場合に比べて減少する。その結果、映像ライン間で発生する輝度差を抑えることができるために、各ラインの電源供給線ごとに流れるトータル電流に差が生じる際の画質を改善できる。また、スイッチング素子に流れる電流値が小さくなることで、電源供給部の発熱（単位時間あたりの熱量）を低減できる。

一方、スイッチング素子での電圧降下による画質への影響がないとした場合は、複数のスイッチング素子に流れる電流値が少なくなることで、その分だけスイッチング素子のサイズを、１つの電源ノードから電源電位を供給する場合に比べて小さくできる。例えばスイッチング素子としてトランジスタを用いた場合は、トランジスタサイズを小さくできる。これにより、電源供給部のレイアウト面積の削減を図ることができる。

本発明によれば、電源供給線の電源電位として、閾値補正期間と電気光学素子の発光期間とで異なる電位を設定することで、駆動トランジスタのキンク現象に起因する電気光学素子の駆動電流のばらつきを抑えることができるため表示画像の画質を改善できる。

特に、電気光学素子の発光期間では電源供給線に対して複数の電源ノードから複数のスイッチング素子を通して電源電位を供給することで、各ラインの電源供給線ごとに流れるトータル電流に差が生じる際の画質改善および電源供給部の発熱低減が図れる。また、スイッチング素子での電圧降下による画質への影響がないとした場合は、スイッチング素子のサイズを小さくできるために、電源供給部のレイアウト面積を削減できる。

本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 本発明が適用される有機ＥＬ表示装置の画素（画素回路）の回路構成を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。 本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。 本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 電源供給線の電位ＤＳが閾値補正期間と発光期間とで同じ場合の動作説明に供するタイミング波形図である。 電源供給線の電位ＤＳが閾値補正期間と発光期間とで同じ場合における理想的なトランジスタ特性のときの駆動トランジスタのＶｄｓ−Ｉｄｓ特性図である。 電源供給線の電位ＤＳが閾値補正期間と発光期間とで同じ場合におけるキンク現象が発生するトランジスタ特性のときの駆動トランジスタのＶｄｓ−Ｉｄｓ特性図である。 第１実施形態の実施例１に係る電源電位ＤＳの設定についてのタイミング関係を示すタイミング波形図である。 実施例１の場合における理想的なトランジスタ特性のときの駆動トランジスタのＶｄｓ−Ｉｄｓ特性図である。 実施例１の場合におけるキンク現象が発生するトランジスタ特性のときの駆動トランジスタのＶｄｓ−Ｉｄｓ特性図である。 実施例１に係る電源供給走査回路の構成の一例を示すブロック図である。 実施例１に係る波形整形論理回路の構成の一例を示す回路図である。 実施例１に係る波形整形論理回路の回路動作の説明に供するタイミング波形図である。 参考例に係る波形整形論理回路の構成の一例を示す回路図である。 参考例に係る波形整形論理回路の回路動作の説明に供するタイミング波形図である。 面の上下方向の中央部分に左寄りに黒の矩形を表示し、当該黒の矩形の周囲を白表示とする表示画面を示す図である。 Ｖｃｃｐ１，Ｖｃｃｐ２の設定についての説明図（その１）である。 Ｖｃｃｐ１，Ｖｃｃｐ２の設定についての説明図（その２）である。 第１実施形態の実施例２に係る電源電位ＤＳの設定についてのタイミング関係を示すタイミング波形図である。 実施例２の場合におけるキンク現象が発生するトランジスタ特性のときの駆動トランジスタのＶｄｓ−Ｉｄｓ特性図である。 実施例２に係る電源供給走査回路の構成の一例を示すブロック図である。 実施例２に係る電源供給走査回路を構成する波形整形論理回路の構成の一例を示す回路図である。 実施例２に係る電源供給走査回路の回路動作の説明に供するタイミング波形図である。 第２実施形態に係る有機ＥＬ表示装置の要部の構成を示す回路図である。 第２実施形態に係る有機ＥＬ表示装置における電源供給走査回路の要部のレイアウト図である。 他の構成の画素の回路構成を示す回路図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 トランジスタのドレイン電圧−ドレイン電流の特性図である。 キンク現象を伴うトランジスタのドレイン電圧−ドレイン電流の特性図である。

以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．本発明が適用される有機ＥＬ表示装置
２．第１実施形態（画質改善および電源供給部の発熱低減の例）
３．第２実施形態（電源供給部のレイアウト面積削減の例）
４．変形例
５．適用例（電子機器）

＜１．本発明が適用される有機ＥＬ表示装置＞
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、書込み走査回路４０、電源供給部としての電源供給走査回路５０および信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。

ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに対して書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。後述するように、電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓとを選択的に出力する。ここで、基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路６０から出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるために低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１−１〜３１−ｍ）に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、ガラス基板２０１上には、駆動トランジスタ２２等を含む駆動回路が形成されている。そして、画素２０は、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、アノード電極２０５と、有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、カソード電極２０７とから構成されている。アノード電極２０５は、ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなる。有機層２０６は、アノード電極２０５上に形成されている。カソード電極２０７は、有機層２０６上に全画素共通に形成された透明導電膜等からなる。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、ガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合される。この封止基板２０９によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。

［回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。

図４のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖｓｉｇ／Ｖｏｆｓ）、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓのそれぞれの変化を示している。

（前フレームの発光期間）
図４のタイミング波形図において、時刻ｔ１１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

（閾値補正準備期間）
時刻ｔ１１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ１２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。

（閾値補正期間）
次に、時刻ｔ１３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。

ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ１４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

（信号書込み＆移動度補正期間）
次に、時刻ｔ１５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ１６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。

有機ＥＬ素子２１の等価容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

（発光期間）
次に、時刻ｔ１７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ１８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。

〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対し、閾値補正のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

［キンク現象に起因する駆動電流のばらつきについて］
ここで、有機ＥＬ素子２１に駆動電流を流すときに、飽和領域で動作するように設計されている駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓについて、図１０のタイミング波形図を用いて考える。

図１０には、図２に示す駆動トランジスタ２２のドレイン電位Ｖｄ、ゲート電位Ｖｇ、ソース電位Ｖｓについてその波形を示している。駆動トランジスタ２２のドレイン電位Ｖｄは電源供給線３２の電源電位である。また、図１０において、時刻ｔ１〜t７は、図４の時刻ｔ１１〜ｔ１７に対応している。

先述した動作説明から明らかなように、閾値補正処理の終了後、書込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇが書き込まれると、駆動トランジスタ２２のゲート電位Ｖｇが上昇し、それに伴ってソース電位Ｖｓも上昇する。その後も、移動度補正処理が行われることでソース電位Ｖｓが上昇し、発光期間においても負帰還がかかることによってソース電位Ｖｓがさらに上昇する。したがって、図１０のタイミング波形図から明らかなように、閾値補正処理後のドレイン−ソース間電圧Ｖｄｓ（ａ）は大きく、有機ＥＬ素子２１の発光中のドレイン−ソース間電圧Ｖｄｓ（ｂ）は小さくなる。

ここで、駆動トランジスタ２２の特性が、図１１に示す理想的なトランジスタ特性であるとする。この場合、飽和領域においてドレイン電流Ｉｄｓがドレイン−ソース間電圧Ｖｄｓに対して傾きが一定で変化するため、ドレイン−ソース間電圧Ｖｄｓが変動しても画素間のドレイン電流Ｉｄｓの変動分ΔＩｄｓの差分が小さい。したがって、ドレイン−ソース間電圧Ｖｄｓが変動しても、画素間で有機ＥＬ素子２１の駆動電流のばらつきが起きにくい。

駆動トランジスタ２２の飽和領域では、Ｖｄｓ＞Ｖｇｓ−Ｖｔｈの電位関係にある。ここで、駆動トランジスタ２２のチャネル変調係数をλとすると、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは、次式（３）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）²
・（１＋λＶｄｓ） ……（３）

これに対して、駆動トランジスタ２２の特性が図１２に示すトランジスタ特性、即ちキンク現象が発生するトランジスタ特性の場合には次のようになる。

キンク現象の発生状態は、製造ばらつき等によってトランジスタごとにばらつく。ここに、キンク現象の発生状態とは、ドレイン電流Ｉｄｓが急激に変化するときの変化量やキンク現象の立ち上がりのタイミング等をいう。このように、キンク現象の変化量やキンク現象の立ち上がりのタイミング等、キンク現象の発生状態がトランジスタごとにばらついてしまうと、ドレイン−ソース間電圧Ｖｄｓの変動がキンク現象の領域を跨ぐ場合にそのばらつきの影響を受けてしまう。

例えば、キンク現象の大きさ（変化量）がトランジスタごとにばらつくと、図１２から明らかなように、画素間のドレイン電流Ｉｄｓの変動分ΔＩｄｓの差分が、Ｖｄｓ−Ｉｄｓ特性が傾き一定の場合に比べて大きくなる。これにより、前にも述べたように、閾値補正処理後（ａ）と発光中（ｂ）とでドレイン−ソース間電圧Ｖｄｓが異なっていると、画素間での駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ、ひいては有機ＥＬ素子２１の駆動電流がばらついてしまうため、画素間で輝度差が発生し、画質の悪化を招くことになる。

＜２．第１実施形態＞
上述したキンク現象に起因する有機ＥＬ素子２１の駆動電流のばらつきを抑えて画質の改善を図ることを目的として為されたのが、本発明の第１実施形態に係る有機ＥＬ表示装置である。

先述した有機ＥＬ表示装置１０の場合、電源供給走査回路５０は、電源供給線３２の電位ＤＳを、第１電源電位（高電位）Ｖｃｃｐと第２電源電位（低電位）Ｖｉｎｉとの２値に設定する構成となっている。そして、電源供給線３２の電位ＤＳが、閾値補正期間と発光期間とで同じ電位Ｖｃｃｐ（図４参照）に設定されているが故に、駆動トランジスタ２２のキンク現象に起因する有機ＥＬ素子２１の駆動電流がばらつきの問題が発生する。

そこで、第１実施形態に係る有機ＥＬ表示装置では、電源供給線３２の電位ＤＳを閾値補正期間と発光期間とで異ならせる構成を採ることを特徴としている。かかる構成を採ることにより、閾値補正処理後のドレイン−ソース間電圧Ｖｄｓと有機ＥＬ素子２１の発光中のドレイン−ソース間電圧Ｖｄｓとの違いを、電源供給線３２の電位ＤＳが閾値補正期間と発光期間とで同じ場合に比べて小さくできる。

電源供給線３２の電位ＤＳを閾値補正期間と発光期間とで異ならせるために、第１実施形態に係る有機ＥＬ表示装置では、電源供給部としての電源供給走査回路５０を、電源供給線３２の電源電位ＤＳとして少なくとも３値に設定可能な構成としている。そして、電源供給走査回路５０により、電源供給線３２の電位ＤＳとして少なくとも３値の電源電位のうちの１つを適宜設定することで、当該電位ＤＳを閾値補正期間と発光期間とで異ならせるようにしている。

これにより、駆動トランジスタ２２にキンク現象が発生し、その発生状態に製造ばらつきによってばらつきが生じたとしても、画素間での駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓのばらつきを小さく抑えることができる。その結果、有機ＥＬ素子２１の駆動電流のばらつきを小さく抑えることができるために表示画像の画質を改善できる。以下に、電源供給線３２の電源電位ＤＳとして少なくとも３値に設定可能とするための第１実施形態の具体的な実施例について説明する。

［実施例１］
図１および図２に示すシステム構成の有機ＥＬ表示装置１０において、実施例１に係る電源供給走査回路５０Ａは、電源供給線３２の電位ＤＳとして３値の電位を設定可能な構成となっている。具体的には、実施例１に係る電源供給走査回路５０Ａは、高電位Ｖｃｃｐ（以下、Ｖｃｃｐ１と記述する）と、低電位Ｖｉｎｉと、それらの間の中間電位Ｖｃｃｐ２との３値の電位を電源電位ＤＳとして適宜設定できるようになっている。

実施例１に係る電源電位ＤＳの設定についてのタイミング関係を図１３に示す。電源供給走査回路５０Ａは、閾値補正準備期間（ｔ１１−ｔ１３）では低電位Ｖｉｎｉを設定し、少なくとも閾値補正期間（ｔ１３−ｔ１４）では中間電位Ｖｃｃｐ２を設定し、発光期間（ｔ１７以降）では高電位Ｖｃｃｐ１を設定する。

すなわち、先述した基本的な回路動作の場合、電源供給線３２の電位ＤＳを閾値補正期間と発光期間とで同じ高電位Ｖｃｃｐ１（Ｖｃｃｐ）に設定するようにしていた。これに対して、本実施例１では、電源供給線３２の電位ＤＳを閾値補正期間と発光期間とで異ならせる、具体的には、閾値補正期間で中間電位Ｖｃｃｐ２（＜Ｖｃｃｐ１）に設定し、発光期間で高電位Ｖｃｃｐ１に設定するようにしている。

先述したように、電源供給線３２の電位ＤＳが閾値補正期間と発光期間とで同じだと、閾値補正処理後と有機ＥＬ素子２１の発光中とで駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓに違いが生じる。そこで、本実施例１においては、電源供給線３２の電位ＤＳを閾値補正期間と発光期間とで異ならせる構成を採っている。

かかる構成を採ることにより、閾値補正処理後のドレイン−ソース間電圧Ｖｄｓ（ａ）と有機ＥＬ素子２１の発光中のドレイン−ソース間電圧Ｖｄｓ（ｂ）との違いを、電源供給線３２の電位ＤＳが閾値補正期間と発光期間とで同じ場合に比べて小さくできる。その結果、駆動トランジスタ２２にキンク現象が発生し、その発生状態に製造ばらつきによってキンク現象にばらつきが生じたとしても、画素間での駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓのばらつきを小さく抑えることができる。

ここで、閾値補正期間で設定する中間電位Ｖｃｃｐ２については、発光期間で設定する高電位Ｖｃｃｐ１に対して次のように設定するのが好ましい。すなわち、閾値補正処理後の駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓ（ａ）と有機ＥＬ素子２１の発光中の駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓ（ｂ）とが等しくなるような電位に中間電位Ｖｃｃｐ２を設定するのが好ましい。

図１４には、駆動トランジスタ２２の特性が、理想的なトランジスタ特性の場合のＶｄｓ−Ｉｄｓ特性を示している。図１５には、駆動トランジスタ２２の特性が、キンク現象が発生するトランジスタ特性の場合のＶｄｓ−Ｉｄｓ特性を示している。

このような電位関係にて高電位Ｖｃｃｐ１に対して中間電位Ｖｃｃｐ２を設定することで、キンク現象に起因する画素間での駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓのばらつきをより小さく抑えることができる（理想的にはばらつきを無くすことができる）。その結果、表示画像の画質を改善できる。

ここで、電源供給線３２の電源電位ＤＳとして、３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉを設定可能な実施例１に係る電源供給走査回路５０Ａの具体的な構成について説明する。

図１６は、３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉを設定可能な実施例１に係る電源供給走査回路５０Ａの構成の一例を示すブロック図である。

電源供給走査回路５０Ａは、シフトレジスタ５１と波形整形論理回路５２とから構成されている。シフトレジスタ５１は、書込み走査回路４０（図１参照）による垂直走査に同期して、３つのタイミング信号Ｔ１，Ｔ２，Ｔ３を画素行ごとに出力する。波形整形論理回路５２は、３つのタイミング信号Ｔ１，Ｔ２，Ｔ３に基づいて３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉを適宜出力する。

（実施例１に係る波形整形論理回路の構成）
図１７は、実施例１に係る波形整形論理回路５２の構成の一例を示す回路図である。本実施例１に係る波形整形論理回路５２は、２つのインバータ５２１，５２２と、スイッチング素子である２つのＰｃｈＭＯＳトランジスタ５２３，５２４および１つのＮｃｈＭＯＳトランジスタ５２５とから構成されている。

インバータ５２１は、入力端子ｉｎ１を介して入力されるタイミング信号Ｔ１の論理を反転してＰｃｈＭＯＳトランジスタ５２３のゲート電極に与える。ＰｃｈＭＯＳトランジスタ５２３は、電源ノードＮ１と出力ノードＮｏとの間に接続されている。電源ノードＮ１には、電源部（図示せず）から正側電源電圧ＶＤＤ１が供給される。

インバータ５２２は、入力端子ｉｎ２を介して入力されるタイミング信号Ｔ２の論理を反転してＰｃｈＭＯＳトランジスタ５２４のゲート電極に与える。ＰｃｈＭＯＳトランジスタ５２３は、電源ノードＮ２と出力ノードＮｏとの間に接続されている。電源ノードＮ２には、電源部から２つの正側電源電圧ＶＤＤ１，ＶＤＤ２が電源電圧ＶＤＤｘとして選択的に供給される。電源電圧ＶＤＤ２は、正側電源電圧ＶＤＤ１と負側電源電圧ＶＳＳとの間の電圧である。

ＮｃｈＭＯＳトランジスタ５２５は、出力ノードＮｏと電源ノードＮ３との間に接続されており、ゲート電極には入力端子ｉｎ３を介してタイミング信号Ｔ３が供給される。電源ノードＮ３には、電源部から負側電源電圧ＶＳＳが供給される。出力ノードＮｏには、出力端子ｏｕｔが電気的に接続されている。

（実施例１に係る波形整形論理回路の回路動作）
次に、上記構成の実施例１に係る波形整形論理回路５２の回路動作については、図１８のタイミング波形図を用いて説明する。

図１８は、タイミング信号Ｔ１，Ｔ２，Ｔ３および電源電圧ＶＤＤｘのタイミング関係を示している。図１８において、時刻ｔ１１，ｔ１３，ｔ１７は、図１３の時刻ｔ１１，ｔ１３，ｔ１７にそれぞれ対応している。

図１８に示すように、電源電圧ＶＤＤｘは、時刻ｔ１３までおよび時刻ｔ１７以降の各期間で電源電圧ＶＤＤ１をとり、時刻ｔ１３−ｔ１７の期間で電源電圧ＶＤＤ２をとる。また、タイミング信号Ｔ１，Ｔ２，Ｔ３のパルス振幅幅は、ＶＤＤ１−ＶＳＳである。

時刻ｔ１１−ｔ１３の期間では、タイミング信号Ｔ１，Ｔ２がＬｏｗレベル、タイミング信号Ｔ３がＨｉｇｈレベルになるために、ＰｃｈＭＯＳトランジスタ５２３，５２４が共に非導通状態になり、ＮｃｈＭＯＳトランジスタ５２５が導通状態になる。これにより、負側電源電圧ＶＳＳがＮｃｈＭＯＳトランジスタ５２５および出力ノードＮｏを通して出力端子ｏｕｔから低電位Ｖｉｎｉとして出力される。

時刻ｔ１３−ｔ１７の期間では、タイミング信号Ｔ１がＬｏｗレベルを持続し、タイミング信号Ｔ２がＨｉｇｈレベルに、タイミング信号Ｔ３がＬｏｗレベルにそれぞれ遷移するために、ＰｃｈＭＯＳトランジスタ５２４のみが導通状態になる。このとき、ＶＤＤｘ＝ＶＤＤ２であることから、当該電源電圧ＶＤＤ２がＰｃｈＭＯＳトランジスタ５２４および出力ノードＮｏを通して出力端子ｏｕｔから中間電位Ｖｃｃｐ２として出力される。

時刻ｔ１７以降の発光期間では、タイミング信号Ｔ１がＨｉｇｈレベルに遷移し、タイミング信号Ｔ２がＨｉｇｈレベルを、タイミング信号Ｔ３がＬｏｗレベルをそれぞれ持続するために、ＰｃｈＭＯＳトランジスタ５２３，５２４が共に導通状態になる。これにより、電源電圧ＶＤＤ１がＰｃｈＭＯＳトランジスタ５２３および出力ノードＮｏを通して出力端子ｏｕｔから高電位Ｖｃｃｐ１として出力される。

このとき、ＶＤＤｘ＝ＶＤＤ１であることから、当該電源電圧ＶＤＤ１もＰｃｈＭＯＳトランジスタ５２４および出力ノードＮｏを通して出力端子ｏｕｔから高電位Ｖｃｃｐ１として出力される。すなわち、発光期間では、ＰｃｈＭＯＳトランジスタ５２３，５２４が共に導通状態になることで電源ノードＮ１と電源ノードＮ２とが電気的に接続されるために、２つの電源ノードＮ１，Ｎ２から電源電圧ＶＤＤ１が高電位Ｖｃｃｐ１として出力されることになる。

このように、本実施例１に係る波形整形論理回路５２によれば、電源供給線３２の電源電位ＤＳとして３値の電位、即ち高電位Ｖｃｃｐ１、中間電位Ｖｃｃｐ２および低電位Ｖｉｎｉを設定することができる。そして、本実施例１に係る波形整形論理回路５２は、有機ＥＬ素子２１の発光期間に電源ノードＮ１と電源ノードＮ２とを接続して当該２つの電源ノードＮ１，Ｎ２から電源電圧ＶＤＤ１を高電位Ｖｃｃｐ１として電源供給線３２に供給する構成を採ることを特徴としている。この構成を採ることによる作用効果については後述する。

（参考例に係る波形整形論理回路）
ところで、３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉを設定するに当たっては、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＳＳを単純に切り替えて３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉとして電源供給線３２に供給する構成の波形整形論理回路が一般的に考えられる。この構成例に係る波形整形論理回路を参考例として以下に説明する。

図１９は、参考例に係る波形整形論理回路５２′の構成の一例を示す回路図である。図１９において、図１７と同等部分（対応する部分）には同一符号を付して示している。

本参考例に係る波形整形論理回路５２′は、ＰｃｈＭＯＳトランジスタ５２３，５２４およびＮｃｈＭＯＳトランジスタ５２５に加えて、２つのＮＡＮＤ回路５２６，５２７および２つのインバータ５２８，５２９を有する構成となっている。

ＮＡＮＤ回路５２６は、入力端子ｉｎ１を介して入力されるタイミング信号Ｔ１を一方の入力とし、入力端子ｉｎ２を介して入力され、インバータ５２９で論理反転されるタイミング信号Ｔ２を他方の入力とする。ＮＡＮＡＤ回路５２７は、入力端子ｉｎ１を介して入力され、インバータ５２８で論理反転されるタイミング信号Ｔ１を一方の入力とし、入力端子ｉｎ２を介して入力され、インバータ５２９で論理反転されるタイミング信号Ｔ２を他方の入力とする。

ＰｃｈＭＯＳトランジスタ５２３は、ＮＡＮＤ回路５２６の出力をゲート入力とし、当該出力がＬｏｗレベルのときに導通状態となって電源ノードＮ１の電源電位ＶＤＤ１を高電位Ｖｃｃｐ１として出力端子ｏｕｔから出力する。ＰｃｈＭＯＳトランジスタ５２４は、ＮＡＮＤ回路５２７の出力をゲート入力とし、当該出力がＬｏｗレベルのときに導通状態となって電源ノードＮ２の電源電位ＶＤＤ２を中間電位Ｖｃｃｐ２として出力端子ｏｕｔから出力する。ＮｃｈＭＯＳトランジスタ５２５は、タイミング信号Ｔ２をゲート入力とし、当該タイミング信号Ｔ２がＨｉｇｈレベルのときに導通状態となって電源ノードＮ３の電源電位ＶＳＳを低電位Ｖｉｎｉとして出力端子ｏｕｔから出力する。

図２０に、タイミング信号Ｔ１，Ｔ２のタイミング関係を示す。図２０において、時刻ｔ１１，ｔ１３，ｔ１７は、図１３の時刻ｔ１１，ｔ１３，ｔ１７にそれぞれ対応している。

図２０のタイミング波形図に示すように、閾値補正準備期間でタイミング信号Ｔ１がＬｏｗレベルに、タイミング信号Ｔ２がＨｉｇｈレベルになることにより、波形整形論理回路５２′から低電位Ｖｉｎｉが出力される。閾値補正期間から発光期間に入る前までの期間でタイミング信号Ｔ１，Ｔ２が共にＬｏｗレベルになることにより、波形整形論理回路５２′から中間電位Ｖｃｃｐ２が出力される。発光期間でタイミング信号Ｔ１がＨｉｇｈレベルに、タイミング信号Ｔ２がＬｏｗレベルになることにより、波形整形論理回路５２′から高電位Ｖｃｃｐ１が出力される。

（参考例に係る波形整形論理回路の不具合）
ここで、理解を容易にするために、図２１に示すように、画面の上下方向の中央部分に左寄りに黒の矩形（いわゆる、黒ウインドウ）を表示し、当該黒の矩形の周囲を白表示とする場合について考える。

図２１の画表示において、白領域のラインＡと、黒の矩形を含む領域のラインＢとで、各ラインＡ，Ｂの電源供給線３２ごとに流れるトータル電流に差が生じる。何故ならば、画素に流れる電流は、白表示では大きく、黒表示ではほぼ０であるためである。ラインＡ，Ｂ間で有機ＥＬ素子２１の発光に必要なトータル電流が違うと、電源電圧ＶＤＤ１を高電位Ｖｃｃｐ１として電源供給線３２に供給するＰｃｈＭＯＳトランジスタ５２３での電圧降下にラインＡ，Ｂ間で差が生じる。

このように、ラインＡ，Ｂ間でＰｃｈＭＯＳトランジスタ５２３での電圧降下が異なると、ラインＡ，Ｂの各電源供給線３２に電位差が生じてしまう。すると、ラインＡ，Ｂの各駆動トランジスタ２２のドレイン電圧が異なることになるためにチャネル長変調効果が発生する。ここで、チャネル長変調効果とは、駆動トランジスタ２２のＶｄｓ−Ｉｄｓ特性において、あるドレイン−ソース間電圧Ｖｄｓ以上で飽和すべきところが飽和せずに、ドレイン−ソース間電圧Ｖｄｓに比例してドレイン−ソース間電流Ｉｄｓが増大する現象である。

したがって、ラインＡ，Ｂの各電源供給線３２に電位差が生じ、電源供給線３２から与えられる電源電圧Ｖｃｃｐ１が異なると、チャネル長変調効果によってドレイン−ソース間電流ＩｄｓがラインＡ，Ｂ間で異なるために映像ラインごとに輝度差が生じる。具体的には、図２１の画表示において、同じ白レベルの信号を入力しても、黒の矩形の上下の白表示領域と黒の矩形の右横の白表示領域との境界で輝度差が生じる。

図２１の画表示の例の場合には、電源供給線３２に流れるトータル電流がラインＡ＞ラインＢとなり、ＰｃｈＭＯＳトランジスタ５２３での電圧降下がラインＡ＞ラインＢとなる。その結果、黒の矩形の上下の白表示領域の表示色が白ではなくグレーで表示されるために、黒の矩形の右横の白表示領域とで輝度差が生じることになる。

（実施例１に係る波形整形論理回路の作用効果）
これに対して、実施例１に係る波形整形論理回路５２は、有機ＥＬ素子２１の発光期間に電源ノードＮ１と電源ノードＮ２とを接続して当該２つの電源ノードＮ１，Ｎ２から電源電圧ＶＤＤ１を高電位Ｖｃｃｐ１として電源供給線３２に供給する構成を採っている。かかる構成を採ることで、ラインＡ，Ｂの電源供給線３２ごとに流れるトータル電流に差が生じた場合において、ＰｃｈＭＯＳトランジスタ５２３での電圧降下の差が、１つの電源ノードから電源電圧ＶＤＤ１を供給する参考例の場合に比べて減少する。

仮に、ＰｃｈＭＯＳトランジスタ５２３とＰｃｈＭＯＳトランジスタ５２４のトランジスタサイズが同じとした場合、発光中のあるラインの電源供給線３２に流れるトータル電流値をＩとすると、両トランジスタ５２３，５２４に流れる電流はＩ／２となる。したがって、トランジスタ５２３，５２４での電圧降下が１／２となり、ライン間での電圧降下差も同様に低下するために、映像ライン間で発生する輝度差を、１つの電源ノードから電源電圧ＶＤＤ１を供給する参考例の場合に比べて抑えることができる。

その結果、参考例の場合、即ち電源電圧ＶＤＤ１，ＶＤＤ２，ＶＳＳを単純に切り替えて３値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｉｎｉとして電源供給線３２に供給する場合に比べて画質の改善を図ることできる。より具体的には、例えば図２１に示すように、領域ごとに輝度差が大きい画表示を行う場合に、各ラインの電源供給線３２ごとに流れるトータル電流に差が生じる際の画質改善を行うことできる。

また、各トランジスタ５２３，５２４に流れる電流値が小さくなることで、波形整形論理回路５２の発熱（単位時間あたりの熱量）、ひいては当該波形整形論理回路５２を含む電源供給走査回路５０Ａの発熱低減を図ることができる。ここで、単位時間あたりの熱量Ｑは、次式（４）で表わされる。

Ｑ＝ＩｄｓＶｄｓ
＝Ｉｄｓ｛（Ｖｇｓ−Ｖｔｈ）−√（Ｖｇｓ−Ｖｔｈ）²
−２Ｉｄｓ（Ｌ／ＷＣｏｘμ） ……（４）
ただし、Ｖｄｓ＜Ｖｇｓ−Ｖｔｈ

（Ｖｃｃｐ１，Ｖｃｃｐ２の設定）
先述したように、本実施例１においては、中間電位Ｖｃｃｐ２を高電位Ｖｃｃｐ１に対して、好ましくは、閾値補正処理後の駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓ（ａ）と有機ＥＬ素子２１の発光中の駆動トランジスタのドレイン−ソース間電圧Ｖｄｓ（ｂ）とが等しくなるように設定する。このとき、信号書込み＋移動度補正期間での電源供給線３２の電位ＤＳを、閾値補正期間と同じ中間電位Ｖｃｃｐ２に設定している。

しかし、移動度補正期間の電位ＤＳを中間電位Ｖｃｃｐ２とした場合、移動度補正期間中の駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓ（ｃ）が、閾値補正処理後および発光中のドレイン−ソース間電圧Ｖｄｓ（ａ），（ｂ）よりも小さくなる（図１３参照）。これにより、図２２に示すように、駆動トランジスタ２２をキンク現象が発生する領域（以下、「キンク現象の領域」と記述する）で使用してしまう可能性がある。キンク現象の領域で使用すると、それ以外の領域で使用する場合よりも、画素間において駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓにばらつきが発生し易くなるために、画素間において輝度差が発生する。

このような理由から、中間電位Ｖｃｃｐ２のみならず、高電位Ｖｃｃｐ１についても、移動度補正期間において駆動トランジスタ２２をキンク現象の領域で使用しないように各電位を設定することが望ましい。具体的には、出荷前において、移動度補正期間において駆動トランジスタ２２をキンク現象の領域で使用している場合は、そのときの電位よりも電位Ｖｃｃｐ１，Ｖｃｃｐ２の各電位を上げるか、または下げる。

電位Ｖｃｃｐ１，Ｖｃｃｐ２の各電位を上げることで図２３（Ａ）に示すように、下げることで図２３（Ｂ）に示すように、駆動トランジスタ２２をキンク現象の領域で使用しないようにすることができる。その結果、キンク現象が存在するトランジスタ特性においても、画素間における駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓのばらつきを抑制することができるため、表示画像の画質を改善できる。

［実施例２］
図１および図２に示すシステム構成の有機ＥＬ表示装置１０において、実施例２に係る電源供給走査回路５０Ｂは、電源供給線３２の電位ＤＳとして、４値の電位を設定可能な構成となっている。具体的には、電源供給走査回路５０は、高電位Ｖｃｃｐ１と、低電位Ｖｉｎｉと、それらの間の２つの中間電位Ｖｃｃｐ２，Ｖｃｃｐ３との４値の電位を電源電位ＤＳとして適宜設定できるようになっている。ここで、中間電位Ｖｃｃｐ２，Ｖｃｃｐ３は、Ｖｃｃｐ２＜Ｖｃｃｐ３の高低関係にある。

実施例１では、移動度補正期間（信号電圧Ｖｓｉｇの書込み期間を含む）での電源供給線３２の電位ＤＳを中間電位Ｖｃｃｐ２に設定していた。すなわち、移動度補正期間における電源供給線３２の電位ＤＳを閾値補正期間と移動度補正期間とで同じ電位に設定していた。これに対して、実施例２では、移動度補正期間における電源供給線３２の電位ＤＳを閾値補正期間と移動度補正期間とで異なる中間電位Ｖｃｃｐ２，Ｖｃｃｐ３に設定することを特徴としている。

実施例２の場合の電源電位ＤＳの設定についてのタイミング関係を図２４に示す。電源供給走査回路５０Ｂは、閾値補正準備期間（ｔ１１−ｔ１３）では低電位Ｖｉｎｉを設定し、少なくとも閾値補正期間（ｔ１３−ｔ１４）では中間電位Ｖｃｃｐ２を設定する。電源供給走査回路５０Ｂはさらに、信号書込み＋移動度補正期間（ｔ１６−ｔ１７）では中間電位Ｖｃｃｐ３を設定し、発光期間（ｔ１７以降）では高電位Ｖｃｃｐ１を設定する。

すなわち、実施例１では、移動度補正期間における電源供給線３２の電位ＤＳを閾値補正期間と移動度補正期間とで同じ中間電位Ｖｃｃｐ２に設定するようにしていた。これに対して、本実施例２では、電源供給線３２の電位ＤＳを閾値補正期間と移動度期間とで異ならせる、具体的には、閾値補正期間で中間電位Ｖｃｃｐ２に設定し、移動度期間で中間電位Ｖｃｃｐ３に設定するようにしている。

電源供給線３２の電位ＤＳが閾値補正期間と発光期間とで異なっていたとしても、先述したように、移動度補正期間における電源供給線３２の電位ＤＳを閾値補正期間と移動度補正期間とで同じ中間電位Ｖｃｃｐ２とした場合、駆動トランジスタ２２をキンク現象の領域で使用してしまう可能性がある。その結果、画素間において駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓにばらつきが発生し易くなるために、画素間において輝度差が発生する。

これに対して、電源供給線３２の電位ＤＳを閾値補正期間と移動度期間とで異ならせることで、たとえ駆動トランジスタ２２をキンク現象の領域で使用していても、画素間での駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓのばらつきを小さく抑えることができる。ここで、中間電位Ｖｃｃｐ３については中間電位Ｖｃｃｐ２に対して、閾値補正処理後のドレイン−ソース間電圧Ｖｄｓ（ａ）と、移動度補正中の駆動トランジスタ２２のドレイン−ソース間電圧Ｖｄｓ（ｃ）とが等しくなるような電位に設定するのが好ましい。

このような電位関係にて中間電位Ｖｃｃｐ２に対して中間電位Ｖｃｃｐ３を設定することで、図２５に示すように、閾値補正処理後、移動度補正処理後および発光期間を全て同じドレイン−ソース間電圧Ｖｄｓとすることができる。これにより、たとえ駆動トランジスタ２２をキンク現象の領域で使用していても、閾値補正および移動度補正の各処理の終わりと発光中でドレイン−ソース間電圧Ｖｄｓが変動しない。その結果、キンク現象に起因する画素間での駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓのばらつきをより小さく抑えることができる（理想的にはばらつきを無くすことができる）ため、表示画像の画質を改善できる。

ここで、電源供給線３２の電源電位ＤＳとして、４値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｃｃｐ３，Ｖｉｎｉを設定可能な電源供給走査回路５０Ｂの具体的な構成について説明する。

図２６は、４値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｃｃｐ３，Ｖｉｎｉを設定可能な電源供給走査回路５０Ｂの構成の一例を示すブロック図である。

電源供給走査回路５０Ｂは、シフトレジスタ５３と波形整形論理回路５４とから構成されている。シフトレジスタ５３は、書込み走査回路４０（図１参照）による垂直走査に同期して、４つのタイミング信号Ｔ１，Ｔ２，Ｔ３，Ｔ４を画素行ごとに出力する。波形整形論理回路５４は、４つのタイミング信号Ｔ１，Ｔ２，Ｔ３，Ｔ４に基づいて４値の電位Ｖｃｃｐ１，Ｖｃｃｐ２，Ｖｃｃｐ３，Ｖｉｎｉを適宜出力する。

（実施例２に係る波形整形論理回路の構成）
図２７は、実施例２に係る波形整形論理回路５４の構成の一例を示す回路図である。本実施例２に係る波形整形論理回路５４は、３つのインバータ５４１，５４２，５４３と、スイッチング素子である３つのＰｃｈＭＯＳトランジスタ５４４，５４５，５４６および１つのＮｃｈＭＯＳトランジスタ５４７とから構成されている。

インバータ５４１は、入力端子ｉｎ１を介して入力されるタイミング信号Ｔ１の論理を反転してＰｃｈＭＯＳトランジスタ５４４のゲート電極に与える。ＰｃｈＭＯＳトランジスタ５４４は、電源ノードＮ１と出力ノードＮｏとの間に接続されている。電源ノードＮ１には、電源部（図示せず）から正側電源電圧ＶＤＤ１が供給される。

インバータ５４２は、入力端子ｉｎ２を介して入力されるタイミング信号Ｔ２の論理を反転してＰｃｈＭＯＳトランジスタ５４５のゲート電極に与える。ＰｃｈＭＯＳトランジスタ５４５は、電源ノードＮ２と出力ノードＮｏとの間に接続されている。電源ノードＮ２には、電源部から２つの正側電源電圧ＶＤＤ１，ＶＤＤ２が電源電圧ＶＤＤｘ＿１として選択的に供給される。電源電圧ＶＤＤ２は、正側電源電圧ＶＤＤ１と負側電源電圧ＶＳＳとの間の電圧である。

インバータ５４３は、入力端子ｉｎ３を介して入力されるタイミング信号Ｔ３の論理を反転してＰｃｈＭＯＳトランジスタ５４６のゲート電極に与える。ＰｃｈＭＯＳトランジスタ５４６は、電源ノードＮ３と出力ノードＮｏとの間に接続されている。電源ノードＮ３には、電源部から２つの正側電源電圧ＶＤＤ１，ＶＤＤ３が電源電圧ＶＤＤｘ＿２として選択的に供給される。電源電圧ＶＤＤ３は、正側電源電圧ＶＤＤ１と負側電源電圧ＶＳＳとの間の電圧であって、電源電圧ＶＤＤ２よりも低い電圧である。

ＮｃｈＭＯＳトランジスタ５４７は、出力ノードＮｏと電源ノードＮ４との間に接続されており、ゲート電極には入力端子ｉｎ４を介してタイミング信号Ｔ４が供給される。電源ノードＮ４には、電源部から負側電源電圧ＶＳＳが供給される。出力ノードＮｏには、出力端子ｏｕｔが電気的に接続されている。

（実施例２に係る波形整形論理回路の回路動作）
次に、上記構成の実施例２に係る波形整形論理回路５４の回路動作については、図２８のタイミング波形図を用いて説明する。

図２８は、タイミング信号Ｔ１，Ｔ２，Ｔ３，Ｔ４および電源電圧ＶＤＤｘ＿１，ＶＤＤｘ＿２のタイミング関係を示している。図２８において、時刻ｔ１１，ｔ１３，ｔ１７は、図１３の時刻ｔ１１，ｔ１３，ｔ１７にそれぞれ対応している。

図２８に示すように、電源電圧ＶＤＤｘ＿１は、時刻ｔ１１までおよび時刻ｔ１７以降の各期間で電源電圧ＶＤＤ１をとり、時刻ｔ１１−ｔ１７の期間で電源電圧ＶＤＤ２をとる。電源電圧ＶＤＤｘ＿２は、時刻ｔ１１までおよび時刻ｔ１７以降の各期間で電源電圧ＶＤＤ１をとり、時刻ｔ１１−ｔ１７の期間で電源電圧ＶＤＤ３（＜ＶＤＤ２）をとる。また、タイミング信号Ｔ１，Ｔ２，Ｔ３，Ｔ４のパルス振幅幅は、ＶＤＤ１−ＶＳＳである。

時刻ｔ１１−ｔ１３の期間では、タイミング信号Ｔ１，Ｔ２，Ｔ３がＬｏｗレベル、タイミング信号Ｔ４がＨｉｇｈレベルになるために、ＰｃｈＭＯＳトランジスタ５４４〜５４６が共に非導通状態になり、ＮｃｈＭＯＳトランジスタ５４７が導通状態になる。これにより、負側電源電圧ＶＳＳがＮｃｈＭＯＳトランジスタ５４７および出力ノードＮｏを通して出力端子ｏｕｔから低電位Ｖｉｎｉとして出力される。

時刻ｔ１３−ｔ１６の期間では、タイミング信号Ｔ１，Ｔ２がＬｏｗレベルを持続し、タイミング信号Ｔ３がＨｉｇｈレベルに、タイミング信号Ｔ４がＬｏｗレベルにそれぞれ遷移するために、ＰｃｈＭＯＳトランジスタ５４６のみが導通状態になる。このとき、ＶＤＤｘ＿２＝ＶＤＤ３であることから、当該電源電圧ＶＤＤ３がＰｃｈＭＯＳトランジスタ５４６および出力ノードＮｏを通して出力端子ｏｕｔから中間電位Ｖｃｃｐ３として出力される。

時刻ｔ１６−ｔ１７の期間では、タイミング信号Ｔ１，Ｔ４がＬｏｗレベルを持続し、タイミング信号Ｔ２がＨｉｇｈレベルに、タイミング信号Ｔ３がＬｏｗレベルにそれぞれ遷移するために、ＰｃｈＭＯＳトランジスタ５４５のみが導通状態になる。このとき、ＶＤＤｘ＿１＝ＶＤＤ２であることから、当該電源電圧ＶＤＤ２がＰｃｈＭＯＳトランジスタ５４５および出力ノードＮｏを通して出力端子ｏｕｔから中間電位Ｖｃｃｐ２として出力される。

時刻ｔ１７以降の発光期間では、タイミング信号Ｔ１，Ｔ３がＨｉｇｈレベルに遷移し、タイミング信号Ｔ２がＨｉｇｈレベルを、タイミング信号Ｔ４がＬｏｗレベルをそれぞれ持続するために、ＰｃｈＭＯＳトランジスタ５４４〜５４６が共に導通状態になる。これにより、電源電圧ＶＤＤ１がＰｃｈＭＯＳトランジスタ５４４および出力ノードＮｏを通して出力端子ｏｕｔから高電位Ｖｃｃｐ１として出力される。

このとき、ＶＤＤｘ＿１＝ＶＤＤ１、ＶＤＤｘ＿２＝ＶＤＤ１であることから、当該電源電圧ＶＤＤ１もＰｃｈＭＯＳトランジスタ５４５，５４６および出力ノードＮｏを通して出力端子ｏｕｔから高電位Ｖｃｃｐ１として出力される。すなわち、発光期間では、ＰｃｈＭＯＳトランジスタ５４４〜５４６が共に導通状態になることで電源ノードＮ１，Ｎ２，Ｎ３が電気的に接続されるために、２つの電源ノードＮ１，Ｎ２，Ｎ３から電源電圧ＶＤＤ１が高電位Ｖｃｃｐ１として出力されることになる。

このように、本実施例２に係る波形整形論理回路５４によれば、電源供給線３２の電源電位ＤＳとして４値の電位、即ち高電位Ｖｃｃｐ１、中間電位Ｖｃｃｐ２，Ｖｃｃｐ３および低電位Ｖｉｎｉを設定することができる。そして、本実施例２に係る波形整形論理回路５４は、発光期間では電源ノードＮ１，Ｎ２，Ｎ３を接続して当該３つの電源ノードＮ１，Ｎ２，Ｎ３から電源電圧ＶＤＤ１を高電位Ｖｃｃｐ１として電源供給線３２に供給する構成を採ることを特徴としている。

（実施例２に係る波形整形論理回路の作用効果）
かかる構成を採ることで、図２１の画表示において、ラインＡ，Ｂの電源供給線３２ごとに流れるトータル電流に差が生じた場合において、ＰｃｈＭＯＳトランジスタ５４４での電圧降下の差が、先述した参考例の場合に比べて減少する。

仮に、ＰｃｈＭＯＳトランジスタ５４４〜５４６のトランジスタサイズが同じとした場合、発光中のあるラインの電源供給線３２に流れるトータル電流値をＩとすると、トランジスタ５４４〜５４６に流れる電流はＩ／３となる。したがって、トランジスタ５４４〜５４６での電圧降下が１／３となり、ライン間での電圧降下差も同様に低下するために、映像ライン間で発生する輝度差を、先述した参考例の場合に比べて抑えることができる。その結果、実施例１の場合と同様に、例えば図２１に示すような輝度差のある画表示の場合に、各ラインの電源供給線３２ごとに流れるトータル電流に差が生じる際の画質改善および電源供給走査回路５０Ｂの発熱低減を図ることができる。

電源供給線３２の電位ＤＳとして、実施例１では３値の電位を、実施例２では４値の電位をそれぞれ設定する場合の波形整形論理回路５２，５４について説明したが、５値以上の電位を設定する場合にも同様の考え方を適用することができる。

＜３．第２実施形態＞
第１実施形態では、駆動トランジスタ２２にキンク現象に起因する有機ＥＬ素子２１の駆動電流のばらつきを抑えて画質の改善を図るために、電源供給線３２の電位ＤＳを閾値補正期間と発光期間とで異ならせるようにしている。より具体的には、電源供給走査回路５０を、電源供給線３２の電源電位ＤＳとして少なくとも３値に設定可能な構成としている。

そして、電源供給走査回路５０により、電源供給線３２の電位ＤＳとして少なくとも３値の電源電位のうちの１つを適宜設定することで、当該電位ＤＳを閾値補正期間と発光期間とで異ならせるようにしている。特に、実施例１，２に係る波形整形論理回路５２，５４を用いることで、例えば図２１に示すような輝度差のある画表示の場合に、各ラインの電源供給線３２ごとに流れるトータル電流に差が生じる際の画質改善および電源供給走査回路５０の発熱低減を図ることができる。

これに対して、第２実施形態では、第１実施形態の実施例１，２に係る波形整形論理回路５２，５４におけるＰｃｈＭＯＳトランジスタでの電圧降下が先述した参考例の場合と同程度でも、当該電圧降下による画質への影響がないことを前提している。そして、当該波形整形論理回路５２，５４を用いることで、電源供給走査回路５０のレイアウト面積の削減を図ることを特徴としている。

図２９は、第２実施形態に係る有機ＥＬ表示装置の要部の構成を示す回路図であり、画素アレイ部３０と、波形整形論理回路５２（５４）を含む電源供給走査回路５０とを示している。ここでは、図面の簡略化のために、４行（４ライン）分について示している。

先述した実施例１で説明したように、仮に、ＰｃｈＭＯＳトランジスタ５２３とＰｃｈＭＯＳトランジスタ５２４のトランジスタサイズが同じとした場合、両トランジスタ５２３，５２４に流れる電流はＩ／２となる。

ここで、トランジスタの線形電流式は、
Ｉｄｓ＝（Ｗ／Ｌ）Ｃｏｘμ｛（Ｖｇｓ−Ｖｔｈ）Ｖｄｓ−(1/2)Ｖｄｓ²
・（１＋λＶｄｓ） ……（５）
なる式で表わされる。

したがって、電流Ｉｄｓが１／２になれば、トランジスタ５２３，５２４のサイズ、具体的にはチャネル幅Ｗを、１つの電源ノードから電源電圧を供給する場合に比べて半分程度まで小さくすることができる。ただし、トランジスタサイズのＷ長を半分にすると、トランジスタ５２３，５２４での電圧降下値は、先述した参考例の場合とほぼ同じになる。

図３０は、電源供給走査回路５０の要部のレイアウト図である。図３０において、図１７と対応する部分には同一符号を付して示している。また、図中、黒丸（●）は、配線層間を電気的に接続するコンタクト部を表わしている。

図３０には、図１７に示す実施例１に係る波形整形論理回路５２におけるＰｃｈＭＯＳトランジスタ５２４とＮｃｈＭＯＳトランジスタ５２５の２つのトランジスタのレイアウトを示している。これらトランジスタ５２４，５２５の移動度μが例えば等しいとした場合、ＰｃｈＭＯＳトランジスタ５２４に流れる電流値を１／２にできない場合には、両トランジスタ５２４，５２５のトランジスタサイズを等しく設定する必要がある。

これに対して、実施例１に係る波形整形論理回路５２によれば、ＰｃｈＭＯＳトランジスタ５２４に流れる電流が１／２になるために、当該トランジスタ５２４のチャネル幅Ｗｐを、ＮｃｈＭＯＳトランジスタ５２５のチャネル幅Ｗｎの１／２にすることができる。図示を省略しているが、ＰｃｈＭＯＳトランジスタ５２４と対となるＰｃｈＭＯＳトランジスタ５２３についても同様である。実施例２に係る波形整形論理回路５４を用いた場合にも同様のことが言える。

上述したように、電源供給走査回路５０において、各行に対応した回路部分のＰｃｈＭＯＳトランジスタ５２３，５２４のトランジスタサイズを、１つの電源ノードから電源電圧ＶＤＤ１を供給する場合に比べて小さくできる。これにより、電源供給走査回路５０のレイアウト面積を削減できるために、表示パネル７０の周縁部（いわゆる、額縁）の縮小化に寄与できる。また、レイアウトスペースに余裕ができるために、異物等による配線間のショートなどを防止することができる。

＜４．変形例＞
上記各実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。

一例として、図３１に示すように、駆動トランジスタ２２、書込みトランジスタ２３に加えて、発光制御トランジスタ２６および２つのスイッチングトランジスタ２７，２８を有する５つのトランジスタからなる５Ｔｒの回路構成を基本構成とする画素２０′が知られている（例えば、特開２００５−３４５７２２号公報参照）。ここでは、発光制御トランジスタ２６としてＰｃｈトランジスタ、スイッチングトランジスタ２７，２８としてＮｃｈを用いているが、これらの導電型の組み合わせは任意である。

発光制御トランジスタ２６は、駆動トランジスタ２２に対して直列に接続され、駆動トランジスタ２２への高電位Ｖｃｃｐの供給を選択的に行うことで、有機ＥＬ素子２１の発光／非発光の制御を行なう。スイッチングトランジスタ２７は、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に与えることで、そのゲート電位Ｖｇを基準電位Ｖｏｆｓに初期化する。スイッチングトランジスタ２８は、駆動トランジスタ２２のソース電極に低電位ｉｎｉを選択的に与えることで、そのソース電位Ｖｓを低電位ｉｎｉに初期化する。

ここでは、他の画素構成として、５Ｔｒの回路構成を例に挙げたが、例えば、信号線３３を通して基準電位Ｖｏｆｓを供給し、当該基準電位Ｖｏｆｓを書込みトランジスタ２３によって書き込むようにすることでスイッチングトランジスタ２７を省略するなど、種々の画素構成のものが考えられる。

また、上記各実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

＜５．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図３２〜図３６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において高品位な画像表示を行うことができる。すなわち、先述した各実施形態の説明から明らかなように、本発明による表示装置は、キンク現象に起因する画素間での駆動トランジスタのドレイン−ソース間電流Ｉｄｓのばらつきをより小さく抑えることができ、表示画像の画質を改善できるため、高品質な表示画像を得ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図３２は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図３３は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図３４は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図３５は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図３６は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。

１０…有機ＥＬ表示装置、２０，２０´…画素、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０，５０Ａ，５０Ｂ…電源供給走査回路、５１，５３…シフトレジスタ、５２，５４…波形調整論理回路、６０…信号出力回路、７０…表示パネル

Claims (11)

1. 電気光学素子と、
   映像信号を書き込む書込みトランジスタと、
   前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
   前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有し、
   前記電気光学素子の発光駆動に先立って、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電位を変化させる閾値補正処理の機能を持つ画素が行列状に配置された画素アレイ部と、
   前記駆動トランジスタに電流を供給する電源供給線の電源電位として、前記閾値補正処理を行う閾値補正期間と前記電気光学素子の発光期間とで異なる電位を設定する電源供給部とを備え、
   前記電源供給部は、前記電気光学素子の発光期間では前記電源供給線に対して複数の電源ノードから複数のスイッチング素子を通して電源電位を供給する
   表示装置。
2. 前記電源供給部は、前記閾値補正処理後の前記駆動トランジスタのドレイン−ソース間電圧と、前記電気光学素子の発光中の前記駆動トランジスタのドレイン−ソース間電圧とが等しくなるように、前記発光期間の電源電位に対して前記閾値補正期間の電源電位を設定する
   請求項１記載の表示装置。
3. 前記画素は、前記書込みトランジスタによる前記映像信号の書込み処理と並行して、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
   請求項１記載の表示装置。
4. 前記電源供給部は、前記駆動トランジスタに電流を供給する電源供給線の電源電位として、前記閾値補正処理を行う閾値補正期間と前記移動度補正処理を行う移動度補正期間とで同電位を設定する
   請求項３記載の表示装置。
5. 前記電源供給部は、前記移動度補正処理の期間において前記駆動トランジスタをキンク現象が発生する領域で使用しないような電位に前記発光期間の電源電位および前記閾値補正期間の電源電位を設定する
   請求項４記載の表示装置。
6. 前記電源供給部は、前記駆動トランジスタに電流を供給する電源供給線の電源電位として、前記閾値補正処理を行う閾値補正期間と前記移動度補正処理を行う移動度補正期間とで異なる電位を設定する
   請求項３記載の表示装置。
7. 前記電源供給部は、前記閾値補正処理後の前記駆動トランジスタのドレイン−ソース間電圧と、前記移動度補正処理中の前記駆動トランジスタのドレイン−ソース間電圧と、前記電気光学素子の発光中の前記駆動トランジスタのドレイン−ソース間電圧とが等しくなるように、前記閾値補正期間および前記発光期間の各電源電位に対して前記移動度補正期間の電源電位を設定する
   請求項６記載の表示装置。
8. 前記複数の電源ノードのうちの一つの電源ノードには前記電気光学素子の発光期間に前記電源供給線に与える第１の電源電位が供給され、他の電源ノードには前記第１の電源電位と少なくとも前記閾値補正期間に前記電源供給線に与える第２の電源電位とが選択的に供給され、
   前記電源供給部は、前記複数のスイッチング素子が前記電源供給線に対して電源電位を出力する出力ノードと前記複数の電源ノードとの間に接続されており、前記電気光学素子の発光期間では前記複数の電源ノードから前記複数のスイッチング素子を通して前記電源供給線に前記第１の電源電位を供給する
   請求項１記載の表示装置。
9. 前記複数のスイッチング素子のサイズは、１つの電源ノードから１つのスイッチング素子を通して前記電源供給線に前記第１の電源電位を供給する場合に比べて小さい
   請求項８記載の表示装置。
10. 電気光学素子と、
    映像信号を書き込む書込みトランジスタと、
    前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
    前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有し、
    前記電気光学素子の発光駆動に先立って、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電位を変化させる閾値補正処理の機能を持つ画素が行列状に配置された表示装置の駆動に当たって、
    前記駆動トランジスタに電流を供給する電源供給線の電源電位として、前記閾値補正処理を行う閾値補正期間と前記電気光学素子の発光期間とで異なる電位を設定し、
    前記電気光学素子の発光期間では前記電源供給線に対して複数の電源ノードから複数のスイッチング素子を通して電源電位を供給する
    表示装置の駆動方法。
11. 電気光学素子と、
    映像信号を書き込む書込みトランジスタと、
    前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
    前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有し、
    前記電気光学素子の発光駆動に先立って、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電位を変化させる閾値補正処理の機能を持つ画素が行列状に配置された画素アレイ部と、
    前記駆動トランジスタに電流を供給する電源供給線の電源電位として、前記閾値補正処理を行う閾値補正期間と前記電気光学素子の発光期間とで異なる電位を設定する電源供給部とを備え、
    前記電源供給部は、前記電気光学素子の発光期間では前記電源供給線に対して複数の電源ノードから複数のスイッチング素子を通して電源電位を供給する
    表示装置を有する電子機器。

Images