NL8203881A - Analoog-digitaalomzetter. - Google Patents

Description

V

* N.O. 31363 1

Analoog-digitaalomzetter.

De uitvinding heeft betrekking op een analoog-digitaalomzetter.

Meer in het bijzonder heeft de uitvinding betrekking op een uit twee trappen bestaande analoog-digitaalomzetter, waarbij de eerste trap een stel bits van hogere orde van het digitale uitgangssignaal opwekt en de 5 tweede trap de resterende bits van lagere orde opwekt.

Met betrekking tot digltaal-analoogomzetters zijn omzetters met twee opeenvolgende trappen bekend, waarbij de eerste trap het ingangs-signaal ontbindt in een stel bits van hogere orde en deze omzet in een overeenkomstig analoog signaal, terwijl de tweede trap de resterende —* 10 bits van lagere orde verwerkt om een tweede analoog signaal op te wek-ken dat bij het eerste analoge signaal moet worden opgeteld. Bijvoor-beeld toont het Amerikaanse octrooischrift 3.997.892 zulk een omzetter, waarbij de eerste trap een niet-lineaire digitaal-analoogomzetter met een weerstandenreeks is, waarbij weerstanden met ongelijke waarden wor-15 den gebruikt om een eerste spanning op te wekken die overeenkomt met een stel ingangsbits van hogere orde, en waarbij de tweede trap een li-neaire digitaal-analoogomzetter met een weerstandenreeks is, die is in-gericht om een tweede spanning op te wekken die overeenkomt met de bits van lagere orde. Weerstandenreeks-omzetters hebben de gewenste eigen-20 schap van een verzekerde monotoniciteit, doordat voor elke toename (af-name) van het digitale ingangssignaal er een overeenkomstige toename (afname) van het analoge uitgangssignaal is. Bij een uit twee trappen bestaande digitaal-analoogomzetter volgens het hierboven genoemde Ame-rikaanse octrooischrift, waarbij de eerste trap een niet-lineaire om-25 zetter is, varieert de spanning die door de omzetter wordt opgewekt, niet uniform bij uniforme veranderingen van het digitale ingangssignaal van de eerste trap. Aldus wordt de spanning over de gekozen weerstand toegevoerd aan de tweede trap van de omzetter, zodat deze een spanning kan opwekken, die ligt tussen de betreffende twee spanningen op de 30 eindklemmen van de weerstand die door het digitale signaal van de eerste trap wordt uitgekozen.

Vele verschillende typen analoog-digitaalomzetters zijn gedurende een aanzienlijke periode in gebruik. In recente jaren is het belangrijk geworden om te voorzien in omzetters met een verbeterd oplossend vermo-35 gen, bijvoorbeeld tot 16 bits of dergelijke, terwijl nog een nauwkeurig functioneren wordt gewaarborgd. De uitvinding heeft ten doel te voorzien in zulk een verbeterde analoog-digitaalomzetter.

Bij een bij voorkeur toe te passen uitvoeringsvorm van de uitvin- 8203881 * * * 2 v ding die hierna in bijzonderheden zal worden beschreven, is voorzien in een analoog-digitaalomzetter die eerste en tweede in cascade geschakel-de trappen omvat. De eerste trap bestaat uit een digitaal-analoogomzet-ter met een weerstandenreeks die door een register voor opeenvolgende 5 benadering (SAR) wordt bestuurd om een stel bits van hogere orde van het digitale uitgangssignaal op te wekken. De tweede trap is een inte-grerende omzetter met een zogenaamde dubbele helling, die is ingericht om de resterende bits van lagere orde van het digitale uitgangssignaal op te wekken. Aan de integrator van de tweede trap wordt een referen-10 tiesignaal uit het analoge uitgangssignaal van de eerste trap aangebo-den, welke integrator is ingericht voor de samenwerking daarmee, ten-einde een nauwkeurig functioneren voor een omzetting met een hoog op-loss end vermogen te waarborgen.

De uitvinding zal hierna nader worden toegelicht aan de hand van 15 de tekeningen. In de tekeningen toont: figuur 1 een schakelschema, ten dele als blokschema, waarin een uit twee trappen bestaande analoog-digitaalomzetter volgens de uitvinding is gelllustreerd; figuur 2 een schakelschema, ten dele als blokschema, waarin een 20 digitaal-analoogomzetter met een weerstandenreeks is gelllustreerd, die is ingericht voor de toepassing in een analoog-digitaalomzetter van het in figuur 1 getoonde type; figuur 3 een schakelschema waaruit bijzonderheden van de schakel-netwerken van een digitaal-analoogomzetter met een weerstandenrij als 25 van figuur 2 is getoond; en figuur 4 een logische decodeerschakeling voor de schakelnetwerken van figuur 3.

Volgens figuur 1 bevat een analoog-digitaalomzetter 10 volgens de uitvinding een ingangsklem 12 voor het ontvangen van het analoge in-30 gangssignaal V^n· Dit signaal wordt via leidingen 14 en 16 toege- voerd aan respectieve schakelaars 18 en 20 die zoals zal worden toegelicht, tijdens een omzetting in volgorde worden bestuurd, zoals door een tempeer- en besturingseenheid waarin gebruik wordt gemaakt van be-kende tijdinrichtingen en die als geheel is aangegeven met 22. Met de 35 schakelaars 18 en 20 zijn eveneens de uitgangsleidingen 24, 26 van een digitaal-analoogomzetter met een weerstandenreeks verbonden, die als blok 28 is getoond en een basiscomponent van de eerste trap van de analoog-digitaalomzetter vormt.

De schakeling van de digitaal-analoogomzetter 28 is in figuur 2 40 getoond, waaruit blijkt dat de uitgangsleidingen 24, 26 van de omzetter 8203881 - ' ' "’BRf?·' yt: ,0 * 3 V' door identieke achakelnetwerken 30, 32 worden verbonden met respectieve eindklemmen van elk van de reeks weerstanden, zoals bij 34 is gelllu-streerd. De gekozen weerstand wordt bepaald door een digitaal ingangs-signaal dat aan de digitale ingangsklemmen 36 wordt toegevoerd. De om-5 zetter 28 is hier in een eenvoudige vorm gelllustreerd, die een digitale ingang heeft van slechts 3 bits voorgesteld als BO, Bl en B2.

De omzetbewerking van analoog naar digitaal omvat twee sequenti’ele fasen: (1) een fase van opeenvolgende benadering om een stel bits van hogere orde te bepalen en (2) een integratiefase met een dubbele hel-10 ling om de resterende'minder significante bits (van lagere orde) vast te stellen. De omzetbewerking begint wanneer de tempeer- en besturings- _ eenheid 22 start met de fase van opeenvolgende benadering door het sluiten van de schakelaar 18 en het toevoeren van een startbesturings-signaal aan het register voor opeenvolgende benadering (SAR) dat als 15 geheel met 40 is aangegeven. De uitgangsleidingen 42 van het register (SAR) zijn verbonden met de ingangsklemmen 36 van de digitaal-analoog-omzetter 28 en ook met een deel 44 van een uitgangsregister 46.

Het register SAR 40 wordt eerst ingesteld door het startbestu-ringssignaal uit de eenheid 22 om een digitaal signaal op te wekken, 20 waardoor een uitgangssignaal uit de omzetter 28 van de helft van een voile schaal ontstaat, dat wil zeggen overeenkomstig met een digitaal ingangssignaal waarin de eerste bit B0 gelijk is aan een binaire waarde "1". De schakelaar 18 draagt het uitgangssignaal van de digitaal-ana-loogomzetter tesamen met het analoge ingangssignaal V^n, over naar 25 een vergelijkingsinrichting 50 die de twee spanningen vergelijkt om te bepalen of V^n boven of beneden het uitgangsniveau van de digitaal-analoogomzetter ligt. Het resultaat van de2e vergelijking wordt als een logisch signaal toegevoerd aan het register SAR, waarbij de gebruike-lijke logische schakeling dienovereenkomstig het digitale signaal wij-30 zigt dat aan de omzetter 28 wordt toegevoerd.

Volgens bekende methoden wordt de logische schakeling van de SAR . 40 in volgorde bestuurd door een programme van beslisslngsstappen, tot-dat het digitale ingangssignaal van de omzetter 28 op de uitgangsleidingen 24, 26 respectieve spanningen teweeg brengt, waarvan de waarden 35 het niveau V^n van het analoge signaal begrenzen. Dat wil zeggen dat de schakelnetwerken 30, 32 een weerstand 34 zullen kiezen met eind-verbindingsspanningen die boven respectievelijk beneden V^n liggen (tenzij uiteraard gelijk is aan een van de verbindingsspannin-gen, in welk geval deze verbindingsspanning naar de uitgangsleiding 26 40 van de omzetter zou worden doorgeschakeld).

8203881 ' 4 v ·

Het digitale ingangssignaal op de klemmen 36 van de omzetter 28 wordt dus opgewekt om de bits van hogere orde van het uiteindelijke digitale uitgangssignaal voor te stellen. Deze bits van hogere orde wor-den toegevoerd aan het deel 44 van het uitgangsregister 46. De volgende 5 en eindstap is het bepalen van de resterende bits van lagere orde van het digitale uitgangssignaal.

Hiervoor initieert de tempeer- en besturingseenheid 22 daarna de tweede fase van omzetten door het inactiveren (openen) van de schake-laar 18 en het opwekken van een besturingssignaal om de schakelaar 20 10 te sluiten, teneinde de verbindingen naar zijn linker polen (zoals ge-toond) te voltooien. Hierdoor wordt naar de ingang van een analoog-di-gitaalomzetter van het bekende integratortype met een dubbele helling, als geheel met 60 aangegeven, een spanning doorgeschakeld, die het ver-schil tussen het analoge ingangssignaal V^n en de spanning van de 15 onderste uitgangsleiding 26 voorstelt. (Opgemerkt wordt dat de spanning op de leiding 26 het analoge signaal is dat overeenkomt met het digitale signaal BO, Bl, B2 toegevoerd aan de omzetter 28.) De omzetter 60 met dubbele helling integreert deze verschilspanning gedurende een vooraf ingestelde tijdsperiode (bijvoorbeeld 1024 pulsen van een tijd-20 kloksignaal opgewekt door de tempeer- en besturingseenheid 22). Aan het einde van deze integratieperiode zal de grootte van de gelntegreerde spanning op de integratorcondensator 62 evenredig zijn aan het toege-voerde signaalniveau, die in dit geval overeenkomt met het verschil tussen het analoge ingangssignaal V-[n en de uitgangsspanning van de 25 digitaal-analoogomzetter 28.

Na deze vooraf ingestelde signaalintegratieperiode wordt de schakelaar 20 (door de eenheid 22) verschoven naar zijn rechter polen om een integratie van omgekeerde polariteit van een referentiesignaal uit te voeren, dat als de spanning tussen de leidingen 24 en 26 wordt opge-30 wekt, dat wil zeggen de spanning over de gekozen weerstand 34. Door deze integratie van omgekeerde polariteit keert de spanning van de integratorcondensator terug naar zijn gegeven beginniveau met een snelheid die wordt bepaald door de grootte van het referentiesignaal, dat wil zeggen door de spanning over de gekozen weerstand 34. Een teller 64 die 35 door de eenheid 22 wordt bediend, telt het aantal tijdklokpulsen opgewekt gedurende deze integratie van omgekeerde polariteit.

Een vergelijkingsinrichting 66 detecteert het terugkeren van de integratorspanning tot het gegeven niveau en stopt de teller 64 op dat tijdstip. Het telresultaat van de pulsen dat dan in de teller is opge-40 slagen, stelt als percentage van de initiele vooraf ingestelde puls- 8203881 % ' ' ' 5' \ tijdperiode van integratie, de interpolatie van het analoge ingangssig-naal V^n binnen het gebied van spanningen die op de leidingen 24 en 26 verschijnen, zoals bepaald door de spanning over de weerstand 34 die door de SAR 40 is gekozen. Dit opgeslagen telresultaat van pulsen wordt 5 naar het uitgangsregister 46 doorgeschakeld, dat (door middel van niet getoonde bekende middelen) het aantal opgeslagen pulsen omzet in een overeenkomstig binair getal dat in een tweede deel 68 van het uitgangsregister 46 wordt opgeslagen en dat de resterende minder significants bits van het uitgangssignaal voorstelt. Aldus levert de combinatie van 10 de digitale signalen in de registerdelen 44 en 68 het volledige digita- le uitgangssignaal dat met Vjtn overeenkomt. _

Zoals hierboven is vermeld voorziet het digitale signaal dat door het aantal pulsen in de teller 64 wordt voorgesteld, in feite in een interpolatie tussen het uitgangssignaal van de digitaal-analoogomzetter 15 28 (de spanning op de leiding 26) en het volgende hogere analoge niveau van die omzetter (de spanning op de leiding 24). Het zal blijken dat deze interpolatie een daarmee gepaard gaande nauwkeurigheid bezit, om-dat de referentiespanning die aan de integrator 60 met dubbele helling wordt toegevoerd, de werkelijke stapspanning is die volgt boven het 20 uitgangsniveau van de omzetter 28. Door toepassing van deze methode kan de gehele omzetting bovendien zeer snel worden uitgevoerd.

Figuur 3 toont schakelingsbi j zonderheden van schakelnetwerken voor een digitaal-analoogomzetter van het weerstandenreekstype. Deze bijzon-dere uitvoering accepteert een digitaal signaal van 4 bits voor het be-25 sturen van de verbinding met de reeks weerstanden (16 in aantal). Het zal echter duidelijk zljn dat het algemene principe toepasbaar is op omzetters met een hoger oplossend vermogen.

De schakelnetwerken 30a, 32a zijn zodanig ingericht dat wanneer het digitale signaal verandert om de gekozen spanning met een volledige 30 analoge stap te wijzigen, een van de spanningen op de uitgangsleidingen 24a, 26a van het netwerk ongewijzigd blijft, terwijl de spanning op de andere leiding met twee volledige stappen wordt gewijzigd en dus over de (ongewijzigde) spanning van de eerste leiding springt. Daardoor zal de spanning tussen de twee leidingen 24a, 24b van het netwerk in pola-35 riteit worden omgekeerd.

0m de juiste polariteit van het spanningsverschil te herstellen, wordt een omkeerschakelaar 70 door de vierde bit bediend om de verbin-dingen vanaf de weerstandsverbindingen naar de uitgangsleidingen 24b, 26b om te keren. Door deze omkering wordt de oorspronkelijke toestand 40 hersteld, waardoor een leiding van de omzetter steeds positief ten op- 8203881 - 6 zichte van de andere leiding is. Bij de combinatie van door logische signalen bestuurde schakelnetwerken 30a, 32a en de omkeerschakelaar 70 wordt gebruik gemaakt van minder kostbare onderdelen dan bij bekende schakelnetwerken voor het bereiken van hetzelfde eindresultaat.

5 Alle schakelaars van het netwerk 30a, 32a zijn als inrichtingen van het MOS-type gelllustreerd en de omkeerschakelaar 70 omvat eveneens inrichtingen van het MOS-type. De stuurklemmen van de schakelaars zijn aangegeven met de overeenkomstige logische signaalaanduidingen, zoals A, A enzovoort. De bijzonderheden van een geschikte logische 10 schakeling 72 voor het opwekken van deze logische signalen zijn in fi-guur 4 getoond.

Hoewel speciale uitvoeringsvormen van de uitvinding hier in bijzonderheden zijn beschreven, is het duidelijk dat dit slechts voor de illustratie van de uitvinding dient en niet moet worden beschouwd als 15 een noodzakelijke beperking van de uitvinding, aangezien het duidelijk is dat binnen het kader van de uitvinding diverse varianten mogelijk zijn.

820388f

Claims (7)

1. Analoog-digitaalomzetter met eerste en tweede trappen, die sequent! eel bedienbaar zijn om respectievelijk een eerste stel bits van hogere orde en een tweede stel bits van lagere orde op te wekken, die 5 tesamen een digitaal uitgangssignaal vormen, dat overeenkomt met een analoog ingangssignaal, gekenmerkt door; een digitaal-analoogomzetter die deel uitmaakt van de eerste trap en kan worden bediend om op een uitgangsleiding elk niveau uit een groep discrete, progressief afwijkende analoge signaalniveau’s op te 10 wekken volgens een digitaal ingangssignaal dat aan deze digitaal-analoogomzetter wordt toegevoerd; * een besturingsschakelmiddel dat zowel op het genoemde analoge ingangssignaal als het analoge uitgangssignaal op de genoemde uitgangsleiding reageert, welk besturingsschakelmiddel in een eerste fase van 15 het omzetten van analoog naar digitaal kan worden bediend om het ge-> noemde analoge ingangssignaal en de uitgangssignalen te vergelijken en om een digitaal ingangssignaal voor de genoemde digitaal-analoogomzetter op te wekken, dat het signaal op de genoemde uitgangsleiding in-stelt op een van de genoemde niveau*s dat volgt op de waarde van het 20 genoemde analoge ingangssignaal, welk digitale ingangssignaal dient als het genoemde eerste stel bits van hogere orde; en een analoog-digitaalomzetter die deel uitmaakt van de tweede trap, waarbij het genoemde besturingsschakelmiddel in een tweede fase van het omzetten van analoog naar digitaal dient voor het naar de genoemde ana-25 loge-digitaalomzetter doorschakelen van een uitgangssignaal van de eerste trap en voor het besturen van de genoemde analoge-digitaalomzetter om het stel bits van lagere orde op te wekken.

2. Omzetter volgens conclusie 1, met het kenmerk, dat de digitaal-analoogomzetter van het segmenttype met een weerstandenreeks is, waar- 30 bij het genoemde referentiesignaal wordt opgewekt als respectieve span-ningen op een paar leidingen, die overeenkomen met de potentialen op de eindklemmen van Sen uit de reeks weerstanden, die volgens het genoemde digitale ingangssignaal is gekozen.

3. Omzetter volgens conclusie 2, met het kenmerk, dat de analoog-35 digitaalomzetter van het integrerende type is.

4. Omzetter volgens conclusie 1, met het kenmerk, dat de analoog-digitaalomzetter van het integrerende type met dubbele helling is, die eerst kan worden bediend om een signaal in een richting te integreren, dat overeenkomt met het verschil tussen het analoge ingangssignaal en 40 het analoge uitgangssignaal uit de eerste trap en om daarna het refe- 8203881 A * 8 -A rentiesignaal in omgekeerde richting te integreren om het stel bits van lagere orde te bepalen volgens de verhouding van de opeenvolgende inte-gratietijden als een interpolatie tussen de twee signaalniveau*s voor-gesteld door het genoemde referentiesignaal.

5. Werkwijze voor het omzetten van een analoog ingangssignaal in een overeenkomstig digitaal uitgangssignaal gekenmerkt door de stap-pen: A. het toevoeren van het analoge ingangssignaal aan een eerste om-zettertrap omvattende een digitaal-analoogomzetter met daarmee bedien- 10 bare besturingsmiddelen voor het opwekken van een digitaal ingangssignaal dat overeenkomt met een analoog ingangssignaal; _ B. het bedienen van de eerste trap om het digitale ingangssignaal op te wekken dat dienst doet als een stel bits van hogere orde van het uiteindelijke digitale uitgangssignaal dat overeenkomt met het analoge 15 ingangssignaal, waarbij de genoemde digitaal-analoogomzetter een analoog uitgangssignaal opwekt dat overeenkomt met de genoemde bits van hogere orde; C. het uit de eerste omzettertrap afnemen van een referentiesignaal dat zowel het genoemde analoge uitgangssignaal uit de digitaal- 20 analoogomzetter als het daarop volgende discrete analoge signaalniveau van de digitaal-analoogomzetter voorstelt, dat samen met het genoemde analoge uitgangssignaal het analoge ingangssignaal begrenst; D. het doorschakelen van het referentiesignaal en het analoge ingangssignaal naar een tweede omzettertrap die een analoog-digitaalom- 25 zetter bevat; en E. Het bedienen van de tweede omzettertrap om de resterende bits van lagere orde van het digitale uitgangssignaal op te wekken als een interpolatie van het genoemde analoge ingangssignaal tussen de twee signaalniveau’s voorgesteld door het genoemde referentiesignaal.

6. Werkwijze volgens conclusie 5, met het kenmerk, dat het analoge uitgangssignaal wordt opgewekt door besturing van de digitaal-analoogomzetter door een register voor opeenvolgende benadering en bijbehoren-de besturingsmiddelen.

7. Werkwijze volgens conclusie 5, met het kenmerk, dat de bits van 35 lagere orde worden opgewekt door een integrerende omzetter met dubbele helling, waarbij in een eerste werkfase een integratie van het verschil tussen het analoge ingangssignaal en het uitgangssignaal van de digitaal-analoogomzetter wordt uitgevoerd en waarbij in een tweede fase een omgekeerde integratie wordt uitgevoerd, waarbij het referentiesignaal 40 als een ingangssignaal voor de analoog-digitaalomzetter wordt gebruikt. ******** 8203881