JPS60206324A - アナログデジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ信号をデジタル値に変換する構成に関
し、特に広い範囲にわたシ一様な精度でアナログデジタ
ル変換（以後、Δ／ＤＶ換）するための積分効果のある
Ａ／ｎｚ換器を提供するものである。

従来、Ａ／Ｄ変換の方法としては、積分型、二重積分型
、遂次比較型の三種類の方法が広く用いられている。

積分型とは、信号電圧を１度コンデンサに貯え、その電
荷を基準電流で放電し、放電し尽すまでの時間を計測す
ることによシ、デジタル値に変換するものである。

二重積分型とは、入力信号を一定時間積分し、その後、
基準電流で放電し、放電し尽すまでの時間を計測し、デ
ジタル値に変換する手段である。

この手段では、一定時間、入力信号を積分するため、積
分効果（もしくは、雑音抑制効果）がある上に、安価な
部品で精度よ（Ａ／Ｄ変換出来る長所がある反面、信号
を時間に変換する方法であるため、長時間を必要とする
。

又、遂次比較型は、基準電圧源として１個のデジタルア
ナログ変換器（Ｄ／Ａｆ換器）を用意し、Ｄ／ｈｖ換器
の入力を１ビツトずつ立てなからＤ／Ａｆ換器の出力と
入力アナログ信号の大小を比較し、近似的に結果金求め
るものである。この方法は変換時間が短かい反面、積分
効果が無い。

従って、前述の王手段共に、その動作範囲は電源電圧と
比較器の分解能に左右されるため、３〜４桁の動作範囲
を得るのが限度である。

本発明は、上記のＡ　／　ｒ：ｒｖ換器の欠点を除去す
ると共に、６〜８桁以上の広い範囲にわたって、一定の
精度で変換でき、尚、積分効果を有し、その不感時間の
短かいＡ／Ｄｔ換器を得ることを目的とするものである
。

以下、図面と共に、本発明によるアナログデジタル変換
回路の好適な実兎例について詳細に説明する。

図面において、符号１で示されるものは入力端子２を流
れる入力電流であり、矢印の方向に流れている。この入
力端子２は積分器５に接続され、この積分器３にはコン
デンサ４およびスイッチ４ａが並列に接続されている。

前記積分器３および積分コンデンサ４にはホールド回路
５が接続され、このホールド回路５の出力はＡ　／　Ｄ
変換器６ｖｃ入力されている。

前記積分器３および積分コンデンサ４には比較器７が接
続され、この比較器７には基準電圧源８が接続されると
共に、この比較器７の出力はカウンタ９に接続されてい
る。

前記ホールド回路５、Ａ／Ｄｉ換器６およびカウンタ９
にはタイマ回路１０が接続されている。

以上のような構成において、本発明によるアナログデジ
タル変換回路を作動する場合について説明すると、ホー
ルド回路５を開、スイッチ４ａを閉とすることにょシ積
分器３の信号はゼロにされ、その後、スイッチ４ａを開
、ホールド回路５を閉とすることにより積分が開始され
る。

積分器３の出力電圧は、第２図の波形２１に示されるよ
うに、次第に上昇してくると共に、積分器３の出力が基
準電圧源８の示す電圧２４まで上昇すると、比較器７が
反転し、ここでスイッチ４ａを閉じると、コンデンサ４
に蓄えられた電荷が放電される。

電荷の放電が完了した状態で、再び、スイッチ４ａを開
とすると、積分が開始される。この場合、基準電圧２４
はＡ／Ｄｉ換器６のフルスケールと一致させておくもの
とする。

前述の動作を一定時間継続し、その間、電荷を放電させ
た回数は、カウンタ９によって計数され、一定時間経過
した後、ホールド回路５を開とすると、この時の積分器
５の出力電圧Ａ／Ｄｉ換器６によってＡ／Ｄ質換される
。

この時の読み取シ値は、（Ａ／Ｄ：ｆ換器６のフルスケ
ール値）×Ｃカウンタ９の値）＋（Ａ／Ｄ変換器６の読
取り値）である。

実際には、デジタル値として２進数で表現してｂる場合
は、カウンター９の内容をＡ／ＤＫ換器の出力の上位桁
として結合させて読むのみで出来るものである。

前述の手段によシ、時間１間の入力信号の情報は全て積
分されて残るため、不感時間が殆んど彦く、又、動作範
囲が電源電圧によって制限されることがないため、非常
に広い動作範囲が得られる。

本発明は、以上のような構成と作用とを備えているため
、不感時間の殆んどない、非常に動作範囲ノ広イ積分効
果を持ったアナログデジタル変換器が得られる。

【図面の簡単な説明】

第１図は本発明による変換回路の全体回路図、第２図は
波形図である。 １は電流の流れる方向、２は入力端子、５／ｄ積分器、
５は、ホールド回路、４はコンデンサ、４ａはスイッチ
、８は基準電圧源、７は比較回路、９はカウンタ、６は
Ａ／Ｄ変換器、１０はタイマー回路である。 −ル　−

Claims (1)

【特許請求の範囲】
1. 入力電流信号を積分するための積分器および積分コンデ
   ンサと、前記積分器および積分コンデンサに接続された
   ホールド回路と、前記ホールド回路に接続され７’ｃＡ
   ／Ｄｆ換器と、前記積分器および積分コンデンサに接続
   された比較器と、前記比較器に接続された基準電圧源と
   、前記比較器の出力に接続されたカウンタと、前記ホー
   ルド回路、ｈ／Ｄｇ換器およびカウンタに接続されたタ
   イマ回路とを備え、前記基準電圧源の基準電圧とＡ／Ｄ
   汲換器のフルスケール値とを一致させ、前記積分器の出
   力電圧が前記基準電圧と同じになった時点で前記比較器
   が反転すると共に前記積分器をリセットし、一定時間く
   シ返した後、前記積分器を前記ホールド回路でホールド
   し、前記計数回路の内容を上位桁に、前記ｈ’／Ｄｚ換
   器の内容を下位桁にして出力するように構成したことを
   特徴とするアナログデジタル変換回路。