JPS58224498A - 波形メモリ装置 - Google Patents
波形メモリ装置Info
- Publication number
- JPS58224498A JPS58224498A JP57108211A JP10821182A JPS58224498A JP S58224498 A JPS58224498 A JP S58224498A JP 57108211 A JP57108211 A JP 57108211A JP 10821182 A JP10821182 A JP 10821182A JP S58224498 A JPS58224498 A JP S58224498A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- waveform
- data
- analog
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は物理現象等の冒速単発波形をディジタル符号
化してディジタルメモリに記憶する波形メモリ装置に関
するものである。このような波形メモリ装置は上記物理
現象が終了した後においても必要に応じてこの波形メモ
リ装置の内容を読出して現象波形全再生するために用い
られる。
化してディジタルメモリに記憶する波形メモリ装置に関
するものである。このような波形メモリ装置は上記物理
現象が終了した後においても必要に応じてこの波形メモ
リ装置の内容を読出して現象波形全再生するために用い
られる。
従来この種の装置としてオ１図に示すものがあった。図
において（１１は綜合的に波形メモリ装置全示し、（２
）は増幅器、（３）はアナログディジタル変換器（以下
ＡＤＣと略記する）、（４）はトリガ回路、（５）はメ
モＩＪ、＋６１はディジタルアナログ変換器（以下ＤＡ
Ｃと略記する）、＋７＋ｕタイミングユニツトである。
において（１１は綜合的に波形メモリ装置全示し、（２
）は増幅器、（３）はアナログディジタル変換器（以下
ＡＤＣと略記する）、（４）はトリガ回路、（５）はメ
モＩＪ、＋６１はディジタルアナログ変換器（以下ＤＡ
Ｃと略記する）、＋７＋ｕタイミングユニツトである。
捷た叫は信号入力端子、旧）は信号出力端子とする。メ
モリ（５）は、たとえばｐｌビットのシフトレジスタｎ
個の並列回路から構成され使用開始にあたってはすべて
のシフトレジスタのすべてのビットが論理「０」にリセ
ットされる。ＡＤＣ＋３１の出力はｎビットのディジタ
ル信号であり、この各ビットがｎ個のシフトレジスタの
直列入力端子に加えられる。
モリ（５）は、たとえばｐｌビットのシフトレジスタｎ
個の並列回路から構成され使用開始にあたってはすべて
のシフトレジスタのすべてのビットが論理「０」にリセ
ットされる。ＡＤＣ＋３１の出力はｎビットのディジタ
ル信号であり、この各ビットがｎ個のシフトレジスタの
直列入力端子に加えられる。
ＡＤＣｔ３１において用いられるサンプリング周期を１
とし、タイミングユニットは周期％ごとにパルス’ｅ
ＡＤＣ１３１に供給し入力アナログ信号に対応するディ
ジタル符号が整定した時点でメモリ（５１にクロック信
号全入力してＡＤＣ（３＋の出力のｎビット’ｒｎ個の
シフトレジスタのそれぞれの最左端のビットに入力し、
従来のデータｉ１ビットずつ右方ヘシフトする。したが
って、メモ１月５１．に：Ｕ常に現在のサンプル点から
９１個前のサンプル点捷でのデータが記憶され、次のサ
ンプル点では１番古いデータはシフトレジスタの右端か
らシフトアウトされる。
とし、タイミングユニットは周期％ごとにパルス’ｅ
ＡＤＣ１３１に供給し入力アナログ信号に対応するディ
ジタル符号が整定した時点でメモリ（５１にクロック信
号全入力してＡＤＣ（３＋の出力のｎビット’ｒｎ個の
シフトレジスタのそれぞれの最左端のビットに入力し、
従来のデータｉ１ビットずつ右方ヘシフトする。したが
って、メモ１月５１．に：Ｕ常に現在のサンプル点から
９１個前のサンプル点捷でのデータが記憶され、次のサ
ンプル点では１番古いデータはシフトレジスタの右端か
らシフトアウトされる。
メモリ（５１ヲシフトレジスタ以外のメモリで構成する
場合にも常に現在のサンプル点からｐ＋ Ｔｏ前丑での
データが記憶され、そのデータがサンプル点ごとに（新
されるものとする。トリガ回路（４１は所定の条件を検
出してその検出信号全タイミングユニット（７）に与え
、タイミングユニット（７）は上記検出信号から所定の
時間の経過後にメモリ（５）への入力を遮断する。
場合にも常に現在のサンプル点からｐ＋ Ｔｏ前丑での
データが記憶され、そのデータがサンプル点ごとに（新
されるものとする。トリガ回路（４１は所定の条件を検
出してその検出信号全タイミングユニット（７）に与え
、タイミングユニット（７）は上記検出信号から所定の
時間の経過後にメモリ（５）への入力を遮断する。
タイミングユニッ） ＋７１は、必要な場合に周期ＴＩ
（普通の場合Ｔ、はＴｏ より充分に長い）のパルスで
メモリ（５１の内容全読出しこれｔ： ＤＡＣ＋６１で
アナログ信号に変換して出力する。したがって入力端子
（１ｏ）の信号に任意の時点でかつ任意の時間スケール
で出力端子口）に出力することができる。
（普通の場合Ｔ、はＴｏ より充分に長い）のパルスで
メモリ（５１の内容全読出しこれｔ： ＤＡＣ＋６１で
アナログ信号に変換して出力する。したがって入力端子
（１ｏ）の信号に任意の時点でかつ任意の時間スケール
で出力端子口）に出力することができる。
第２図は２１図の各部の動作を表す動作夕・イ六図で、
第２図（ａ）は端子ｉ］０）の入力アナログ信号波形を
示し、この波形が周期Ｔｏごとにディジタル符号化され
てメモリ（５）には常に過去ｐＩ ＴＯの期間のデータ
が記憶されている。第２図に示す例ではトリガ回路（４
１は入力アナログ信号の瞬間値がＬｔ超した点（第２図
（ｂ）のｔｏ点）全検出しこの検出信号全タイミングユ
ニット（７）に与える。タイミングユニット（７１はｔ
ｏ点から所定時間りだけ遅延したｔ１点でメモリ（５）
への入力を遮断する。したがってメモリ（５１には１．
点から過去ｐｔＴｏ時間の間、すなわち１２点から１．
点呼での波形が記憶されていることになる。
第２図（ａ）は端子ｉ］０）の入力アナログ信号波形を
示し、この波形が周期Ｔｏごとにディジタル符号化され
てメモリ（５）には常に過去ｐＩ ＴＯの期間のデータ
が記憶されている。第２図に示す例ではトリガ回路（４
１は入力アナログ信号の瞬間値がＬｔ超した点（第２図
（ｂ）のｔｏ点）全検出しこの検出信号全タイミングユ
ニット（７）に与える。タイミングユニット（７１はｔ
ｏ点から所定時間りだけ遅延したｔ１点でメモリ（５）
への入力を遮断する。したがってメモリ（５１には１．
点から過去ｐｔＴｏ時間の間、すなわち１２点から１．
点呼での波形が記憶されていることになる。
したがってタイミングユニット（７）によりＴＩ周期全
クロックとしてメモリ（５１から波形を読出しＤＡＣＩ
６１でアナログ信号に変換すると第２図（ｄ）に示すと
おりになる。
クロックとしてメモリ（５１から波形を読出しＤＡＣＩ
６１でアナログ信号に変換すると第２図（ｄ）に示すと
おりになる。
従来の波形メモリ装置は以上のように構成され、メモリ
（５）の容量（すなわち数値ｐＩ）には制限があるので
、たとえば第２図に示す例ではｔ２点以前の現象（図の
例では波形のゆるやかな上昇と下降）は記憶されないと
いう欠点があった。第２図（ａ）に示す波形でｔ２時点
以前の波形を記憶するにはサンプリング周期を−よりも
大きくして差支えないにかかわらず、サンプリング周期
を太きくすると第２図の１） −（ｔｏ ｔ＋ ）
の期間の波形を正確に記憶することができず、そのた
め第２ Ｉｌｌ （ａ） ＶＣ示す波形全長時間分記憶
するには大容量のメモＩＪ ｋ必要とするという欠点が
あった。
（５）の容量（すなわち数値ｐＩ）には制限があるので
、たとえば第２図に示す例ではｔ２点以前の現象（図の
例では波形のゆるやかな上昇と下降）は記憶されないと
いう欠点があった。第２図（ａ）に示す波形でｔ２時点
以前の波形を記憶するにはサンプリング周期を−よりも
大きくして差支えないにかかわらず、サンプリング周期
を太きくすると第２図の１） −（ｔｏ ｔ＋ ）
の期間の波形を正確に記憶することができず、そのた
め第２ Ｉｌｌ （ａ） ＶＣ示す波形全長時間分記憶
するには大容量のメモＩＪ ｋ必要とするという欠点が
あった。
この発明は従来の装置における上記の欠点を除去するた
めになされたもので、メモＩＪ ｆｆｉオｌのメモリと
２・２のメモリと２糾設け、たとえば、３・２図（ａ）
の波形の高い周波数成分を含む部分は短いサンプリング
周期によってサンプルしてオｌのメモリに記憶させ、全
体の波形は比較的長いサンプリング周期によってサンプ
ルした小数のサンプル点のデータ全第２のメモリに記憶
させることによって、綜合的には比較的小容量のメモリ
によって比較的長時間の波形を記憶することができ、か
つその波形のうちの必要な部分は高密度のサンプル点の
記憶全することができる波形メモリ装置を提供すること
を目的としている。
めになされたもので、メモＩＪ ｆｆｉオｌのメモリと
２・２のメモリと２糾設け、たとえば、３・２図（ａ）
の波形の高い周波数成分を含む部分は短いサンプリング
周期によってサンプルしてオｌのメモリに記憶させ、全
体の波形は比較的長いサンプリング周期によってサンプ
ルした小数のサンプル点のデータ全第２のメモリに記憶
させることによって、綜合的には比較的小容量のメモリ
によって比較的長時間の波形を記憶することができ、か
つその波形のうちの必要な部分は高密度のサンプル点の
記憶全することができる波形メモリ装置を提供すること
を目的としている。
以下、図面についてこの発明の詳細な説明する。第３図
はこの発明の一実施例金示すブロック図であって、ン・
１図と同一符号は同−又は相当部分を示し、但し２１図
において（５）はオｌのメモリと称することにし、これ
に対しく８）は第２のメモリで（９）はＤ Ａ、 Ｃ１
６＋と同様なりＡＣである。Ａ ＤＣＴ３＋からは同一
のディジタル信号がオｌのメモリ（５１及び之・２のメ
モリ（８）の入力端子に加えられるが、タイミングユニ
ット（７）からの］川御によって−７１のメモリ（５）
にＵＡＤＣｔ３＋の出力のすべてのデータが入力される
が、第２のメモリ（８）にはＡＤＣｔ３１の出力データ
のうちｍ個（ｍは任意の整数で、たとえばｎｌ＝ ４
）ごとに１個のデータが入力される。したがって第２の
メモリ（８）もオｌのメモリ（５）と同様ＶＣｎ個のシ
フトレジスタの並列回路から構成され各シフトレジスタ
のビット数が職とすれば、第１のメモリ（５）には過去
ｐｌ ’ｒｏ間のデータがサンプリング周期Ｔ。
はこの発明の一実施例金示すブロック図であって、ン・
１図と同一符号は同−又は相当部分を示し、但し２１図
において（５）はオｌのメモリと称することにし、これ
に対しく８）は第２のメモリで（９）はＤ Ａ、 Ｃ１
６＋と同様なりＡＣである。Ａ ＤＣＴ３＋からは同一
のディジタル信号がオｌのメモリ（５１及び之・２のメ
モリ（８）の入力端子に加えられるが、タイミングユニ
ット（７）からの］川御によって−７１のメモリ（５）
にＵＡＤＣｔ３＋の出力のすべてのデータが入力される
が、第２のメモリ（８）にはＡＤＣｔ３１の出力データ
のうちｍ個（ｍは任意の整数で、たとえばｎｌ＝ ４
）ごとに１個のデータが入力される。したがって第２の
メモリ（８）もオｌのメモリ（５）と同様ＶＣｎ個のシ
フトレジスタの並列回路から構成され各シフトレジスタ
のビット数が職とすれば、第１のメモリ（５）には過去
ｐｌ ’ｒｏ間のデータがサンプリング周期Ｔ。
で９１個のデータとして記憶されるとすれば、第２のメ
モリ（８）には過去ｐｚｍＴｏ間のデータがサンプリン
グ周期ｍＴｏでｐ２ 個のデータとして記憶される。
モリ（８）には過去ｐｚｍＴｏ間のデータがサンプリン
グ周期ｍＴｏでｐ２ 個のデータとして記憶される。
第４図は第３図の各部の動作全表す動作タイム図で、第
４図（ａ） 、 （ｂ） 、 （ｃ）は第２図（ａ）
、 （ｂ） 、 （ｃ）とそれぞれ同一であるので説明
を省略□する。すなわち第１図の場合と同様、第３図の
場合においても第４Ｉ￥！Ｉに示すｔ２〜ｔ１間の波形
はサンプリング周期Ｔ。
４図（ａ） 、 （ｂ） 、 （ｃ）は第２図（ａ）
、 （ｂ） 、 （ｃ）とそれぞれ同一であるので説明
を省略□する。すなわち第１図の場合と同様、第３図の
場合においても第４Ｉ￥！Ｉに示すｔ２〜ｔ１間の波形
はサンプリング周期Ｔ。
ごとにサンプルされた９１個のデータとしてオ】のメモ
１月５１に記憶されており、これを読、出してＤＡＣ（
６）によりアナログ信号に変換すれは第３図の場合も第
２図（ｄ）に示す波形を得ることができる。
１月５１に記憶されており、これを読、出してＤＡＣ（
６）によりアナログ信号に変換すれは第３図の場合も第
２図（ｄ）に示す波形を得ることができる。
３・４図（ａ）は第２のメモリ（８）にＡＤＣｆ３１の
出力を入力するタイミング全示すクロックパルスで上述
の例ではその周期はｍＴｏである。ｍ ＝ ４とすれば
、オｌのメモリ（５）にデータが４個入力されるごとに
２・２のメモリ（８）には１個のデータが入力される。
出力を入力するタイミング全示すクロックパルスで上述
の例ではその周期はｍＴｏである。ｍ ＝ ４とすれば
、オｌのメモリ（５）にデータが４個入力されるごとに
２・２のメモリ（８）には１個のデータが入力される。
タイミングユニット（７）が１．点で第１のメモリ（５
）への入力全遮断すると同時に第２のメモリ（８１への
入力をも連断すると第２のメモリ１８）には入力遮断点
から過去にさかのぼってｐｇ ｍＴｏの間のデータが保
存されている。第４図（ｅ）は第２のメモリ（８１に格
納されているデータの範囲を示し、第４図（ｆ）は第２
のメモリ（８）に格納されているデータの密度金示す。
）への入力全遮断すると同時に第２のメモリ（８１への
入力をも連断すると第２のメモリ１８）には入力遮断点
から過去にさかのぼってｐｇ ｍＴｏの間のデータが保
存されている。第４図（ｅ）は第２のメモリ（８１に格
納されているデータの範囲を示し、第４図（ｆ）は第２
のメモリ（８）に格納されているデータの密度金示す。
黒丸で示すデータが格納されている。すなわち、オｌの
メモリ（５）のデータに比し第２のメモリ（８）のデー
タは密度が１７ｍに低下している。オ・２のメモリ（８
１から読出してＤＡ０９１によりアナログ信号に変換し
た波形は第４図（ｆ）の如くなり、第４図（ａ）の信号
のうち高周波成分を含んだ部分は再現できぬが其他の部
分は必要な精度で波形を再現することができる。第２の
メモリ（８：からの読出しで精度不充分な部分はオｌの
メモリ（５）からの読出しによって充分な精度を得るこ
とができる。
メモリ（５）のデータに比し第２のメモリ（８）のデー
タは密度が１７ｍに低下している。オ・２のメモリ（８
１から読出してＤＡ０９１によりアナログ信号に変換し
た波形は第４図（ｆ）の如くなり、第４図（ａ）の信号
のうち高周波成分を含んだ部分は再現できぬが其他の部
分は必要な精度で波形を再現することができる。第２の
メモリ（８：からの読出しで精度不充分な部分はオｌの
メモリ（５）からの読出しによって充分な精度を得るこ
とができる。
すなわち、この発明によればご＋ｈ個のデータに対する
容量の記憶装置によってｍＰｚ ’ｌ”ｏ期間の波形を
記憶することができ、かつ必要な部分はサンプリング周
期Ｔｏの密度の記憶を行うことができるので綜合的に波
形メモリ装置の原価を低減することができるという効果
がある。
容量の記憶装置によってｍＰｚ ’ｌ”ｏ期間の波形を
記憶することができ、かつ必要な部分はサンプリング周
期Ｔｏの密度の記憶を行うことができるので綜合的に波
形メモリ装置の原価を低減することができるという効果
がある。
なお、第３図に示す実施例ではＡＤＣ’ｔ３＋ （これ
をオｌのアナログディジタル変換器ということにする）
の出力データをオｌのメモリ（５）に入力すると同時に
ＡＤＯ，＋３１のデータのｍ個に１ｇＩＡ全第２のメモ
リ（８）に入力したが、ＡＤＣ（３＋のサンプリング周
期Ｔ。
をオｌのアナログディジタル変換器ということにする）
の出力データをオｌのメモリ（５）に入力すると同時に
ＡＤＯ，＋３１のデータのｍ個に１ｇＩＡ全第２のメモ
リ（８）に入力したが、ＡＤＣ（３＋のサンプリング周
期Ｔ。
より長いサンプリング周期Ｔｍ でサンプルする第２の
アナログディジタル変換器を設け（ＴｏとＴｍの間の整
数比の関係又は相互の同期は必要でない）この１・２の
アナログディジタル変換器の出力を第２のメモリ（８１
に入力してもよい。
アナログディジタル変換器を設け（ＴｏとＴｍの間の整
数比の関係又は相互の同期は必要でない）この１・２の
アナログディジタル変換器の出力を第２のメモリ（８１
に入力してもよい。
４、図ｉｒｉの筒車な曲、明
第１図は従来の装置を示すブロック図、第２図は第１図
の各部の動作を示す動作タイム図、第３図はこの発明の
一実施例を示すブロック図、第４図は第３図の各部の動
作を示す動作タイム図である。
の各部の動作を示す動作タイム図、第３図はこの発明の
一実施例を示すブロック図、第４図は第３図の各部の動
作を示す動作タイム図である。
（３１・・・ＡＩ）Ｃ、＋４１・・・トリガ回路、（５
）・・・オｌのメモリ、（６１・・・Ｌ）ＡＣ、＋７１
・・・タイミングユニット、（８１・・・第２のメモリ
、（９）・・・ＤＡＣ６ なお、図中同一符号は同−又は相当部分を示す。
）・・・オｌのメモリ、（６１・・・Ｌ）ＡＣ、＋７１
・・・タイミングユニット、（８１・・・第２のメモリ
、（９）・・・ＤＡＣ６ なお、図中同一符号は同−又は相当部分を示す。
代理人 葛 野 信 −
第２図
゛ ９２ｍ Ｔ□ −一一一一
１
−一八
Claims (1)
- （１）波形メモリの対象とするアナログ波形をオｌのサ
ンプリング周期でサンプルして谷サンプル点の振幅をデ
ィジタル信号に変換するオｌのアナログディジタル変換
器と、上記アナログ波形を上記オｌのサンプリング周期
よりも長い第２のサンプリング周期でサンプルして各サ
ンプル点の振幅全ディジタル信号に変換する第２のアナ
ログディジタル変換器と、上記オｌのアナログディジタ
ル変換器の出力を入力して記憶しその記憶容量が一杯に
なったときは最も古い記憶データから順次放出して新な
入力データを順次記憶する第１のメモリと、上記第２の
アナログディジタル変換器の出力を入力して記憶しその
記憶容量が一杯になったときは最も古い記憶データから
順次放出して新な入力データを順次記憶する第２のメモ
リと、所定の条件を検出しこの検出時点から所定時間の
後に上記オｌのメモリと上記第２のメモリとの入力を共
に遮断する手段とを備えた波形メモリ装置。 （２１第２のアナログディジタル変換器は、オｌのアナ
ログディジタル変換器の出力全入力して所定整数回の入
力ごとにその入力信号を出力してなる特許請求の範囲オ
１項記載の波形メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108211A JPS58224498A (ja) | 1982-06-21 | 1982-06-21 | 波形メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108211A JPS58224498A (ja) | 1982-06-21 | 1982-06-21 | 波形メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58224498A true JPS58224498A (ja) | 1983-12-26 |
Family
ID=14478832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108211A Pending JPS58224498A (ja) | 1982-06-21 | 1982-06-21 | 波形メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58224498A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194369A (ja) * | 1984-03-15 | 1985-10-02 | Sony Tektronix Corp | 信号記憶装置 |
| JPH0161668U (ja) * | 1987-10-14 | 1989-04-19 | ||
| JPH052030A (ja) * | 1991-06-25 | 1993-01-08 | Iwatsu Electric Co Ltd | デイジタルストレ−ジオシロスコ−プ |
| JPH0536371U (ja) * | 1991-09-27 | 1993-05-18 | 横河電機株式会社 | デイジタルオシロスコープ |
-
1982
- 1982-06-21 JP JP57108211A patent/JPS58224498A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194369A (ja) * | 1984-03-15 | 1985-10-02 | Sony Tektronix Corp | 信号記憶装置 |
| JPH0137696B2 (ja) * | 1984-03-15 | 1989-08-09 | Sony Tektronix Corp | |
| JPH0161668U (ja) * | 1987-10-14 | 1989-04-19 | ||
| JPH052030A (ja) * | 1991-06-25 | 1993-01-08 | Iwatsu Electric Co Ltd | デイジタルストレ−ジオシロスコ−プ |
| JPH0536371U (ja) * | 1991-09-27 | 1993-05-18 | 横河電機株式会社 | デイジタルオシロスコープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365468A (en) | Sampling frequency converter | |
| US5870041A (en) | Analog-to-digital converter with digital compensation | |
| GB2124458A (en) | Waveform acquisition apparatus and method | |
| JPS5847661B2 (ja) | 波形記憶装置 | |
| JPH0623789B2 (ja) | 信号観測装置 | |
| JPS58224498A (ja) | 波形メモリ装置 | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| US4811370A (en) | Digital muting circuit | |
| EP0393716A2 (en) | Delay circuit | |
| US4701872A (en) | Aperiodic waveform generation using stored markers identifying scaled waveform sections | |
| JPH0652497B2 (ja) | 信号記憶方法 | |
| JPH10268004A (ja) | ロジックテスタ | |
| SU920379A1 (ru) | Цифровой регистратор | |
| SU1495991A1 (ru) | Адаптивный аналого-цифровой преобразователь | |
| RU2204884C1 (ru) | Аналого-цифровой преобразователь | |
| RU2007024C1 (ru) | Аналого-цифровой преобразователь с плавающей запятой | |
| SU1501086A1 (ru) | Устройство дл определени коррел ционной функции | |
| US3996519A (en) | Digital signal processor | |
| SU1597799A1 (ru) | Устройство дл измерени рассто ни до места повреждени в лини х электропередачи и св зи | |
| JPS6198022A (ja) | 遂次比較方式アナログデイジタル変換装置 | |
| RU2020749C1 (ru) | Аналого-цифровой преобразователь поразрядного сравнения | |
| SU1405111A1 (ru) | Способ преобразовани коротких импульсов известной формы в код и устройство дл его осуществлени | |
| JPH088498B2 (ja) | 変調信号再生回路 | |
| SU894860A1 (ru) | Аналого-цифровой преобразователь | |
| SU1626161A1 (ru) | Цифровой осциллограф |