JPH01220918A

JPH01220918A - アナログ−ディジタル変換器

Info

Publication number: JPH01220918A
Application number: JP63265947A
Authority: JP
Inventors: Robert Poujois; ロベール　プジョア
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1987-10-21
Filing date: 1988-10-21
Publication date: 1989-09-04
Also published as: FR2622375A1; US4965578A; EP0313460A1; FR2622375B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明アナログ−ディジタル変換器を以下の項目に従っ
て説明する。

Ａ、産業上の利用分野Ｂ９発明の概要Ｃ０従来技術り０発明が解決しようとする課題Ｅ０課題を解決するための手段Ｆ、実施例Ｇ０発明の効果（Ａ、産業上の利用分野）本発明は高ダイナミックアナログ−ディジタル変換器に
関する。本変換器は各種目的に使用可能である。特に本
発明はＸ線検知器のイオンチャンバーから出る電流の数
値測定を得るためのトモデンシトメータ（ｔｏｍｏｄｅ
ｎｓｉｔｏｍｅｔｅｒ）において使用可能である。本変
換器はその他特に変換される信号が低電流の電気信号で
ある場合、複数の並列信号の同時測定を必要とする場合
、または変換器のＭＯ５技術的集積化が必要とされる場
合に適用される。

（Ｂ、発明の概要）本発明アナログ−ディジタル変換器は、概略計数手段と
精密計数手段を有しており、上記概略計数手段は、周波
数−電流変換タイプまたは周波数−電圧変換タイプのも
のであり、精密計数手段は概略計数段階の終りに積分用
コンデンサ内に蓄積された残留電荷の放電期間を測定す
るための測定手段を有するものであり、上記積分用コン
デンサの放電手段は上記放電を量子化するためのコンデ
ンサを備えている。゛従って、本発明アナログ−ディジタル変換器によれば周
波数−電流変換または周波数−電圧変換を使用して高次
の値の数値化を行ない、残留電荷を計算して低次の値を
求め得るが、制御上の基準を過大にすることがない。

（Ｃ，従来技術）従来の技術としてつぎの形式のものがある。あるものは
Ｉ精密負負荷補償型変換器して、あるものは比較的高速
な変換器として、あるいは著しく高速であるが精度の劣
るフラッシュ型変換器（ｆｌａｓｈｃｏｎｖｅｒｔｅｒ
）として知られている。負荷補償型変換器には、ｎ点に
ついての測定結果を変換器に含まれる計数クロックのサ
イクル時間の２ｎ倍の期間の終りに与える精密二重ラン
プ変換器を用いることができる。また、負荷補償型変換
器には二重ランプ変換器と同等な精度及びその２倍の変
換速度を有する周波数−電圧変換器または周波数−電流
変換器を用いることもできる。さらにまた、デルタ変調
型変換器でもよい。これら変換器は信号値を著しく短期
間に記憶し変換するためにブロックサンプラの後に接続
することができる。さらに、すべての変換器の入力信号
に偏移電位ｖ０の信号を加算して、動的特性をｖｏから
、ＶＯに変換される信号を加算した値化の範囲に制限す
ることが可能である。

全ての負荷補償型変換器は負荷を補償する自動制御や閾
値を含む。これら変換器において信号は電流か、または
抵抗によって電流に変換される電圧である。電流によっ
て伝達される全負荷は所定期間Ｔ。の量測定される。こ
の原則はつねに同一である。即ち、負荷は積分器のコン
デンサに蓄積され、コンデンサから既知の値の負荷が取
除かれる。この値は一定としてもまた変更してもよく、
取除きは連続的に行なわれても負荷のまとまりごとに為
されてもよく、また、期間Ｔｏ中に為されてもその後に
為されてもよい。いずれの場合も既知の値の負荷の取除
きによっである時間経過後に積分用コンデンサの負荷は
ゼロとなる。すなわち、変換される信号による全負荷は
ある数の負荷に変換される。この数が信号のディジタル
測定値を示している。

二重ランプ変換器においては、負荷は期間Ｔ０の間コン
デンサに蓄積され、Ｔ０後に連続的に取り去られる。放
電時間は信号の測定値を表わしている。周波数−電圧ま
たは周波数−電流変換器においては、期間１０間に一定
負荷が不連続的に取除かれ、コンデンサの端子電圧は極
小に保持される。負荷の抽出周波数は信号の測定値を代
表する。デルタ変調型変換器においては、既知の正また
は負の一定値を有する個別化された負荷が一定の周波数
で供給される。各負荷の符号はコンデンサの端子電圧が
低く保持されるように選択されている。これらの負荷は
蓄積期間Ｔｏの間供給される。正の負荷の数と負の負荷
の数との差が信号の測定値を表わしている。

周波数−電圧または周波数−電流変換器の原理について
さらに詳述する。この種の変換器は、ディジタル化すな
わち量子化される信号の和と、量子化される信号の極性
と逆の極性を有し、かつ、一定の値をもつある数の量子
化負荷とを入力信号として受けるアナログ積分器を用い
て構成される。量子化負荷の平均流量はほとんどの残留
負荷に関して量子化される信号の大きさに比例しており
、この負荷の供給周波数はこの信号の大きさによって変
化する。

積分器の入力に供給される量子化された電気的負荷の計
数は以下のようになされる。即ち、積分器の出力はある
電圧閾値をもった比較器の入力に接続される。そして、
閾値比較器の出力は量子化負荷発生器に接続される。量
子化され、る信号が積分器に入力されると、積分器は信
号の積分を開始し、該積分器の出力信号は時間の経過と
共に増加する。積分器の出力が閾値比較器の閾値に達す
ると比較器の出力は反転して量子化負荷が積分器の入力
に供給されるため、積分器の出力信号が急に反対方向に
変化する。しかし、量子化される信号の積分器への入力
は継続しているので積分器の出力信号は再び増加し始め
、このサイクルが繰返される。このサイクルの繰返しの
リズムは量子化される信号が大であれば速くなる。この
ように量子化の原理は簡単である。即ち、所定の期間内
に、量子化された電荷が積分器に供給されるのに必要な
時間の数についてカウントがなされる。例えば、約１ミ
リ秒の計数期間内にＩＯＭ）！、のサイクルの供給−積
分回路を使用すれば、最大信号値として供給された負荷
の数ｔｏ、ｏｏｏ迄計数することができる。これはｔｏ
、ｏｏｏの点を測定可能な変換器に相当する。２進モー
ドとすれば１４ビツトのものど路間等である。

（Ｄ、発明が解決しようとする課題）しかしながら、ある場合、特にトモデンシトメータ（ｔ
ｏｍｏｄｅｎｓ　ｉｔｏｍｅｔｅｒ）　ヘの適用を考慮
する場合には、これらの量子化特性では不十分である。

というのは、実際上、よりｎ＠な数値、例えば１ないし
１億の測定点についての量子化を得ることを必要とする
からである。測定の精度を高めるためには、よく知られ
ているように、量子化される信号のディジタル値を積分
器に供給された電荷の数から計数するのに割り当てられ
た期間の終期において積分器の残留電荷がゼロにならな
いように保てば良い、この残留電荷は最後の供給後から
所定期間の終期まで継続する積分期間中に信号が積分さ
れることによって生じたものである。そして結局、この
電荷または負荷の量子化によって変換器の特性が改善で
きる。本明細書においては積分器に供給された電荷の数
から得られたディジタル値を高次の値といい、残留電荷
によるものを低次の値ということにする。

低次の値の量子化の原理は以下の如くである。

即ち、積分器はその入力が基準電流発生器に接続される
ことによって放電する。期間は積分器の出力がゼロに復
帰した時期の終期で測定される。。この期間が信号の低
次の値を表わしている。この値を知るためには、一定ス
テップのクロックを使用した機能、即ち、放電開始時か
ら積分器の出力がゼロに戻るまでの期間を計数するカウ
ンタを有していれば充分である。高次の値の計数は積分
器の繰返しの放電によって行ない、低次の値の計数は高
次の値の計数終了時に積分器に含まれる残留電荷の定電
流での放電時間の測定によって行なう。

信号をディジタル化するために残留電荷を考慮した変換
器が１９８７年６月２５日のエレクトロニックデザイン
誌（Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｓｉｇｎ）のメゴ氏（
Ｔｈｏｍａｓ　Ｊ、ｍｅｇｏ）の論文（ＲＥＳＯＬＶＥ
　２２　ＢＩＴＳＥＡＳＩＬＹ　ＷＩＴＩ（ＣＨＡＲＧ
Ｅ　ＢＡＬＡＮＣＥ　ＡＤＣｓ）に記載されている。こ
の変換器は電荷平衡型変換を行なって高次のディジタル
値を得る。この変換器にあっては、変換器の入力に電流
Ｉ０が供給されて動的特性を（ｒ、、＋Ｉｏ）／Ｉ。に
制限して高次の値を得る。ここにＩＸは変換器のディジ
タル化される入力信号を示す。特性は２つの標準電荷値
Ｑ／８および５ＸＱ／８を使用するのに充分に小となり
、これらの電荷は積分器の入力と放電基準、電圧源■、
。ｆとの間に可変長電圧パルスによって制御されるスイ
ッチ手段を介して接続された標準抵抗Ｒから得られる。

電荷Ｑ／８は一定周波数で連続的に供給され、電流１ｏ
を補償する。蓄積された電荷が過大となると、電荷Ｑ／
８は電荷５　Ｘ　Ｑ／８に置換される。このようにする
ことによって電荷平衡要求に応じて一定周波数での電荷
Ｑ／８または５　Ｘ　Ｑ／８の供給が可能となる。供給
された電荷の数の測定によりて信号の高次の測定が行な
われる。さらに、低次の値の測定のために、残留電荷が
、スイッチ手段を過して基準電圧源に接続された別の基
準抵抗を通して放電され、この放電時間によって低次の
値が決定される。

このタイプの変換器にはいくつかの欠点がある。スイッ
チは各電圧パルス毎に固定周波数放電オシレーターによ
って制御されるので、低次の値を求めるとき、スイッチ
が一時的に閉じて、積分器のコンデンサの電荷がＱ　＝
Ｖ　ｒａｔ　　・Ｔ／Ｒから減少する。この放電に対応
した積分器の出力電圧変動Ｖ、は時定数によって定まり
、該時定数は放電基準電圧の大きさＶ　ｒａｆと各パル
スに応じてスイッチが閉じる期間Ｔとによって定まる。

ＣＶｓ　＝Ｖｒａｒ　−Ｔ／　（Ｒ−Ｃ）　）スイッチ
の閉期間を制御することはデリケートな問題である。と
いうのは実際、最大変換期間を１ミリ秒と仮定し、測定
のために１０，０００個の精密な点が測定のために必要
であるとしたとき、約１０ＭＨ，のパルスサイクルが必
要である。

１０．０００回繰返される放電期間は基本時間のｉｏ、
ｏｏｏ分の１以上の正確さをもって調整しなければなら
ないことは明らかである。これはスイッチの導通期間を
同一精度で安定化させるのに等しい。導通期間の変動は
ナノ（１０−’）秒の１／１０以下にしなければならな
い。これは実現困難である。また、低次の値を得る場合
、高次の値を量子化する終期において積分器のコンデン
サに存在する残留電荷は小である。それを充分な精度で
すなわち充分に長い期間について測定するためには低電
流で放電する必要がある。このためにコンデンサはこれ
に対応する標準抵抗によって放電される。

積分用コンデンサに蓄積され得る電荷及び実際的に期待
可能な大きさを考慮して標準放電抵抗が選択される。該
抵抗は約１００ギガオームである。この抵抗は著しく高
価であり、変換器がＭＯ３型集積回路の場杏そごに抵抗
を一体に組み込むことのできた例はない。結局のところ
、この変換器には幾つかの基準、つまりスイッチの導通
期間、標準抵抗の抵抗値および基準電位の安定度につい
て特に精密な制御が要求されるのである。

（Ｅ、課題を解決するための手段）本発明の目的はこれらの課題を解決することにあり、周
波数−電流変換または周波数−電圧変換を使用して高次
の値のディジタル化を行ない、かつ、残留電荷を計算し
て上記ディジタル化に際しての低次の値を求め得るが、
制御される基準が過大でない変換器を提供することにあ
る。特に、放電用標準抵抗を限定する必要がなく、しか
も、スイッチの導通時間の精度についても厳しくする必
要がない。実際本発明においては積分器の積分用コンデ
ンサの放Ｘ＜又は充電）とが別のコンデンサすなわち量
子化コンデンサを介して行なわれ、該コンデンサはスイ
ッチによって基準電位Ｖｒａｆに接続され、該電位ｖ７
゜ｆは高次の値を得る間固定され、低次の値を得る間は
固定または可変とされる。

本発明アナログ−ディジタル変換器は、量子化される信
号に基づく電荷を蓄積する手段を含み、所定期間中に量
子化される信号を積分する手段と、量子化される信号に
比例する数として量子化された電荷を蓄積手段に供給し
、該供給された電荷は前記量子化される信号に基づく電
荷とは逆の極性をもつものとする手段と、計数手段、す
なわち供給された電荷の数を計数してそれから信号の高
次の量子化値を計算する概略計数手段と、所定期間の終
りにおいて蓄積手段に蓄積された残留電荷を計算しかつ
放電する手段と、計数手段、すなわち蓄積残留電荷の放
電に比例する期間を計数しそれから信号の低次の量子化
値を計算する精密計数手段と、量子化された電荷を発生
する第１の電荷発生器を含み第１の量子化コンデンサを
有する供給手段とを備えたアナログ−ディジタル変換器
において、放電及び計算を行なう手段が第２の量子化コ
ンデンサを有する第２の電荷発生器を含むことを特徴と
するもので、望ましくは、第２の量子化コンデンサを第
１の量子化コンデンサと同じにしたものである。

（Ｆ、実施例）上述した本発明の目的、作用および効果は図面を参照し
た以下の説明により明らかとなる。

第１図は信号ＩＸをディジタル値に変換するための本発
明に係るアナログ−ディジタル変換器のダイアダラムで
ある。以下の説明において信号１、は正であるとする。

変換器は期間Ｔ。の開信号Ｔ×を積分する手段を含む。

そして、積分手段は積分用コンデンサ３が帰還結合され
た演算増幅器５によって形成され、積分用コンデンサ３
は積分手段の蓄積手段を構成している０本明細書におい
て積分手段は積分部としても記述する。さらに、本変換
器はコンデンサ３に量子化された電荷を供給する手段１
を含む、これら量子化された電荷は量子化される信号Ｉ
Ｘの大きさに比例する電流として下記のように送られる
。先ず、信号Ｉｘと積分手段の入力との間に接続された
スイッチに１の閉成後の期間Ｔ０の間、信号ｌｘは積分
部の入力４に入力される。信号ＩＸを受けて積分部３〜
５は積分を開始する。そして、出力電圧ｖｓが出力され
る。この電圧がある値つまり−ｖ０の大きさに達すると
、閾値比較器６の出力が反転し、論理ゲート７とトリガ
オッシレータ８と制御ロジック９と量子化電荷発生器１
０とを含む回路によって、積分部のコンデンサ３への量
子化された電荷の供給が為される。

第２ａ図は期間Ｔｏの間における積分部３〜５の出力電
圧ｖ３を示す。期間Ｔ０はクロック１２とトリガ用比較
器１３とに接続されたカウンタ１１によって減少方向に
カウントされる。トリガ用比較器１３は電圧Ｖ、がゼロ
ボルトに初めて復帰したときの信号を検知すると直ちに
カウンタ１１をトリガする０期間Ｔ０の開始はシーケン
サ２３によってもトリガされるが、これは初期化後すな
わち積分部の出力とそのオフセット電圧がゼロとなった
後に行なわれる。第２ａ図に示すようにトリガ用比較器
１３の出力信号は精密計数が終了するとゼロに戻る。こ
れは低次の値の計数すなわち精密計数が終了したことを
示すものである。第２ｂ図はトリガオッシレータ８によ
フて生ずるストローク数を示し、各ストロークは電荷の
供給に対応する。第２ｃ図は期間を示しており、当該期
間中は期間Ｔ０のカウンタ１１の出力Ｖ　Ｔ　ｏがトリ
ガオッシレータ８の機能を有効にする。第１図の場合に
おいて、カウンタの出力が低（Ｌ）レベルのときにのみ
、カウンタ１１はオツシレータ８の機能を有効にする。

次に電荷発生器（第１の電荷発生器）の機能を以下に述
べる。期間Ｔ０が経過する間、スイッチＫＲＩが基準電
圧−Ｖ　ｒａｆを量子化コンデンサ１４に接続する。ト
リガオッシレータ８の各パルスごとに制御ロジック９が
先ず２つのスイッチに５、Ｋ６を開としく該スイッチが
閉のときにはコンデンサ１４はグランドに短絡される。

）、つぎに２つのスイッチに３、Ｋ４を閉としてコンデ
ンサ１４を電圧−Ｖ　ｒｓｆの端子と積分器の入力との
間に直列に接続する。所定値Ｃ１４・Ｖｒｓｆに等しい
量子化された電荷がコンデンサ３に供給される。ここで
Ｃ１４はコンデンサ１４の静電容量を示す、この供給さ
れた電荷によって積分部３〜５の出力電圧Ｖｓが急激に
上昇し、該電圧ｖｓは−ｖｏから−ｖ１に変化する。尚
、−Ｖ　１　＝　Ｖ　−ａｔ　−Ｃ１４／　Ｃ３−Ｖ　
ｏであり、ここに０３はコンデンサ３の静電容量を示す
。

本発明の変換器はまたカウンタ１５を含み、これは電荷
発生器１０によってコンデンサ３に供給される量子化さ
れた電荷の数を計数する概略計数手段を構成している。

そして、期間Ｔ。の終期には増幅器５の出力における信
号は種々の電圧値をとる。増幅器５の出力における残留
電圧はコンデンサ３の蓄積電荷に対応する。この残留電
荷の量子化が信号■にに対応する量子化された信号の低
次の値を構成する。

これら低次の値を求めることはコンデンサ３の定電流で
の放電時間を計数することによって行なわれる。即ち、
残留電荷の計数時にはスイッチに１を開き、スイッチに
１の上手からくる信号ＩＸの入力とグランドとに接続さ
れたスイッチに２をすこし遅れて閉じる。本発明の一つ
の特徴は放電手段とその時の計数手段の構成にある。こ
れらはもちろん電荷発生器すなわち第２の電荷発生器を
含む。この電荷発生器は量子化コンデンサ１４を使用す
るという特徴を有している。コンデンサ１４が第１の段
階で量子化された電荷を積分器の入力に供給して信号！
×による効果を打ち消すのに用いられている間は、別の
定電流電荷がコンデンサ３の端子の電圧を打消すように
供給され続ける。残留電荷の量子化をするために、コン
デンサ３の放電時間Ｔｘ　　（Ｑ””　Ｉ−Ｔｘ　）が
測定される。第１図に示す実施例において、定電流の放
電はスイッチＫＲＩを開き、スイッチＫＲ２を閉じてコ
ンデンサ１４を電圧ランプ発生器２０に接続することに
よって為される。

コンデンサ１４の端子電圧は時間とともに直線的に変化
するが、これはランプ発生器２０の電圧が直線的に変化
することによる。その結果としてコンデンサ３の放電電
流は一定となる。この状態で増幅器５の出力電圧はゼロ
に向って直線的に変化する（第２ａ図の５０ａ参照）。

この低次の値を得る第２の量子化段階においてトリガさ
れたオツシレータ８は停止され、制御ロジック９はスイ
ッチに３、Ｋ４を閉、スイッチに５、Ｋ６を開とする。

全体の量子化作業はシーケンサ２３の下に制御される。

そして、シーケンサ２３はカウンタ１１の期間Ｔ０にお
ける概略計数の終期信号を受け、このときにスイッチに
１に次いでに２（第２ｆ図および第２ｇ図参照）を切換
え、同様にスイッチＫＲＩの切換えについでスイッチＫ
Ｒ２を切換えることによってランプ発生器２０を量子化
電荷発生器１’Ｏに接続し、時間カウンタ２４を始動さ
せる０時間カウンタ２４はトリガ用比較器１３がゲート
２５を介してシーケンサ２３に信号ｖｓがゼロになった
ことを報告することにより停止される。カウンタ２４の
計数がまさに低次の値となる。作動的な理由により、カ
ウンタ２４はシーケンサ２３から指令信号ＨＴＸ（第２
ｄ図参照）とクロック１２からのクロック信号とをＡＮ
Ｄゲート２６を介して受ける。同様に期間Ｔｏのカウン
タ１１の機能にはゲート２７とインバータ２８とが関連
する。

コンデンサ３の端子電圧の放電のためのコンデンサ１４
の選択によって、抵抗とコンデンサ３により規定される
放電の時定数が生じてしまうという事態（これが前述の
ように生産費用を著しく高価にし、または半導体集積回
路に組込むことを不能とする原因である。）を避けるこ
とができる。

期間Ｔｏの終期でかつ精密計数以前に、シーケンサ２３
は、コンデンサ３の放電に先立って蓄積される電荷の安
定化を行なう。この期間Ｔ１はスイッチに１、Ｋ２、Ｋ
ＲＩ及びＫＲ２の導通状態の分離を確実にするのに有用
である。

第３図は本発明の変換器の変形例を示す。この変形例に
おいて、例えば、ディジタルマルチメータに組込み困難
なランプ発生器は使用されていない。電荷発生器１０（
第１の電荷発生器）を放電発生器（第２の電荷発生器）
として使用することが望ましい。放電電圧としては第１
の段階で使用された基準電圧、すなわち、高次の値を得
るときに使用したものと同様の基準電圧が使用される。

しかし、残留電荷が少ないような場合には注意しないと
コンデンサ３の残留電荷はコンデンサ１４に放電され、
必要な低次の値が得られなくなる。この欠点を克服する
ために、コンデンサ３に並列接続されたコンデンサ３０
が設けられており、該コンデンサ３０はグランドに接続
されたスイッチに８と積分器５の入力に接続されたスイ
ッチに９を介してコンデンサ３に接続されている。

コンデンサ３０はその静電容量がコンデンサ３の静電容
量よりはるかに大きくされている。例えば、この比は約
１０００倍とされる。コンデンサ３の容量に関して言え
ば、精度を高めるには容量を大きくすることが必要であ
り、このことはより低次の値が得られることを意味して
いる。尚、コンデンサ３およびコンデンサ３０は変換器
の積分手段の蓄積手段を構成している。

高次の値を求める第１の段階においてはスイッチに８を
閉じ、スイッチに９を開く。その結果、演算増幅器５の
出力電圧ＶＳが先ずコンデンサ３に加えられ、次いでこ
の同一の出力電圧ｖ３がコンデンサ３０に加えられる。

演算増幅器５の利得を考慮すると、第１の段階において
コンデンサ３０はコンデンサ３と同様に充電され放電さ
れる。そして、第１の段階の終期には残留電荷は少量が
コンデンサ３に、大量がコンデンサ３０に蓄積される。

第２の段階の開始の前にスイッチに８が開きスイッチに
９が閉じる。この時、増幅器５の出力電圧には別設の変
化は見られないが、放電される電荷の量は放電回路１０
によりて著しく増加する。尚、この場合、回路１０は第
１の実施例におけるものと同様のものを用いてもよい。

前述した実施例においては制御ロジック９がトリガオッ
シレータ８のゲート７によってトリガを停止し、これに
よって中立化されるため、この時に丁度トリガオッシレ
ータ８がその機能を回復することになる。換言すれば、
トリガオッシレータ８は時間Ｔ０とスイッチに１、Ｋ２
、Ｋ’ｌ、Ｋ７の切換え及び電荷の安定化のために必要
な時間ＴＩ後にその機能を回復する。第２ａ図において
線５０ｂの各段は第２の計数段階におけるトリガオッシ
レータ８の逐次的なトリガ動作によるものである。しか
し、第１図に示した実施例におけると同様に、低次の値
を電荷カウンタ１５で求めてもよく、トリガオッシレー
タの出力に接続された電荷カウンタ３１によって低次の
値と高次の値とを適時に求めることができる。ＡＮＤゲ
ート７の出力に接続されると共に信号ＨＴＸを受けるＯ
Ｒゲート３２がトリガオッシレータの機能を回復させ、
シーケンサ２３がコンデンサ３０の各別に作用するスイ
ッチに８、Ｋ９とカウンタ３１への入力を切換えるスイ
ッチに’ｌ、Ｋフの開閉を制御する。閾値ｖ０が正確な
値でないと放電Ｑの終了後に電圧Ｖｉは厳密にゼロに戻
らない。その結果、電荷Ｑ（低次の値）の計数期間Ｔ０
の終期においてコンデンサ３の残留電荷がＱより大とな
る。よって、低次の値と高次の値とは並行して求められ
ず、加算される必要がある。第３図においてカウンタ３
１の矢印は低次の値の計数時に為される桁上げの伝達方
向を象徴的に示している。

第１図のカウンタ１５．２４は第３図の単一のカウンタ
３１で代替され得る。２進計数の場合、低次の値と高次
の値とは２進比、すなわち２のｎ乗比とする必要がある
。所定の２進計数器の場合、低次の値と高次の値とを計
数することができ、スイッチに’ｌ、Ｋフによって高次
の・値を低次の値よりｎ段さきに入力するようにされる
。

２つの部分の交点において低次の値と高次の測定値とが
重なる。この変形例においてカウンタは２つの測定値（
低次の値と高次の値）の和を含む。

第１図および第３図で提案された２つの例の利点は、先
ず第１の段階において供給電荷を規定し、次いで第２の
段階すなわち残留電荷の連続的またはパルス的な放電期
間において供給される電荷を規定するために所定の正確
な素子つまりコンデンサ１４を使用したことによってい
る。この素子の選択によフて新しい測定モードとは独立
して低次の値と高次の値との測定の同質性が達成される
。

数個の変換器を使用する場合、Ｔｏのカウンタとシーケ
ンサ２３とは各変換器に共通にすることができる。シー
ケンサは積分器を完全に放電させ増幅器のゼロと比較器
の閾値とを決める初期化段階後に各変換器のためにＴ。

の計数を同時にトリガする。

トリガオッシレータ８は、閾値を超えたときに単一のパ
ルスを発生する単安定素子や入力端子が飽和電流より大
となったところでコンデンサ３の放電を行なう単安定素
子によって置き替えてもよい。

図示した実施例はアナログ−ディジタル電流変換器に適
用したものである。アナログ−ディジタル電圧変換器に
適用するためには、例えば、量子化される信号の入力に
中間抵抗器を挿入して電圧信号を電流信号に変えればよ
い。

（Ｇ、発明の効果）以上に記載したところから明らかなように本発明アナロ
グ−ディジタル変換器は、量子化される信号に基づく電
荷を蓄積する手段を含み、ある期間中に量子化される信
号を積分する手段と、前記量子化される信号に比例する
数の量子化された電荷を蓄積手段に供給し、該供給され
た電荷は前記量子化される信号に基づく電荷とは逆の極
性をもつものとする手段と、計数手段、すなわち供給さ
れた量子化電荷の数を計数してそれから信号の高次の量
子化値を計算する概略計数手段と、所定期間の終りにお
いて蓄積手段に蓄積された残留電荷を計算し放電する手
段と、計数手段、すなわち蓄積残留電荷の放電に比例す
る期間を計数しそれから信号の低次の量子化値を計数す
る精密計数手段と、第１の量子化コンデンサを有する第
１の量子化電荷発生器を含む前記供給する手段とを含む
形式の高ダイナミックアナログ−ディジタル変換器にお
いて、前記計算し放電する手段が第２の量子化コンデン
サを有する第２の電荷発生器を含むことを特徴とする。

従って、本発明アナログ−ディジタル変換器によれば周
波数−電流変換または周波数−電圧変換を使用して高次
の値の数値化を行ない、残留電荷を計算して低次の値を
求め得るが、制御上の基準、つまりスイッチの導通期間
、標準抵抗の抵抗値および基準電位の安定度について特
に精密な制御が要求されることはない。

【図面の簡単な説明】

第１図は本発明アナログ−ディジタル変換器の実施の一
例を示すブロックダイアグラム、第２ａ図ないし第２ｇ
図は第１図の変換器における電気信号の例を示す図、第
３図は本発明アナログ−ディジタル変換器の変形例を示
すブロックダイアグラムである。符号の説明 ■８・・・量子化される信号、３．５・・・積分する手段、３．３０・・・蓄積手段、　供給する手段、概略計数手
段、　計算し放電する手段、　精密計数手段、１４・・・第１の量子化コンデンサ、１０・・・第１の量子化電荷発生器、　第２の量子化コ
ンデンサ、　第２の電荷発生器、２０・・・ランプ発生
器、５・・・演算増幅器、３・・・蓄積手段の第１のコンデンサ、３０・・・蓄積
手段の第２のコンデンサ、３１・・・共通の計数器

Claims

【特許請求の範囲】

（１）量子化される信号に基づく電荷を蓄積する手段を
含み、ある期間中に量子化される信号を積分する手段と
、前記量子化される信号に比例する数の量子化された電
荷を蓄積手段に供給し、該供給された電荷は前記量子化
される信号に基づく電荷とは逆の極性をもつものとする
手段と、計数手段、すなわち供給された量子化電荷の数
を計数してそれから信号の高次の量子化値を計算する概
略計数手段と、所定期間の終りにおいて蓄積手段に蓄積
された残留電荷を計算し放電する手段と、計数手段、す
なわち蓄積残留電荷の放電に比例する期間を計数しそれ
から信号の低次の量子化値を計数する精密計数手段と、
第１の量子化コンデンサを有する第１の量子化電荷発生
器を含む前記供給する手段とを含む形式の高ダイナミッ
クアナログ−ディジタル変換器において、前記計算し放
電する手段が第２の量子化コンデンサを有する第２の電
荷発生器を含むことを特徴とするアナログ−ディジタル
変換器
（２）前記第２の量子化コンデンサが第１の量子化コン
デンサと同じであることを特徴とする特許請求の範囲第
１項に記載のアナログ−ディジタル変換器
（３）前記第２の電荷発生器が所定期間後にトリガされ
るランプ発生器を含むことを特徴とする特許請求の範囲
第２項に記載のアナログ−ディジタル変換器
（４）前記蓄積手段が、一方で演算増幅器の入力に蓄積
手段と共に接続され他方で該増幅器の出力に接続された
第１のコンデンサと、一方で一定電位または該増幅器の
入力に接続され他方で増幅器の出力に接続されその容量
が第１のコンデンサの容量より大である第２のコンデン
サとを含むことを特徴とする特許請求の範囲第１項また
は特許請求の範囲第２項に記載のアナログ−ディジタル
変換器
（５）前記概略計数手段と精密計数手段とが、低次およ
び高次の量子化値を受取るために第１及び第２の別個の
入力を含む共通の計数器を有することを特徴とする特許
請求の範囲第１項、第２項、第３項又は第４項記載のア
ナログ−ディジタル変換器