JP2001160756A - アナログ・デジタル変換器 - Google Patents
アナログ・デジタル変換器Info
- Publication number
- JP2001160756A JP2001160756A JP34254099A JP34254099A JP2001160756A JP 2001160756 A JP2001160756 A JP 2001160756A JP 34254099 A JP34254099 A JP 34254099A JP 34254099 A JP34254099 A JP 34254099A JP 2001160756 A JP2001160756 A JP 2001160756A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- discharging
- converter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 構成要素が少なくて、ＡＤ変換の高速化が得
られる積分型ＡＤ変換器の提供 【構成】 被測定入力電圧値に応じた電荷を蓄える容量
Ｃと、蓄えた電荷を放電させる定電流回路と、放電開始
から容量の両端電圧が一定値になるまでクロックパルス
をカウントするカウンタとから構成される。
られる積分型ＡＤ変換器の提供 【構成】 被測定入力電圧値に応じた電荷を蓄える容量
Ｃと、蓄えた電荷を放電させる定電流回路と、放電開始
から容量の両端電圧が一定値になるまでクロックパルス
をカウントするカウンタとから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をデジタ
ル信号へ変換するアナログ・デジタル変換器（以下、
「ＡＤ変換器」という。）に関し、特に、積分型のＡＤ
変換器に関する。
ル信号へ変換するアナログ・デジタル変換器（以下、
「ＡＤ変換器」という。）に関し、特に、積分型のＡＤ
変換器に関する。
【０００２】
【従来の技術】積分型のＡＤ変換器は、他方式のＡＤ変
換器に比べ簡単な回路構成で、高精度が実現できる特長
がある。図３は従来例の回路構成を示し、図４は前記従
来例によるＡＤ変換器の一実施例におけるコンパレータ
の入力波形を示している示す。図３、図４に基づいてに
従来例の回路動作ついて説明する。
換器に比べ簡単な回路構成で、高精度が実現できる特長
がある。図３は従来例の回路構成を示し、図４は前記従
来例によるＡＤ変換器の一実施例におけるコンパレータ
の入力波形を示している示す。図３、図４に基づいてに
従来例の回路動作ついて説明する。
【０００３】まず始めに、制御回路によってスイッチＳ
１、スイッチＳ２を開き、スイッチＳ３を閉じ、容量Ｃ
の電荷を完全に放電し、積分器の出力を接地電圧にす
る。次に、スイッチＳ１を閉じ、スイッチＳ２、スイッ
チＳ３を開く。被測定電圧はボルテージフォロワにより
インピーダンス変換され抵抗Ｒに印加される。
１、スイッチＳ２を開き、スイッチＳ３を閉じ、容量Ｃ
の電荷を完全に放電し、積分器の出力を接地電圧にす
る。次に、スイッチＳ１を閉じ、スイッチＳ２、スイッ
チＳ３を開く。被測定電圧はボルテージフォロワにより
インピーダンス変換され抵抗Ｒに印加される。
【０００４】抵抗Ｒの積分器側は、積分器の反転入力で
あり非反転入力とは仮想接地となる、非反転入力が接地
電圧であるため、抵抗Ｒの積分器側電圧は接地電圧とな
る。したがって、抵抗Ｒに流れる電流ｉ１は、被測定電
圧をＶｉｎ、抵抗Ｒの抵抗値をＲとすると、（３）式で
表される。 ｉ１＝Ｖｉｎ÷Ｒ（Ａ）・・・・・・（３） 抵抗Ｒに流れる電流ｉ１は、容量Ｃを充電するため、積
分器の出力電圧は時間に対し一定量増加する。
あり非反転入力とは仮想接地となる、非反転入力が接地
電圧であるため、抵抗Ｒの積分器側電圧は接地電圧とな
る。したがって、抵抗Ｒに流れる電流ｉ１は、被測定電
圧をＶｉｎ、抵抗Ｒの抵抗値をＲとすると、（３）式で
表される。 ｉ１＝Ｖｉｎ÷Ｒ（Ａ）・・・・・・（３） 抵抗Ｒに流れる電流ｉ１は、容量Ｃを充電するため、積
分器の出力電圧は時間に対し一定量増加する。
【０００５】スイッチＳ１を閉じ、スイッチＳ２、スイ
ッチＳ３を開いた時間をｔ１＝０とし、容量Ｃの容量値
をＣすると、ｔ１時間経過後の積分器の出力電圧Ｖは、
（４）式で表される。 Ｖ＝ｉ１÷Ｃ×ｔ１（Ｖ） ＝Ｖｉｎ÷Ｒ÷Ｃ×ｔ１（Ｖ）・・・・・・（４） クロックとカウンタで、スイッチＳ１を閉じ、スイッチ
Ｓ２、スイッチＳ３を開いている時間ｔ１を定数化し、
抵抗Ｒの抵抗値Ｒ、Ｃの容量値Ｃも定数化すると、ｔ１
時間経過後の積分器の出力電圧Ｖは、被測定電圧Ｖｉｎ
に比例する。
ッチＳ３を開いた時間をｔ１＝０とし、容量Ｃの容量値
をＣすると、ｔ１時間経過後の積分器の出力電圧Ｖは、
（４）式で表される。 Ｖ＝ｉ１÷Ｃ×ｔ１（Ｖ） ＝Ｖｉｎ÷Ｒ÷Ｃ×ｔ１（Ｖ）・・・・・・（４） クロックとカウンタで、スイッチＳ１を閉じ、スイッチ
Ｓ２、スイッチＳ３を開いている時間ｔ１を定数化し、
抵抗Ｒの抵抗値Ｒ、Ｃの容量値Ｃも定数化すると、ｔ１
時間経過後の積分器の出力電圧Ｖは、被測定電圧Ｖｉｎ
に比例する。
【０００６】次に、スイッチＳ１を閉じ、スイッチＳ
２、スイッチＳ３を開いている時間ｔ１後に、スイッチ
Ｓ１を開き、スイッチＳ２を閉じ、スイッチＳ３を開
く。抵抗Ｒには基準負電圧Ｖｒｅｆが印加され、抵抗Ｒ
に流れる電流ｉ２は、（５）式で表され、ｉ１とは逆方
向に流れる。 ｉ２＝Ｖｒｅｆ÷Ｒ（Ａ）・・・・・・（５） 抵抗Ｒに流れる電流ｉ２は、容量Ｃを放電するため、積
分器の出力電圧は時間に対し一定量減少する。
２、スイッチＳ３を開いている時間ｔ１後に、スイッチ
Ｓ１を開き、スイッチＳ２を閉じ、スイッチＳ３を開
く。抵抗Ｒには基準負電圧Ｖｒｅｆが印加され、抵抗Ｒ
に流れる電流ｉ２は、（５）式で表され、ｉ１とは逆方
向に流れる。 ｉ２＝Ｖｒｅｆ÷Ｒ（Ａ）・・・・・・（５） 抵抗Ｒに流れる電流ｉ２は、容量Ｃを放電するため、積
分器の出力電圧は時間に対し一定量減少する。
【０００７】スイッチＳ１を開き、スイッチＳ２を閉
じ、スイッチＳ３を開いた時間をｔ２＝０とすると、ｔ
２時間経過後の積分器の出力電圧Ｖは、（６）式で表さ
れる。 Ｖ＝ｉ１÷Ｃ×ｔ１−ｉ２÷Ｃ×ｔ２（Ｖ） ＝Ｖｉｎ÷Ｒ÷Ｃ×ｔ１−Ｖｒｅｆ÷Ｒ÷Ｃ×ｔ２（Ｖ）・・・・（６） 抵抗Ｒに流れる電流ｉ２は、基準負電圧によって駆動さ
れているため、積分器の出力電圧は負の電圧まで低下す
る。積分器の出力電圧が接地電圧以下になると、コンパ
レータ出力が反転する。
じ、スイッチＳ３を開いた時間をｔ２＝０とすると、ｔ
２時間経過後の積分器の出力電圧Ｖは、（６）式で表さ
れる。 Ｖ＝ｉ１÷Ｃ×ｔ１−ｉ２÷Ｃ×ｔ２（Ｖ） ＝Ｖｉｎ÷Ｒ÷Ｃ×ｔ１−Ｖｒｅｆ÷Ｒ÷Ｃ×ｔ２（Ｖ）・・・・（６） 抵抗Ｒに流れる電流ｉ２は、基準負電圧によって駆動さ
れているため、積分器の出力電圧は負の電圧まで低下す
る。積分器の出力電圧が接地電圧以下になると、コンパ
レータ出力が反転する。
【０００８】スイッチＳ１を開き、スイッチＳ２を閉
じ、スイッチＳ３を開いた時間から、積分器の出力が接
地電圧以下になり、コンパレータ出力が反転するまでの
時間は被測定電圧値Ｖｉｎに比例することになるため、
クロックとカウンタでこの時間を集計することにより、
アナログ電圧である被測定電圧値Ｖｉｎをディジタル値
に変換することができる。
じ、スイッチＳ３を開いた時間から、積分器の出力が接
地電圧以下になり、コンパレータ出力が反転するまでの
時間は被測定電圧値Ｖｉｎに比例することになるため、
クロックとカウンタでこの時間を集計することにより、
アナログ電圧である被測定電圧値Ｖｉｎをディジタル値
に変換することができる。
【０００９】
【発明が解決しようとする課題】この従来例によれば、
ＡＤの変換時間は抵抗Ｒに流れる電流ｉ１により、容量
Ｃを充電するための時間と、容量Ｃを放電していきコン
パレータ側電圧が接地電圧以下になり、コンパレータ出
力が反転するまでの時間の合計となり、高速にできない
という問題がある。回路構成が簡単なことは集積回路で
は小チップ化が可能となり、低コストが実現できる。反
面、高速化にはあまり適さず、高速化を図れば、回路構
成が複雑になってしまうという問題を生じる。
ＡＤの変換時間は抵抗Ｒに流れる電流ｉ１により、容量
Ｃを充電するための時間と、容量Ｃを放電していきコン
パレータ側電圧が接地電圧以下になり、コンパレータ出
力が反転するまでの時間の合計となり、高速にできない
という問題がある。回路構成が簡単なことは集積回路で
は小チップ化が可能となり、低コストが実現できる。反
面、高速化にはあまり適さず、高速化を図れば、回路構
成が複雑になってしまうという問題を生じる。
【００１０】本発明は、従来例の前記問題に鑑み、ＡＤ
変換器の回路構成を複雑にせず、低コストを実現するこ
とを目的とし、更に、ＡＤ変換器の回路動作を高速化に
することを目的とする。
変換器の回路構成を複雑にせず、低コストを実現するこ
とを目的とし、更に、ＡＤ変換器の回路動作を高速化に
することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、被測定入力電
圧値に応じた電荷を容量に蓄え、蓄えた電荷を定電流回
路により放電し、放電開始から容量の両端電圧が一定値
になるまでクロックをカウントするＡＤ変換器を構成す
ることにより、積分器などの構成が不要となり、低コス
トで実現でき、なおかつ、ＡＤ変換時間の高速化を図っ
ている。そして、これらの事項は、次のとおりの構成に
することにより達成できる。 １．被測定入力電圧値に応じた電荷を蓄える容量と、蓄
えた電荷を放電させる定電流回路と、放電開始から前記
容量の両端電圧が一定値になるまで時間クロックパルス
をカウントするカウンタと、からなる。 ２．被測定入力電圧値をインピーダンス変換するインピ
ーダンス変換器と、該インピーダンス変換器の出力電圧
により、被測定入力電圧値に応じた電荷を蓄える容量
と、蓄えた電荷を放電させる定電流回路と、前記容量の
充放電を制御するスイッチング手段と、放電開始から前
記容量の両端電圧が一定値になるまで時間クロックパル
スをカウントするカウンタと、からなる。 ３．被測定入力電圧値に応じた電荷を蓄える容量と、蓄
えた電荷を放電させる定電流回路と、前記容量の両端電
圧が入力されるコンパレータと、前記容量の放電開始か
ら前記コンパレータの出力電圧が反転するまでの時点ま
でクロックパルスをカウントするカウンタと、からな
る。 ４．被測定入力電圧値をインピーダンス変換するインピ
ーダンス変換器と、該インピーダンス変換器の出力電圧
により、被測定入力電圧値に応じた電荷を蓄える容量
と、蓄えた電荷を放電させる定電流回路と、前記容量の
充放電を制御するスイッチング手段と、前記容量の両端
電圧が入力されるコンパレータと、前記容量の放電開始
から前記コンパレータの出力電圧が反転するまでの時点
までクロックパルスをカウントするカウンタと、からな
る。 ５．被測定入力電圧値をインピーダンス変換するボルテ
ージフォロワ変換器と、当該ボルテージフォロワ変換器
の出力電圧により充電スイッチＳ１を介して充電される
容量と、前記容量の電荷を放電スイッチＳ２を介して放
電させる定電流回路と、前記容量の両端電圧を入力され
るコンパレータと、クロックパルスを発生するクロック
パルス発生回路と、前記クロックパルスをカウントする
カウンタと、前記充電スイッチ及び放電スイッチの開閉
を制御する制御回路と、からなり、前記容量の放電開始
から前記コンパレータの出力電圧が反転する時点までク
ロックパルスをカウントする。 ６．前記インピーダンス変換器は、ボルテージフォロワ
変換器である。 ７．前記容量の充放電を制御するスイッチング手段は、
前記インピーダンス変換器と容量の間に接続された充電
スイッチと、前記定電流回路中に接続された放電スイッ
チと、前記充電スイッチと前記放電スイッチの開閉を制
御する制御回路と、からなる。 ８．前記定電流回路の他端は、負電源に接続されてい
る。
圧値に応じた電荷を容量に蓄え、蓄えた電荷を定電流回
路により放電し、放電開始から容量の両端電圧が一定値
になるまでクロックをカウントするＡＤ変換器を構成す
ることにより、積分器などの構成が不要となり、低コス
トで実現でき、なおかつ、ＡＤ変換時間の高速化を図っ
ている。そして、これらの事項は、次のとおりの構成に
することにより達成できる。 １．被測定入力電圧値に応じた電荷を蓄える容量と、蓄
えた電荷を放電させる定電流回路と、放電開始から前記
容量の両端電圧が一定値になるまで時間クロックパルス
をカウントするカウンタと、からなる。 ２．被測定入力電圧値をインピーダンス変換するインピ
ーダンス変換器と、該インピーダンス変換器の出力電圧
により、被測定入力電圧値に応じた電荷を蓄える容量
と、蓄えた電荷を放電させる定電流回路と、前記容量の
充放電を制御するスイッチング手段と、放電開始から前
記容量の両端電圧が一定値になるまで時間クロックパル
スをカウントするカウンタと、からなる。 ３．被測定入力電圧値に応じた電荷を蓄える容量と、蓄
えた電荷を放電させる定電流回路と、前記容量の両端電
圧が入力されるコンパレータと、前記容量の放電開始か
ら前記コンパレータの出力電圧が反転するまでの時点ま
でクロックパルスをカウントするカウンタと、からな
る。 ４．被測定入力電圧値をインピーダンス変換するインピ
ーダンス変換器と、該インピーダンス変換器の出力電圧
により、被測定入力電圧値に応じた電荷を蓄える容量
と、蓄えた電荷を放電させる定電流回路と、前記容量の
充放電を制御するスイッチング手段と、前記容量の両端
電圧が入力されるコンパレータと、前記容量の放電開始
から前記コンパレータの出力電圧が反転するまでの時点
までクロックパルスをカウントするカウンタと、からな
る。 ５．被測定入力電圧値をインピーダンス変換するボルテ
ージフォロワ変換器と、当該ボルテージフォロワ変換器
の出力電圧により充電スイッチＳ１を介して充電される
容量と、前記容量の電荷を放電スイッチＳ２を介して放
電させる定電流回路と、前記容量の両端電圧を入力され
るコンパレータと、クロックパルスを発生するクロック
パルス発生回路と、前記クロックパルスをカウントする
カウンタと、前記充電スイッチ及び放電スイッチの開閉
を制御する制御回路と、からなり、前記容量の放電開始
から前記コンパレータの出力電圧が反転する時点までク
ロックパルスをカウントする。 ６．前記インピーダンス変換器は、ボルテージフォロワ
変換器である。 ７．前記容量の充放電を制御するスイッチング手段は、
前記インピーダンス変換器と容量の間に接続された充電
スイッチと、前記定電流回路中に接続された放電スイッ
チと、前記充電スイッチと前記放電スイッチの開閉を制
御する制御回路と、からなる。 ８．前記定電流回路の他端は、負電源に接続されてい
る。
【００１２】
【発明の実施の形態】図１に本発明に係るＡＤ変換器の
一実施例を示し、図２にこの一実施例におけるコンパレ
ータの入力波形を示している。図１、図２の基づいて本
発明に係るＡＤ変換器の一実施例の回路動作を説明す
る。図１に示す本発明に係る一実施例であるＡＤ変換器
は、被測定電圧をインピーダンス変換するボルテージフ
ォロワと、このボルテージフォロワの出力電圧により充
電される容量Ｃと、この容量に充電された電荷を負電源
へ放電する定電流回路と、容量Ｃの端子電圧を入力電圧
とするコンパレータと、クロックパルスを出力するクロ
ック回路と、このクロックパルスをカウントするカウン
タと、充電スイッチＳ１と放電スイッチＳ２の開閉を制
御する制御回路と、から構成されている。
一実施例を示し、図２にこの一実施例におけるコンパレ
ータの入力波形を示している。図１、図２の基づいて本
発明に係るＡＤ変換器の一実施例の回路動作を説明す
る。図１に示す本発明に係る一実施例であるＡＤ変換器
は、被測定電圧をインピーダンス変換するボルテージフ
ォロワと、このボルテージフォロワの出力電圧により充
電される容量Ｃと、この容量に充電された電荷を負電源
へ放電する定電流回路と、容量Ｃの端子電圧を入力電圧
とするコンパレータと、クロックパルスを出力するクロ
ック回路と、このクロックパルスをカウントするカウン
タと、充電スイッチＳ１と放電スイッチＳ２の開閉を制
御する制御回路と、から構成されている。
【００１３】以下、被測定電圧は正電圧として説明す
る。まず始めに、制御回路によってスイッチＳ１を閉
じ、スイッチＳ２を開く。被測定電圧はボルテージフォ
ロワによりインピーダンス変換され容量Ｃには被測定電
圧に応じた電荷が瞬時に蓄積され、容量Ｃのコンパレー
タ側電圧は被測定電圧に等しくなる。
る。まず始めに、制御回路によってスイッチＳ１を閉
じ、スイッチＳ２を開く。被測定電圧はボルテージフォ
ロワによりインピーダンス変換され容量Ｃには被測定電
圧に応じた電荷が瞬時に蓄積され、容量Ｃのコンパレー
タ側電圧は被測定電圧に等しくなる。
【００１４】容量Ｃのコンパレータ側電圧Ｖｃは、被測
定電圧をＶｉｎとすると、（１）式で表される。 Ｖｃ＝Ｖｉｎ（Ｖ）・・・・・・（１）
定電圧をＶｉｎとすると、（１）式で表される。 Ｖｃ＝Ｖｉｎ（Ｖ）・・・・・・（１）
【００１５】次に、制御回路によってスイッチＳ１を開
き、スイッチＳ２を閉じる。定電流回路によって容量Ｃ
より一定量の電荷が放電され、容量Ｃのコンパレータ側
電圧は減少する。容量Ｃのコンパレータ側電圧は時間に
対し一定量減少する。スイッチＳ１を開き、スイッチＳ
２を閉じた時間をｔ＝０とし、定電流回路の定電流をｉ
とし、容量Ｃの容量値をＣすると、ｔ時間経過後の容量
Ｃのコンパレータ側電圧Ｖｃは、（２）式で表される。 Ｖｃ＝Ｖｉｎ−ｉ×ｔ÷Ｃ（Ｖ）・・・・・・（２） 定電流回路は負電源によって駆動されているため、容量
Ｃのコンパレータ側電圧は負の電圧まで低下する。容量
Ｃのコンパレータ側電圧が接地電圧以下になると、コン
パレータ出力が反転する。
き、スイッチＳ２を閉じる。定電流回路によって容量Ｃ
より一定量の電荷が放電され、容量Ｃのコンパレータ側
電圧は減少する。容量Ｃのコンパレータ側電圧は時間に
対し一定量減少する。スイッチＳ１を開き、スイッチＳ
２を閉じた時間をｔ＝０とし、定電流回路の定電流をｉ
とし、容量Ｃの容量値をＣすると、ｔ時間経過後の容量
Ｃのコンパレータ側電圧Ｖｃは、（２）式で表される。 Ｖｃ＝Ｖｉｎ−ｉ×ｔ÷Ｃ（Ｖ）・・・・・・（２） 定電流回路は負電源によって駆動されているため、容量
Ｃのコンパレータ側電圧は負の電圧まで低下する。容量
Ｃのコンパレータ側電圧が接地電圧以下になると、コン
パレータ出力が反転する。
【００１６】容量Ｃの容量値Ｃ、定電流回路の定電流ｉ
を定数化すると、スイッチＳ１を開き、スイッチＳ２を
閉じた時間から、容量Ｃのコンパレータ側電圧が接地電
圧以下になり、コンパレータ出力が反転するまでの時間
は被測定電圧値Ｖｉｎに比例することになるため、クロ
ックとカウンタでこの時間を集計することにより、アナ
ログ電圧である被測定電圧値Ｖｉｎをディジタル値に変
換することができる。この実施例によれば、ＡＤの変換
時間はボルテージフォロワによりインピーダンス変換さ
れ容量Ｃには被測定電圧に応じた電荷が蓄積される時間
はほとんど０と考えられるため、容量Ｃのコンパレータ
側電圧が接地電圧以下になり、コンパレータ出力が反転
するまでの時間のみとなり、高速におこなえる。また、
本発明では構成上大きな積分器を用いずにＡＤ変換を行
う事が出来るため小さく実現する事が出来る。
を定数化すると、スイッチＳ１を開き、スイッチＳ２を
閉じた時間から、容量Ｃのコンパレータ側電圧が接地電
圧以下になり、コンパレータ出力が反転するまでの時間
は被測定電圧値Ｖｉｎに比例することになるため、クロ
ックとカウンタでこの時間を集計することにより、アナ
ログ電圧である被測定電圧値Ｖｉｎをディジタル値に変
換することができる。この実施例によれば、ＡＤの変換
時間はボルテージフォロワによりインピーダンス変換さ
れ容量Ｃには被測定電圧に応じた電荷が蓄積される時間
はほとんど０と考えられるため、容量Ｃのコンパレータ
側電圧が接地電圧以下になり、コンパレータ出力が反転
するまでの時間のみとなり、高速におこなえる。また、
本発明では構成上大きな積分器を用いずにＡＤ変換を行
う事が出来るため小さく実現する事が出来る。
【００１７】図３は従来例で、ボルテージフォロワ、基
準負電圧、抵抗、容量、積分器、コンパレータ、カウン
タ、クロック、制御回路、及びスイッチＳ１、Ｓ２、Ｓ
３で構成されている。本発明による一実施例は従来例に
比べ、基準負電圧、積分器、スイッチＳ３がなく、負電
源がのみ追加されているため、構成要素も少ない。
準負電圧、抵抗、容量、積分器、コンパレータ、カウン
タ、クロック、制御回路、及びスイッチＳ１、Ｓ２、Ｓ
３で構成されている。本発明による一実施例は従来例に
比べ、基準負電圧、積分器、スイッチＳ３がなく、負電
源がのみ追加されているため、構成要素も少ない。
【００１８】
【発明の効果】被測定入力電圧値に応じた電荷を容量に
蓄え、蓄えた電荷を定電流回路により放電し、放電開始
から容量の両端電圧が一定値になるまでクロックをカウ
ントするＡＤ変換器を構成することにより、従来例に比
べ、基準負電圧、積分器、スイッチＳ３がなく、負電源
がのみ追加されているため、構成要素が少なく、第一の
効果として低コスト化が得られる。
蓄え、蓄えた電荷を定電流回路により放電し、放電開始
から容量の両端電圧が一定値になるまでクロックをカウ
ントするＡＤ変換器を構成することにより、従来例に比
べ、基準負電圧、積分器、スイッチＳ３がなく、負電源
がのみ追加されているため、構成要素が少なく、第一の
効果として低コスト化が得られる。
【００１９】また、図３に示す従来のＡＤ変換器は容量
Ｃの充電にｔ１時間を要するが（図４参照）、本発明で
は、ボルテージフォロワによって容量Ｃに瞬時充電され
るため、ＡＤ変換に要する時間のうち容量Ｃの充電時間
が低減でき、第二の効果としてＡＤ変換の高速化が得ら
れる。
Ｃの充電にｔ１時間を要するが（図４参照）、本発明で
は、ボルテージフォロワによって容量Ｃに瞬時充電され
るため、ＡＤ変換に要する時間のうち容量Ｃの充電時間
が低減でき、第二の効果としてＡＤ変換の高速化が得ら
れる。
【図１】本発明に係る一実施例のＡＤ変換器
【図２】本発明に係る一実施例のＡＤ変換器のコンパレ
ータの入力波形図
ータの入力波形図
【図３】ＡＤ変換器の従来例
【図４】従来例のＡＤ変換器のコンパレータの入力波形
図
図
Claims (8)
- 【請求項１】 被測定入力電圧値に応じた電荷を蓄える
容量と、 蓄えた電荷を放電させる定電流回路と、 放電開始から前記容量の両端電圧が一定値になるまで時
間クロックパルスをカウントするカウンタと、 からなることを特徴とするアナログ・デジタル変換器。 - 【請求項２】 被測定入力電圧値をインピーダンス変換
するインピーダンス変換器と、 該インピーダンス変換器の出力電圧により、被測定入力
電圧値に応じた電荷を蓄える容量と、 蓄えた電荷を放電させる定電流回路と、 前記容量の充放電を制御するスイッチング手段と、 放電開始から前記容量の両端電圧が一定値になるまで時
間クロックパルスをカウントするカウンタと、 からなることを特徴とするアナログ・デジタル変換器。 - 【請求項３】 被測定入力電圧値に応じた電荷を蓄える
容量と、 蓄えた電荷を放電させる定電流回路と、 前記容量の両端電圧が入力されるコンパレータと、 前記容量の放電開始から前記コンパレータの出力電圧が
反転するまでの時点までクロックパルスをカウントする
カウンタと、 からなることを特徴とするアナログ・デジタル変換器。 - 【請求項４】 被測定入力電圧値をインピーダンス変換
するインピーダンス変換器と、 該インピーダンス変換器の出力電圧により、被測定入力
電圧値に応じた電荷を蓄える容量と、 蓄えた電荷を放電させる定電流回路と、 前記容量の充放電を制御するスイッチング手段と、 前記容量の両端電圧が入力されるコンパレータと、 前記容量の放電開始から前記コンパレータの出力電圧が
反転するまでの時点までクロックパルスをカウントする
カウンタと、 からなることを特徴とするアナログ・デジタル変換器。 - 【請求項５】 被測定入力電圧値をインピーダンス変換
するボルテージフォロワ変換器と、 当該ボルテージフォロワ変換器の出力電圧により充電ス
イッチＳ１を介して充電される容量と、 前記容量の電荷を放電スイッチＳ２を介して放電させる
定電流回路と、 前記容量の両端電圧を入力されるコンパレータと、 クロックパルスを発生するクロックパルス発生回路と、 前記クロックパルスをカウントするカウンタと、 前記充電スイッチ及び放電スイッチの開閉を制御する制
御回路と、からなり、 前記容量の放電開始から前記コンパレータの出力電圧が
反転する時点までクロックパルスをカウントすることを
特徴とするアナログ・デジタル変換器。 - 【請求項６】 前記インピーダンス変換器は、ボルテー
ジフォロワ変換器である、ことを特徴とする請求項２ま
たは４のいずれかに記載のアナログ・デジタル変換器。 - 【請求項７】 前記容量の充放電を制御するスイッチン
グ手段は、 前記インピーダンス変換器と容量の間に接続された充電
スイッチと、 前記定電流回路中に接続された放電スイッチと、 前記充電スイッチと前記放電スイッチの開閉を制御する
制御回路と、 からなることを特徴とする請求項２または４のいずれか
に記載のアナログ・デジタル変換器。 - 【請求項８】 前記定電流回路の他端は、負電源に接続
されている、ことを特徴とする請求項１ないし５のいず
れかに記載のアナログ・デジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34254099A JP2001160756A (ja) | 1999-12-01 | 1999-12-01 | アナログ・デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34254099A JP2001160756A (ja) | 1999-12-01 | 1999-12-01 | アナログ・デジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160756A true JP2001160756A (ja) | 2001-06-12 |
Family
ID=18354550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34254099A Pending JP2001160756A (ja) | 1999-12-01 | 1999-12-01 | アナログ・デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160756A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554480B2 (en) | 2006-07-14 | 2009-06-30 | Rohm Co., Ltd. | Analog/digital converter, illuminance sensor, illumination device, and electronic device |
| JP2010034533A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置及び電子機器 |
| JP2010519825A (ja) * | 2007-02-24 | 2010-06-03 | フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． | ピクセルセル、ピクセルセルを駆動する方法、アナログ振幅変調信号の包絡線の最大の位置を決定する方法、電荷量を決定する装置、容量性要素の電荷量を決定する装置及び方法、回路ノードを所定の電圧に設定する装置及び方法、電荷ベースでアナログ／デジタル変換する装置及び方法、並びに電荷ベースで信号を処理する装置及び方法 |
| CN102611421A (zh) * | 2011-01-12 | 2012-07-25 | 夏普株式会社 | 传感器装置以及电子设备 |
| US9285465B2 (en) | 2012-09-14 | 2016-03-15 | Sharp Kabushiki Kaisha | Analog-digital conversion circuit, sensor apparatus, cellular phone, and digital camera |
| JP2016201732A (ja) * | 2015-04-13 | 2016-12-01 | 新日本無線株式会社 | 積分型ａ／ｄ変換器および積分型ａ／ｄ変換方法 |
-
1999
- 1999-12-01 JP JP34254099A patent/JP2001160756A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554480B2 (en) | 2006-07-14 | 2009-06-30 | Rohm Co., Ltd. | Analog/digital converter, illuminance sensor, illumination device, and electronic device |
| JP2010519825A (ja) * | 2007-02-24 | 2010-06-03 | フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． | ピクセルセル、ピクセルセルを駆動する方法、アナログ振幅変調信号の包絡線の最大の位置を決定する方法、電荷量を決定する装置、容量性要素の電荷量を決定する装置及び方法、回路ノードを所定の電圧に設定する装置及び方法、電荷ベースでアナログ／デジタル変換する装置及び方法、並びに電荷ベースで信号を処理する装置及び方法 |
| US8669511B2 (en) | 2007-02-24 | 2014-03-11 | Jens Doege | Device and method for determination of a charge amount on a capacitive element, and a device and method for setting a circuit node at a predetermined voltage |
| US9478582B2 (en) | 2007-02-24 | 2016-10-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Pixel cell and its method for applying voltage generated in a photosensor to a gate capacitance and alternately resetting the applied voltage |
| US10115760B2 (en) | 2007-02-24 | 2018-10-30 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Pixel cell and its method for applying voltage generated in a photosensor to a gate capacitance and alternately resetting the applied voltage |
| US10553636B2 (en) | 2007-02-24 | 2020-02-04 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Pixel cell and its method for applying voltage generated in a photosensor to a gate capacitance and alternately resetting the applied voltage |
| JP2010034533A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置及び電子機器 |
| CN102611421A (zh) * | 2011-01-12 | 2012-07-25 | 夏普株式会社 | 传感器装置以及电子设备 |
| JP2012147255A (ja) * | 2011-01-12 | 2012-08-02 | Sharp Corp | センサ装置及び電子機器 |
| US8681192B2 (en) | 2011-01-12 | 2014-03-25 | Sharp Kabushiki Kaisha | Sensor device and electronic apparatus |
| US9285465B2 (en) | 2012-09-14 | 2016-03-15 | Sharp Kabushiki Kaisha | Analog-digital conversion circuit, sensor apparatus, cellular phone, and digital camera |
| JP2016201732A (ja) * | 2015-04-13 | 2016-12-01 | 新日本無線株式会社 | 積分型ａ／ｄ変換器および積分型ａ／ｄ変換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659314A (en) | Delta sigma modulator using a switched capacitor | |
| US7750612B2 (en) | Voltage-pulse converting circuit and charge control system | |
| US20060164142A1 (en) | High resolution pulse width modulator | |
| JP3701091B2 (ja) | スイッチトキャパシタ | |
| US6753798B2 (en) | Filter configuration, method for filtering an analog filter input signal, and power factor controller | |
| US20070171114A1 (en) | Alternate sampling integrator | |
| US7315200B2 (en) | Gain control for delta sigma analog-to-digital converter | |
| JP2001160756A (ja) | アナログ・デジタル変換器 | |
| US6816104B1 (en) | Analog-to-digital converter utilizing a timer for increased resolution | |
| JP2003198371A (ja) | Ａ／ｄコンバータ | |
| US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
| JPH08204566A (ja) | Ａ／ｄ変換器 | |
| CN112514262A (zh) | 处理电路 | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| CN213067622U (zh) | 加速度传感器输出电流转换电路及惯性导航装置 | |
| JP2001042014A (ja) | 信号積分回路 | |
| JPH0652870B2 (ja) | Ａ／ｄコンバ−タ | |
| JP2585554B2 (ja) | 電源装置 | |
| JPH10336034A (ja) | 電圧変化によりパルスを変化させる電圧／パルス変換機 | |
| JPS6135626A (ja) | 積分形ａ／ｄ変換器 | |
| JP2570199B2 (ja) | スイッチト・キャパシタ回路 | |
| JPH11239300A (ja) | 固体撮像素子 | |
| SU752795A1 (ru) | Аналого-цифровой преобразователь интегрирующего типа | |
| JPS60206324A (ja) | アナログデジタル変換器 | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 |