SU1018239A1 - Аналого-цифровое устройство - Google Patents

Description

2. Устройство по п. 1, отличающеес  тем, что цифроаналоговый преобразователь выполнен на первых и вторых стабилизаторах тока , на первых и вторых переключател х тока, на весовом сумматоре, выход которого соединен с выходом цифроаналогового преобразовател , а вхо ды соответственно соединены через последовательно соединенные первые

переключатели тока и первые стабилизаторы тока и через вторые переключатели тока и вторые стабилизатрры тока с шиной питани , при этом управл ющие входы первых переключателей тока соединены с первыми входами цифроаналогового преобразовател , вторые входы которого соединены с управл ющими входами вторых переключателей тока

Изобретение относитс  к технике преобразовани  электрических сигналов , может быть использовано в измерительной и вычислительной технике, а также в других област х техники, где требуетс  преобразовывать сигналы из аналоговой формы в цифровую. Известен аналого-цифровой преобразователь (АЦП) построенный по принципу последовательного приближени , содержащий блок сравнени , сдви гающий регистр, генератор, группу элементов, регистр, преобразователь код-напр жение и св зи между ними| Т Недостатком этого преобразовател   вл етс  нелинейность, котора  объ сн етс  тем, что точки перехода в передаточной характеристике АЦП имеют разброс относительно своих номинальных значений, Наиболее близким к предлагаемому По технической сущности  вл етс  аналого-цифровое уст(эойство, содержащее блок выборки.и хранени , выход которого через АЦП, цифровой сумматор соединен с регистром, а вход че« рез блок вычитани , цифроаналоговый преобразователь (ЦАП) соединен с генератором псевдослучайной цифровой последовательности (ГПСЦП) и с управ л ющим входом цифрового сумматора(2 Недостатком этого устройства  вл етс  низка  точность преобразоваНИ9 , это объ сн етс  тем, что блок выборки и хранени  должен иметь вдво больший динамический диапазон по сравнению с диапазоном ЦАП, что снижает его точность, поскольку алгебра ическа  разность между входным сигналом и сигналом с выхода может вдвое превышать максимальный сигнал с выхода ЦАП, когда они синфазны и имеют, пиковые значени , а этовызывает в прототипе дополнительные переходные процессы в блоке выборки и хранени , снижающие точность преобразовани , дл  завершени  которых необходимо дополнительное врем , что увеличивает также и врем  преобразовани  . Целью изобретени   вл етс  повышение точности преобразовани  Поставленна  цель достигаетс  тем, что в аналого-цифровое устройство , содержащее генератор псевдослучайной цифровой последовательности , аналого-цифровой преобразователь , включающий цифроаналоговый преобразователь , блок управлени  и блок сравнени , первый вход которого соединен с выходом блока выборки и хранени , второй - с выходом цифроаналогового преобразовател , а выход - с первым входом блока управлени , выходы которого соединены с первыми входами цифроаналогового преобразовател  и через сумматор с информационными входами регистра, введен блок логических инверторов, выходы которого соединены с в торыми входами сумматора, а входы соединены с вторыми входами цифроаналогового преобразовател  и с выходами генератора псевдослучайной цифровой последовательности , управл ющий вход которого соединен с шиной синхроимпульсов , с вторым входом блока управлени , с управл ющим входом регистра и первым входом блока выборки и хранени , второй вход которого подключен к шине. Причем цифроаналоговый преобразователь выполнен на первых и вторых стабилизаторах тока, на первых и вторых переключател х тока, на весовом сумматоре, выход которого сое . динен с выходом цифрраналогового преобразовател , а входы соответственно соединены через последователь но соединенные первые переключатели тока и первые стабилизаторы тока и через вторые переключатели тока и через вторые стабилизаторы тока с шиной питани , при этом управл ющие входы первых переключателей тока со динены с первыми входами цифроаналогового преобразовател , вторые вх да которого соединены с у равл ющиМи входами вторых переключателей тока, На фиг. 1 представлена функциональна  схема предлагаемого аналого-цифрового устройства; на фиг. 2функциональна  схема ЦАП; на фиг.З функциональна  схема одногЬ разр да ГПСЦП; на фиг, l - функциональна  схема блока управлени . Аналого-цифровой преобразователь содержит блок 1 выборки и хранение сумматор 2, регистр 3, ЦАП k ГПСЦП блок 6 управлени , блок 7 сравнени  и блок 8 логических инверторов. Цифроаналоговый преобразователь содержит весовой сумматор 9, первые стабилизаторы 10 тока, вторые стабилизаторы 11 тока, первые переключатели 12 тока и вторые переключатели 13 тока. Один разр д ГПСЦП содержит сдвигающий регистр It, с четчик 15, логический элемент 16 ИСКЛЮЧАЮЩЕЕ ИЛ1 триггер 17 и резиагор 18. Блок управлени  содержат сдвигающий регистр 19, логические элемен ты И 20, триггеры 21, генератор 22 тактов и триггер 23. Устройство работает следукнцим об разом. На первый аход блока 1 выборки и хранени  поступает аналоговый сиг нал, а на второй вход - синхроимпул благодар  которому запокмнающий кон денсатор блока 1 выборки и хранени  зар жаетс  пропорционально мгновенному зкачени аналогового сигнала 8 момент действи  синхроимпульса. Но окончании действи  синхроимпульса на выходе блока 1 выборки и хранени  напр жение остаетс  посто нным и пропорциональным мгновенному значению аналогового сигнала до момента прихода следующего синхроимпульса . Работа АЦП дл  случа , когда на выходе ГПСЦП 5 во всех разр дах нули . Синхроимпульс поступает на тактовый вход блока 6 управлени  и устанавливает триггер старшего разр да 21 в состо ние 1, а все осталь- . ные триггеры 21 в состо ние 9, устанавливает в 0 все разр ды сдвигайщего регистра 19, переключает триггер 23, который, в свою очередь, запускает генератор 22 тактов. Количество тактов в цикле пресЛразовани  равно числу разр дов плюс. одино . В первом такте р аботы АЦП, длительность которого формирует генератор 22, блок 7 сравнени  сравнивает напр жение с выхода блока 1 выборки и хранени  с эталонным напр жением, подаваемым с ЦАП k и соответствующим единице старшего разр да ЦАП Ц, поскольку на выходе триггера 21 старшего разр да в данном такте 1, а на выходе остальных триггеров 21 О. Если напр жение с выхода блока 1 выборки и хранени  больше эталонного напр жени , то на выходе блока 7 сравнени  к концу первого такта будет О и в старшем разр де триггера 21 сохран етс  1, если же напр жение с выхода блока 1 меньше эталонного напр жени , то блок 7 сравнени  к концу первого такта выдает 1, котора , пройд  через элемент И 20 первого разр да, устанавливает триггер 21 первого разр да в состо г -; ние О. В конце первого такта под действием первого импульса в. этом цикле преобразовани  с генератора 22 происходит запись t в первый разр д сдвигающего регистра 19, что обеспечивает подачу эталонного напр жени  второго разр да с ЦАП 4 на блок 7. Далее все операции повтор тс  также, как и в первом такте. Таким же образом выполн ютс  и все остальные такты работы АЦП. Всего в цикле преобразовани  выполн етс  N+1 подобных тактов, по числу разр -, дов в АЦП. К концу цикла преобразовани  1 по вл етс  на последнем выходе сдвигающего регистра 19. Она поступает на триггер 23. переключает его, в резуттате чего останавливаетс  генератор 22, подготовив таким образом блок 6 управлени  к следующему циклу преобразовани . К этому времени на выходе триггеров 21 зафиксируетс  некотора  кодова  комбинаци , соответствующа  мгновенному значению входного сигнала в момент действи  синхроимпульса . Работа АЦП дл  случа , когда на выходах ГПСЦП 5 действует код, отлич ный от нулд. Благодар  действию ГПСЦП 5 точки перехода в передаточной характеристике АЦП случайным образом как бы перебрасываютс  перед каждым циклом преобразовани  в различные точки динамического диапазона, благодар  чему достигаетс  эффект распределени  ошибок линеаризации по этому диапазону , что в конечном счете про вл етс  в значительном уменьшении нелинейности АЦП. Один разр д ГПСЦП 5 работает следующим образом. Необходима  дл  генерации цифровой последовательности обратна  св з осуществл етс  при помощи элемента 16 ИСКЛЮЧАЮЩЕЕ ИЛИ. При включении питани  выходы сдви гающего регистра 14 наход тс  в произзольных логических состо ни х. Эти разр ды под действием синхроимпульсов сдвигаютс  и поступают на вход триггера 17, после чего на вход счетчика 15, на информационный вход сдвигающего регистра 1 и элемент 16 ИСКЛЮЧАЮЩЕЕ ИЛИ, который включен в разрыв сдвигающего регистра Т. В результате на выходе ГПСЦП 5 имеетс  цифрова  последовательность сигналов с большим периодом повторени  В том случае, если во врем  включени  во всех разр дах сдвигающего регистра 14 устанавливаютс  нули, ГПСЦП 5 может остановитьс . Чтобы этого не происходило примен етс  четырехразр дный счетчик 15} который В случае всех нулей в регистре 14 принимает на выходе значение 1, котора  поступает на управл ющий вход регистра 14 и переводит его выход в третье (разомкнутое) состо ние, в результате чего в информационный поITOK на входе триггера 17 при помощи резистора 18 вводитс  логическа  1, котора  начинает циркулировать и таким образом восстанавливаетс  нормальный режим работы. ГПСЦП 5 в каждом последующем цикле сдвигает точки перехода в hepeдaточной характеристике АЦП по отношению к предыдущему циклу, управл   случайным образом переключател ми 12 токов, которые переключают эталонные токи, стабилизированные стабилизаторами 10 в ЦАП 4, Эталонные токи, пропорциональные кодам с выхода ГПСЦП 5, суммируютс  на весовом сумматоре 9 с эталонными токами, коммутируемыми блоком 6 управлени . Таким образом, к концу каждого цикла преобразовани  в триггерах 21 блока 6 управлени  будет записан; код, соответствующий сумме преобразуемого входного сигнала и псевдослучайной цифровой последовательности с ГПСЦП 5. Дл  того, чтобы исключить вли ние сигнала с выхода ГПСЦП 5 на результат преобразовани  входного аналогового сигнала, посредством цифрового сумматора из кода с выхода блока 6 упр&влени  вычитаетс  код с выхода ГПСЦП 5, только операци  вычитани  замен етс  операцией суммирова ни  с кодом, проинвертированным в блоке логических инверторов 8. Использование изобретени  позвол ет по сравнению с прототипом повысить томность преобразовани  не менее, чем вдвое, поскольку блок выборки и хранени  имеет в два раза меньший динамический диапазон и переходные процессы меньшей длительности.

tiiof {внлцоимпцлм

Btixti кеда

fin.l

Claims (2)

1 .АНАЛОГО-ЦИФРОВОЕ УСТРОЙ- . СТВО, содержащее генератор псевдослучайной цифровой последовательности, аналого-цифровой преобразователь, включающий цифроаналоговый преобразователь, блок управления и блок сравнения, первый вход которого соединен с выходом блока выборки и хранения , второй - с выходом цифроаналогового преобразователя, а вы циφροаналогового и через сумматор с входами регистра, е е с я тем, что, ход - с первым входом блока управления·, выходы которого соединены с первыми входами преобразователя информа ционными отличающ с целею повышения точности, введен блок логических инверторов, выходы, которого соединены с вторыми входами сумнатора, а входы соединены с вторыми входами цифроаналогового преобразователя и с выходами генератора псевдослучайной цифровой последовательности , управляющий вход которого соединен с шиной синхроимпульсов, с вторым входом блока управления, с е управляющим входом регистра и первым ® входом блока выборки и хранения, βτο- /Л рой вход которого подключен к вход- 1^* гной шине.

2. Устройство по π. 1, отличающееся тем, что цифроаналоговый преобразователь выполнен на первых и вторых стабилизаторах тока, на первых и вторых переключателях тока, на весовом сумматоре, выход которого соединен с выходом цифроаналогового преобразователя, а вхо ды соответственно соединены через последовательно соединенные первые переключатели тока и первые стабилизаторы тока и через вторые переключатели тока и вторые стабилизатрры тока с шиной питания, при этом управляющие входы первых переключателей тока соединены с первыми входами цифроаналогового преобразователя, вторые входы которого соединены с управляющими входами вторых переключателей тока о