SU1188890A1

SU1188890A1 - Устройство аналого-цифрового преобразовани

Info

Publication number: SU1188890A1
Application number: SU833661918A
Authority: SU
Inventors: Валерий Алексеевич Мокров
Original assignee: Предприятие П/Я Г-4268
Priority date: 1983-11-11
Filing date: 1983-11-11
Publication date: 1985-10-30

Abstract

УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ, содержащее аналого-цифровой преобразователь, последовательно соединенные цифроаналоговый преобразователь и аналоговый сумматор, отличающеес тем, что, с целью увеличени быстродействи , в него введены счетчик, инвертор, элемент И, регистр сдвига, цифровой сумматор, блок элементов И, выходы которого вл ютс выходной шиной, первые входы объединены и подключены к выходу элемента И, вторые входы соединены с выходами цифрового сумматора, первые входы которого соединены с выходами регистра сдвига, а вторые входы объединены с первыми входами регистра сдвига и подключены к выходам аналого-цифрового преобразовател , второй вход которого объединен с вторым входом регистра сдвига и первым входом элемента И и подключен к выходу инвертора, вход которого объединен с входом счетчика и вл етс первой входной шиной, выходы счетчика соединены с вторым и третьим входами элемента И и входами цифроаналогового преобразовател , причем второй вход § аналогового сумматора вл етс второй входной шиной. (Л

Description

00

00 00

со

ф ф ф ф ф

USbix. щлрр.

Vuz.l

Изобретение относитс к вычислительной и цифровой измерительной технике.

Целью изобретени вл етс увеличение быстродействи .

На фиг. 1 изображена структурна схема предлагаемого АЦП; на фиг. 2 - характеристики квантовани предлагаемого АЦП и вход щего в его состав малоразр дного АЦП.

Устройство содержит аналоговый сумматор 1, выход которого подключен к аналоговому входу малоразр дногоАЦП (МАЦП) 2. К второму входу аналогового сумматора 1 подключен выход двухразр дного ЦАП 3. Выход МАЦП 2 подключен к входу сдвигового регистра 4 емкостью в три четырехразр дных слова (числа).

Выходы и вход сдвигового регистра 4 подключены к входам цифрового сумматора 5, оперирующего четырьм четырехразр дными словами. К входу ЦАП 3 подсоединен выход двоичного двухразр дного счетчика 6, подключенный также к двум входам трехвходовой схемы 7 И. Третий вход элемента 7 И подключен к выходу инвертора 8, к входу синхронизации MAU,n 2 и управл ющему входу сдвигового регистра 4. На вход двоичного счетчика 6 и инвертора 8 подаютс тактовые импульсы с периодом т. Выход элемента 7 И и выходы цифрового сумматора 5 подключены к входам блока 9 элементов И, представл ющим собой щесть двухвходовых элементов И. Выходы блока 9 вл ютс выходами предлагаемого АЦП. Предлагаемый АЦП работает следующим образом.

На входы двоичного счетчика 6 и инвертора 8 подаютс тактирующие импульсы с периодом т. Сигналы с первого и второго разр дов счетчика 6 поступают на двухразр дный ЦАП 3 и на два входа трехвходового элемента И 7. Входные тактовые сигналы, проход инвертор 8, поступают на вход синUSiH .nuipp

хронизации МАЦП 2 и на третий вход элемента И 7. Вспомогательный двупол рный сигнал с выхода ЦАП 3 подаетс на второй вход сумматора 1. Этот сигнал за врем полного преобразовани Т принимает 4 значени : ±0,5; ±1,5 кванта характеристики квантовани предлагаемого АЦП. Инверси тактовых импульсов необходима дл опроса МАЦП 2 при установивщемс воздействии на входе. С выхода МАЦП 2 четырехразр дный код поступает на вход сдвигового регистра 4. Сдвиг информации в регистре 4 производитс теми же сигналами, что и опрос МАЦП 2. Поступающие с входа и выходов регистра 4 сдвига четыре четырехразр дных слова (числа) суммируютс в

сумматоре 5, и щестиразр дный итог с его выхода подаетс на блок 9 элементов И, управл емый сигналом с выхода элемента И 7 с периодом Т. С выхода блока 9 результат выдаетс потребителю с периодом Т.

0 Предлагаема схема построена на известных элементах. В качестве МАЦП использован быстродействующий параллельный АЦП. Поскольку размах вспомогательного напр жени , вырабатываемого в ЦАП 3, менее 1 кванта МАЦП (на практике несколько дес тков милливольт), то реализаци ЦАП с заданным быстродействием не представл ет затруднений. По той же причине аналоговый сумматор 1 может быть выполнен просто резистивным с суммированием токов. Все остальные узлы схемы - известные цифровые элементы.

Преимущества предлагаемого АЦП перед известными заключаютс в том, что в нем нет быстродействующих прецизионных аналоговых запоминающих устройств выборки и хранени , быстродействующих прецизионных аналоговых узлов, работающих при напр жени х , сравнимых с величиной измер емого сигнала (ЦАПы, сумматоры, усилители), в схеме только один малоразр дный АЦП.

Claims

УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ, содержащее аналого-цифровой преобразователь, последовательно соединенные цифроаналоговый преобразователь и аналоговый сумматор, отличающееся тем, что, с целью увеличения быстродействия, в него введены счетчик, инвертор, элемент И, регистр сдвига, цифро- вой сумматор, блок элементов И, выходы которого являются выходной шиной, первые входы объединены и подключены к выходу элемента И, вторые входы соединены с выходами цифрового сумматора, первые входы которого соединены с выходами регистра сдвига, а вторые входы объединены с первыми входами регистра сдвига и подключены к выходам аналого-цифрового преобразователя, второй вход которого объединен с вторым входом регистра сдвига и первым входом элемента И и подключен к выходу инвертора, вход которого объединен с входом счетчика и является первой входной шиной, выходы счетчика соединены с вторым и третьим входами элемента И и входами цифроаналогового преобразователя, причем второй вход аналогового сумматора является второй входной шиной.

Ugbtx. цисрр.