SU769731A1 - Параллельный аналого-цифровой преобразователь - Google Patents

Description

1

Изобретение относитс  к импульсной технике , в частности к устройствам параллельного аналого-дискретного преобразовани , в которых множество опорных значений, различных по величине, одновременно сравниваютс  с аналоговыми значени ми преобразуемого сигнала. Устройство молсет быть использовано в скоростных системах обработки информации.

Известен параллельный аналого-цифровой преобразователь, содерлсащий л групп компараторов и элементов пам ти, где п 1, 2, 3,..., п - число разр дов, причем общее число компараторов, подключенных к управл ющим входам элементов пам ти, составл ет 2 а элементов пам ти - (), тактовые входы элемеитов пам ти иодключены к источнику стробирующего сигнала, а выходы - к разр дным щинам 1.

Недостатки этого АЦП - низка  точность , равна  четырем разр дам, и значительна  аипаратуриа  избыточность.

Наиболее близким по технической сущности и достигаемому результату  вл етс  иараллельный аналого-цифровой иреобразователь , содержащий групиу компараторов старщих разр дов и групиу компараторов младших разр дов, первые входы которых подключеиы к выходам источников опорных нанр жении, сигнальные входы груииы комиараторов старших разр дов иодключены к источнику преобразуемого сигнала, выходы комиараторов в каждой группе, 5 кроме компараторов старщих разр дов соответствующей группы, объединены попарно и нодключены к уиравл ющим входам соответствующих элемеитов пам ти, выходы комиараторов старших разр дов соответствующих групи соединены с уиравл ющими входами соответств ющих им элементов пам ти, резистивиый делитель, источиик стробирующего сигнала и источники тока смещени  2.

15 Известное устройство имеет недостаточно высокую точность.

Целью изобретени   вл етс  повышение точности иреобразовател .

Поставленна  цель достигаетс  тем, ,что

20 в иараллельный аналого-цнфровой преобразователь , содержащий группу компараторов старших разр дов и группу компараторов младших разр дов, первые входы которых подключеиы к выходам источников опорных

95 напр жений, а сигнальные входы группы комиараторов старших разр дов иодключены к источнику преобразуемого сигнала, выходы компараторов в каждой группе, кроме компараторов старших разр дов со30 ответствующей группы, объединены попарно n подключены к управл ющим входам соответствующих элементов пам ти, выходы компараторов старших разр дов соответствующих групп соединены с управл ющими входами соответствующих им элементов пам ти, резистивный делитель, источник стробирующего сигнала и источники тока смещени , введены инвертор, повторитель, элемент И-ИЛИ и дополнительный резистивный делитель, причем первые входы резистивных делителей подключены к выходам источников тока смещени , вторые входы соответственно через повторитель и инвертор подключены к выходу источника преобразуемого сигнала, а выходы попарно , со сдвигоц на один, через элемент И- ИЛИ подключены к сигнальным входам группы компараторов младших разр дов, а входы стробировани  элементов пам ти подключены к выходу источника стробирующего сигнала.

На фиг. 1 представлена блок-схема «-разр дного параллельного аналого-цифрового преобразовател ; на фиг. 2 представлены временные диаграммы, по сн ющие работу параллельного АЦП. Временные диаграммы построены дл  входного сигнала в виде линейно нарастающего напр жени .

Устройство содержит вход 1 преобразуемого сигнала (линейно нарастающего напр жени ) УВХ, вход 2 стробирующего сигнала , группу компараторов старших разр дов 3, группу компараторов младших разр дов 4, элементы пам ти старших и младщих разр дов 5, инвертор 6, повторитель 7, резисторы резистивного делител  8, подключенного к выходу инвертора 6, резисторы резистивного делител  9, подключеииого к выходу повторител  7, источники тока смещени  10, 11, подключенные к делител м 8 и 9 соответственно, элемент И-ИЛИ 12. 13, 14 - выходы элементов пам ти старших и младших разр дов соответственно.

В качестве примера рассмотрен 6-разр дный параллельный АЦП, в качестве элементов пам ти использованы /)-триггеры с входами управлени  (D) и тактировани  (С). Элемент И-ИЛИ указывает на выполн емые логические операции, а не представл ет собой конкретный тип элемента.

Источники опорного напр жени , подключенные ко вторым входам компараторов 3 и 4, соответствуют уровн м квантовани , вьрраженным в дол х (Уд и Еа соответственно , где Ua - максимально возможное значение t/Bx а 0 - максимально возможное значение сигнала источников опорного наТ1р жени  группы компараторов младших разр дов.

Число резисторов в делител х 8-9 одно и то же, зависит от выбранного числа двоичных разр дов, кодируемых группой компараторов старших разр дов, и равно 2 где k -- , 2, 3,..., k - число старших разр дов . В рассматриваемом примере k 3,

следовательно, число резисторов равно 23-1 : 4. Резисторы выбирают таким образом , чтобы при равных токах смещени  источников 10 и 11 весь диапазон преобразо вани jf/Bx был разбит на равные части.

Пол рность источников 10 и И выбираетс  противоположной, причем дл  делител  8 положительна , а дл  делител  9 - отрицательна . Таким образом на отводах делител  8 напр жени  сдвинуты друг относительно друга на 0,25 Ua в сторону положительных значений, а на отводах делител  9 - на 0,25 Ua в сторону отрицательных значений.

На фиг. 2: квантующа  характеристика 15 группы компараторов старших разр дов 3; квантующа  характеристика 16 группы компараторов младших разр дов 4; t/вх - преобразуемый сигнал; ЕС - сигнал с выхода элемента И-ИЛИ 12; А, Б -- значени  сигнала :{7вх в моменты стробировани ; А , Б - значени  сигнала ЕС, соответствующие зиачеии м А и Б. Аналого-цифровой преобразователь работает следующим образом.

Предположим, что на вход 1 подаетс  сигнал У„х, а на вход 2 подаютс  стробируюи ие сигналы. Сигнал f/Bx квантуетс  г)уипой компараторов старших разр дов 3

в соответствии с квантующей характеристикой 15 (фиг. 2.) В результате сдвига сигнала Lljx на резисторах делител  8 происходит изменеиие напр л ений со сдвигом на 0,25 Ua и параллельно /7вх, а на резисторах

делител  9 с таким же сдвигом, но параллельно инверсии /7вх (UEK)При изменении напр жений на входах элемента И-ИЛИ 12 на его выходе формируетс  сигнал ЕС, который квантуетс 

группой компараторов младших разр дов 4 в соответствии с квантующей характеристикой 16 (фиг. 2). Процесс формировани  сигнала ЕС рассмотрим на примере работы схемы, иодключениой к выходу повторител 

7 (сигнал и первому отводу делител , подключенного к выходу инвертора 6 (сигнал UBX, где сигнал (Увх смещен на 0,25 Ua) источником тока смещени  10 положительной пол рности. Пока на одном из входов

элемента И-ИЛИ Usx. вх. сигнал на выходе определ етс  значени ми LBX, а

когда /вх UB:S. - значени ми 1/вх. Это приводит к тому, что на выходе элемента

И-ИЛИ формируетс  сигнал ЕС, равный по амплитуде 0,125La и имеющий форму равнобедренного треугольника. Аналогичный процесс происходит и дл  других входов элемента И-ИЛИ 12. Сигналы на выходах элементов И объедин ютс  элементом ИЛИ в непрерывно измен ющийс  сигнал ЕС.

В момент стробировани  (например, дл 

точки А фиг. 2) по входам С элементов нам ти 5 под действием сигнала 2 (фиг. 2)

происходит параллельное и одновременное запоминание цифрового эквивалента квантованных значений А н А сигналов I/BX и ЕС, в результате чего на выходах 13 и 14 элементов пам ти 5 одновременно по вл етс  цифровой эквивалент значени  t/вх в точке А (фиг. 2), кодированный в коде Гре .

Суммарный цифровой результат преобразовани  получаетс  как суперпозици  цифровых значений, получаемых при запоминании элементами пам ти с выходами 13 и 14 результатов квантовани  обеих групп компараторов 3 и 4. Суммарный код следует рассматривать как сумму двоичных чисел , котора  образуетс  в момент запоминани  кода и хранитс  в элементах пам ти с выходами 13 и 14 до по влени  по входу 2 следующего стробирующего импульса.

Конкретное значение кода (от старших разр дов к младшим) дл  точки А (фиг. 2) - 010 + 110 010110, что соответствует 27 квантам, а дл  точки Б - 111 + 101 111101, что соответствует 41 кванту.

Claims (2)

1. Патент США № 3829853, кл. 340-347, 1976.

2. Авторское свидетельство СССР по за вке №. 2254459/18-21, 28.04.78 (прототип).