SU1647901A1 - Способ преобразовани угла поворота вала в код и устройство дл его осуществлени - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной технике и может быть использовано дл  св зи аналоговых исто чников информации с цифровым вычислительным устройством. С целью повышени  точности путем повышени  разрешающей способности и помехоустойчивости по способу преобразовани  угла поворота вала в код, основанному на формировании линейно измен ющегос  во времени опорного кода, формировании из опорного кода синусоидального электрического сигнала, модулировании синусоидального электрического сигнала по фазе в функции угла поворота вала, формировании кода утла путем определени  значени  опорного кода при определенном значении напр жени  модулированного синусоидального сигнала, измер ют напр жение модулированного синусоидального сигнала через равные временные интервалы т. раз за период, формируют дл  каждых измеренных значений разность значений текущего 1-го измерени  и предыдущего (l-k)-ro измерени , формируют напр жение ступенчатого фазового сигнала путем последовательного суммировани  разностей, в момент смены пол рности напр жени  ступенчатого фазового сигнала формируют его текущее напр жение в виде кода и определ ют значение опорного кода, которое  вп - етс  старшими разр дами выходного кода, а младшие разр ды выходного кода формируют в виде обратной величины кода текущего напр жени  ступенчатого фазового сигнала в момент смены его пол рности. В устройство дл  осуществлени  способа, содержащее генератор 1 импульсов, делитель 2 частоты, блокЗ питани . (Ьазовоащатель4, первый регистр 6, введены аналого-цифровой преобразователь 5, второй 7 и третий 8 регистры, блок 9 оперативной пам ти, вычи- татель 10, накапливающий сумматор 1i, формирователь 12 импульсов, шина 13 сброса. 2 с.п. ф-лы, 5 ил. сл ю

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретени   вл етс  повышение точности преобразовани  угла поворота

вала в код путем повышени  разрешающей способности и помехоустойчивости.

На фиг. 1 представлена структурна  схема устройства дл  осуществлени  способа преобразовани  угла поворота вала в код; на фиг. 2-делитель частоты; на фиг. 3 -блок

питани ; на фиг. 4 - накапливающий сумматор; на фиг. 5 - формирователь импульсов.

Устройство содержит генератор 1 импульсов , делитель 2 частоты, блок 3 питани , фазовращатель 4, аналого-цифровой преобразователь (АЦП) 5, первый 6, второй 7 и третий 8 регистры, блок 9 оперативной пам ти, вычитатель 10, накапливающий сумматор 11, формирователь 12 импульсов, шину 13 сброса.

Делитель 2 частоты (фиг. 2) содержит триггер 14, счетчик 15, элементы И 16.и 17. Блок 3 питани  (фиг. 3) содержит блоки 18 и 19 посто нной пам ти, цифроаналоговые преобразователи 20 и 21, усилители 22 и 23. Накапливающий сумматор 11 (фиг. 4) содержит комбинационный сумматор 24 и регистр 25. Формирователь 12 импульсов (фиг. 5) содержит триггеры 26 и 27 и элемент И 28.

Устройство работает следующим образом .

Генератор 1 формирует пр моугольные импульсы с частотой f, которые поступают на вход делител  2 частоты. Делитель 2 вырабатывает две последовательности неперекрывающихс  тактовых импульсов С1 и С2. На выходах Qi... Qn делител  2 формируетс  линейно возрастающий п-разр дный двоичный код, измен ющийс  с периодом Т. Коде выхода делител  2 поступает в блок 3 питани , который вырабатывает опорные сигналы переменного тока Ui Umsin ш и U2 Umcos CD t, используемые дл  питани  статорных обмоток фазовращател  4.

С выхода роторной обмотки фазовращател  4 снимаетс  сигнал переменного тока Уз Usin( + ), сдвинутый отно- сительно опорного сигнала на угол р а (где р - коэффициент электрической редукции фазовращател ). Аналого-цифровой преобразователь 5 преобразует аналоговый сигнал с выхода фазовращател  4 в цифровой r-разр дный код, который через равные промежутки времени т переписываетс  стробирующим импульсом С1 в регистр 7, На выходах регистра 7 формируетс  последовательность кодов Ai... Am, где m 2П, т.е. за период Т осуществл етс  2 преобразований напр жени  выходного сигнала фазовращател  4, 8 блоке 9 оперативной пам ти (микросхема 155 РУ 5) производитс  запись импульсом С 2 кода текущего i-ro измерени  с выходов регистра 7 по адресу, соответствующему коду I разр дов делител  2 частоты, поступающему на адресные входы блока 9. При отсутствии импульса С2 блок 9 находитс  в режиме воспроизведени  и на информационные входы регистра 8

поступает выходна  информаци  блока 9, записанна  в него на К 2 тактов ранее по тому же адресу. Импульсом С1 выходна  информаци  блока 9 фиксируетс  в регистре

8 перед тем, как записать в блок 9 импульсом С2 код текущего i-ro измерени . В вычи- тателе 10 формируетс  разность кода текущего i-гоизмерени  с выхода регистра 7 и предыдущего (i-K)-ro измерени  с выхода

регистра 8, В сумматоре 11 производитс  суммирование выходных кодов вычитател  10, в результате чего формируетс  ступенчатый фазовый сигнал, измен ющийс  по синусоидальному закону. Фазовый сдвиг

этого сигнала пропорционален углу поворота вала фазовращател  4 и смещен по фазе на посто нную величину по отношению к коду на выходах регистра 7.

Старший разр д выходного кода накапливающего сумматора 11 поступает на информационный вход формировател  12 (фиг. 5), который в момент изменени  старшего разр да (знакового) с 1 на 0 формирует одиночный импульс положительной пол рности , равный по длительности периоду генератора 1. Передним фронтом этого импульса в старшие п разр дов регистра 6 заноситс  выходной код делител  2, а в младшие г разр дов регистра 6 заноситс 

обратный код из младших г разр дов накапливающего сумматора 11, который  вл етс  точным отсчетом.

Перед началом работы сигналом Сброс устройство устанавливаетс  в исходное состо ние. Длительность сигнала Сброс должна быть не менее К 2 тактов. При этом регистры 6 и 7, накапливающий сумматор 11 и блок 9 оперативной пам ти обнул ютс . В первые К тактов после оконмани  сигнала Сброс устройство выходит на режим работы. В этом интервале выходной код сумматора 11 может принимать любые значени , которые определ ютс  моментом окончани  сигнала Сброс, кодом делител  2 и величиной угла а поворота фазовращател  4. В дальнейшем фаза изменени  кода в сумматоре 11 определ етс  только величиной угла а независимо от момента окончани  сигнала -Сброс.

Формирование в выходном коде дополнительных г младших разр дов повышает разрешающую способность, а формирование момента съема информации с делител  2 по смене пол рности ступенчатого фазового сигнала, образованного путем последовательного суммировани  разностей текущего и предыдущего измерений, повышает помехоустойчивость преобразовател .

Claims (2)

1.Способ преобразовани  угла поворота вала в код, основанный на формировании линейно измен ющегос  во времени опорного кода, формировании из опорного кода синусоидального электрического сигнала, модулировании синусоидального электрического сигнала по фазе в функции угла поворота вала, формировании кода угла путем определени  значени  опорного кода при определенном значении напр жени  модулированного синусоидального сигнала, о т- личающийс  тем, что, с целью повышени  точности преобразовани , измер ют напр жение модулированного си- нусоидального сигнала через равные временные интервалы m раз за период, формируют дл  каждых измеренных значений разность значений текущего 1-го измерени  и предыдущего (l-K)-ro измерени , формируют напр жение ступенчатого фазового сигнала путем последовательного суммировани  разностей, в момент смены пол рности напр жени  ступенчатого фазового сигнала формируют его текущее напр - жение в виде кода и определ ют значение опорного кода, которое  вл етс  старшими разр дами выходного кода, а младшие разр ды выходного кода формируют в виде обратной величины кода текущего на- пр жени  ступенчатого фазового сигнала в момент смены его пол рности.

2.Устройство дл  преобразовани  угла поворота вала в код, содержащее генератор импульсов, выход которого соединен с вхо- дом делител  частоты, выходы старших разр дов делител  частоты соединены с входами блока питани , выходы которого соединены с входами фазовращател , первый регистр, информационные входы стар- ших разр дов которого подключены к выходам старших разр дов делител  частоты , а выходы  вл ютс  выходами устройства , отличающеес  тем, что, с целью повышени  точности преобразовател , в него введены аналого-цифровой преобразователь , второй и третий регистры, блок оперативной пам ти, вычитатель, накапливающий сумматор, формирователь импульсов и шина сброса, выход фазовращател  соединен с входом аналого-цифрового преобразовател , выходы которого соединены с информационными входами второго регистра, выходы второго регистра соединены с пр мыми входами вычитател  и информационными входами блока оперативной пам ти, адресные входы которого подключены к выходам старших разр дов делител  частоты, а выходы соединены с информационными входами третьего регистра , выходы третьего регистра соединены с инверсными входами вычитател , выходы которого соединены с информационными входами накапливающего сумматора, инверсные выходы младших разр дов накапливающего сумматора соединены с информационными входами младших разр дов первого регистра, а выход старшего разр да накапливающего сумматора соединен с информационным входом формировател  импульсов, один выход младшего разр да делител  частоты соединен с тактовыми входами второго и третьего регистров и первым тактовым входом формировател  импульсов, другой выход младшего разр да делител  частоты соединен с тактовым входом накапливающего сумматора, вторым тактовым входом формировател  импульсов и управл ющим входом блока оперативной пам ти, выход формировател  импульсов соединен с тактовым входом первого регистра , а шина сброса соединена с установочными входами первого и второго регистров и накапливающего сумматора.

Фиг. 4