SU1285598A1

SU1285598A1 - Устройство измерени амплитуды переменного напр жени

Info

Publication number: SU1285598A1
Application number: SU843814374A
Authority: SU
Inventors: Анатолий Дмитриевич Хомутов
Original assignee: Предприятие П/Я В-8495
Priority date: 1984-11-19
Filing date: 1984-11-19
Publication date: 1987-01-23

Abstract

Изобретение относитс к измерительной и вычислительной . техни- ке и может быть использовано дл преобразовани величины амплитуды переменного напр жени в кОд. Изобретение позвол ет повысить быстродействие устройства, содержащего компаратор I, формирователь 2 ступенчатого напр жени , регистр 7, за счет введени в него аналогового сумматора 4, первого 5 и второго 6 сравнивающих блоков, цифроаналогового преобразовател 8, запоминающего устройства 3 и вычитател 9. 2 ил.

Description

Изобретение относитс к измерительной и вычислительной технике и может быть использовано дл преобра-. зовани величины амплитуды перемен- .ного напр жени в код.

Цель изобретени - повышение быстродействи устройства.

На фиг.1 представлена функциональна схема устройства; на фиг.2 - временные диаграммы.

Устройство содержит компаратор 1, формирователь 2 ступенчатого напр жени , запоминающее устройство 3, ана- логовьй сумматор 4, первый сравнивающий блок 5, второй сравнивающий блок 6, регистр 7, цифроаналоговый преоб- разователь 8, вычитатель 9.

При измерении амплитуды переменного напр жени в код вырабатывают тактовые импульсы по равным, например DO, мгновенным значени м амплитуды (фиг.2а), выработку тактовых импульсов производит компаратор 1. По тактовым импульсам вырабатывают пр моугольные импульсы, причем амплитуда каждого последующего импульса отличаетс от предыдущего на величину шага квантовани (фиг.25). Эту процедуру производит формирователь 2 ступенчатого напр жени следующим образом.

Блок управлени по тактовым импульсам вырабатывает цифровой код и удерживает его на своем выходе в промежутке времени между двум тактовы- ; ми импульсами. По этому цифровому ко- ду преобразователь кода в напр жение вырабатывает пр моугольный импульс амплитудой, пропорциональной этому цифровому коду, выработанный пр моугольный импульс складывают с преоб- разуемым переменным напр жением в аналоговом сумматоре. Сигналы на выходе сумматора (фиг.2Е) сравнивают с уровнем посто нного эталонного напр жени и, на первом сравнивающем блоке 5. Процесс продолжают до получени равенства амплитудд, суммарного напр жени с уровнем посто нного эта- .лонного напр жени U, .

При равенстве амплитуды суммарно- го напр жени и посто нного эталонного напр жени первый сравнивающий блок 5 вырабатывает строб (фиг.2г). Эталонное напр жение Ug вырабатывает цифроаналоговый преобразователь 8 в соответствии с кодом, хран щимс в регистре 7. Код амллитуды пр моугольного импульса, вырабатываемый форми

рователем 2 ступенчатого напр жени по тактовым импульсам, вырабатьшае- мым компаратором 1, поступает на вторые входы вычитател 9, на первых входах которого присутствует код эта- лойного напр жени , поступающий на них с регистра 7. Вычитатель производит вычитание этих кодов и на выходе вычитател 9 вырабатываетс код разности между значени ми U. и амплитудой пр моугольного импульса. По стробам, вырабатываемым первым сравнивающим блоком 5, запоминающее устройство 3 заносит в свои чейки пам ти цифровой код с выхода вычитател 9. Этот процесс продолжаетс до тех пор,пока не будет пройден весь предполагаемый динамический диапазон изменени амплитуды преобразуемого напр жени . Окончание процесса преобразовани производит формирователь 2 ступенчатого напр жени по сигналу, выработанному BTOpbiM сравнивающим блоком 6, при равенстве амплитуды пр моугольного импульса с уровнем эталонного напр жени .

Величина амплитуд1з1 переменного напр жени -выражаетс формулой

п

и..

и.

и;,

1-0

ВХ ЭТ

где Ugjj - амплитуды переменного напр жени ;

Л i - величина шагэ квантовани ; - уровень эталонного разр жени .

Claims

Формула изобретени

Устройство измерени амплитуды переменного напр жени , содержащее последовательно соединенные компаратор и формирователь ступенчатого напр жени , первый вход компаратора вл етс входной шиной, регистр, отличающеес тем, что, с целью повышени быстродействи , в устройство введены аналоговый сумматор, два сравнивающих блока, цифроаналоговый преобразователь, вычитатель, запоминающее устройство, выходы которого вл ютс выходными шинами, первый вход соединен с выходом первого сравнивающего блока, а вторые входы соединены с выходами вычитател ,первые - входы которого соединены с первыми выходами формировател ступенчатого напр жени -, а вторые входы объедине-:

ны с входами цифроаналогового преобразовател и подключены к выходам регистра , выход цифроаналогового преобразовател соединен .с первыми входами первого и второго сравнивающих блоков, второй вход первого сравнивающего блока соединен с выходом аналогового сумматора, первый вход ко- . торого вл етс входной шиной, вто

рой вход объединен с вторым входом второго сравнивающего блока и подключен к второму выходу формировател i ступенчатого напр жени , выход второго сравнивающего блока соединен с вторым входом формировател ступенчатого напр жени , а второй вход компаратора вл етс шиной опорного напр жени .

Фиг.2