RU2050591C1 - Устройство для дифференцирования медленно изменяющихся функций - Google Patents
Устройство для дифференцирования медленно изменяющихся функций Download PDFInfo
- Publication number
- RU2050591C1 RU2050591C1 SU5023708A RU2050591C1 RU 2050591 C1 RU2050591 C1 RU 2050591C1 SU 5023708 A SU5023708 A SU 5023708A RU 2050591 C1 RU2050591 C1 RU 2050591C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- operational amplifier
- decoder
- comparator
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относится к автоматике и может быть использовано в системах автоматического управления при необходимости введения в законы регулирования производных от управляющих и возмущающих воздействий. Цель изобретения упрощение конструкции. Это достигается тем, что в устройство, содержащее источник входного сигнала, генератор тактовых импульсов, элемент задержки, аналого цифровой преобразователь, операционный усилитель, первый и второй ключи, введены компаратор и дешифратор выход которого является выходом формирования сигнала, пропорционального знаку производной устройства. 1 ил.
Description
Изобретение относится к автоматике и может быть использовано при построении оптимальных и самонастраивающихся систем автоматического управления при необходимости введения в законы регулирования производных от управляющих и возмущающих воздействий, например от временных трендов.
Известно устройство дифференциатора, содержащее первый следящий аналоговый АЦП, регистр, генератор импульсов и элемент НЕ, второй АЦП, дешифратор, блок умножения, блок аналогового инвертирования, два ключа, элемент задержки, аналоговый сумматор знака, два реверсивных счетчика, ЦАП.
Устройство выполняет возложенные на него функции, но не обеспечивает достаточной точности, поскольку на каждом этапе преобразований ошибка дифференцирования будет накапливаться.
Известно устройство которое содержит два запоминающих конденсатора, первый и второй ключи. Т-триггер, генератор задания тактовых импульсов дифференциальный усилитель, третий и четвертый ключи, RS-триггер, АЦП, запоминающий регистр, элемент задержки, два элемента И, пятый и шестой ключи, при этом вторые обкладки первого запоминающего конденсатора через третий ключ соединяются с инвертирующим входом дифференциального усилителя.
Устройство решает поставленную перед ним задачу, но при этом из-за большого числа элементов и межэлементных связей обладает повышенной сложностью.
Цель изобретения заключается в упрощении конструкции дифференцирующего устройства, учитывая его использование на входных медленно изменяющихся сигналах.
Это достигается тем, что в устройство для дифференцирования медленно изменяющихся функций введены компаратор и дешифратор, выход которого является выходом формирования сигнала, пропорционального знаку производной устройства, выход источника входного сигнала подключен к инвертирующему входу операционного усилителя и входу элемента задержки, выход которого соединен с неинвертирующим входом операционного усилителя и информационным входом второго ключа, выход генератора тактовых импульсов подключен к управляющему входу дешифратора и управляющим входам первого и второго ключей, выходы которых соединены соответственно с первым и вторым входами компаратора, выходы которого подключены к соответствующим адресным входам дешифратора, выход аналого-цифрового преобразователя является выходом формирования сигнала, пропорционального модулю производной устройства.
Это позволяет значительно упростить конструкцию устройства, исключив из его состава такие элементы, как запоминающие конденсаторы, четыре ключа, RS-триггер, запоминающий регистр, два элемента И, а также ряд межэлементных связей.
На чертеже представлена структурная схема устройства для дифференцирования медленно изменяющихся функций.
Устройство содержит источник входного сигнала 1 и генератор тактовых импульсов 2. Источник входного сигнала связан с входом элемента задержки 3. Аналого-цифровой преобразователь 4 подключен к выходу операционного усилителя 5, инвертирующий вход которого соединен с источником входного сигнала 1. В тоже время выход источника входного сигнала 1 подключен к информационному входу первого ключа 6, выход элемента задержки 3 соединен с информационным входом второго ключа 7 и с неинвертирующим входом операционного усилителя 5. Выходы первого 6 и второго 7 ключей подключены к первому и второму входам компаратора 8 соответственно. Выходы компаратора 8 соединены с соответствующими адресными входами дешифратора 9, при этом на управляющие входы первого 6 и второго 7 ключей, а также на управляющий вход дешифратора 9 поступают сигналы от генератора тактовых импульсов 2. Выход аналого-цифрового преобразователя 4 является выходом определения модуля производной, с выхода дешфратора 9 снимается сигнал о знаке производной. При этом блоки 1, 3, 4 и 5 образуют узел определения модуля производной, а блоки 2, 6, 7, 8 и 9 входят в состав узла определения знака производной.
Устройство работает следующим образом.
На входах операционного усилителя 5 формируются сдвинутые во времени сигналы U1 и U2
U1 Х(t-dt) (1)
U2 Х(t), (2) где U1, U2 входные напряжения, пропорциональные напряжению источника входного сигнала для соответствующих моментов времени;
t текущее значение времени;
dt задержка, реализуемая элементом задержки.
U1 Х(t-dt) (1)
U2 Х(t), (2) где U1, U2 входные напряжения, пропорциональные напряжению источника входного сигнала для соответствующих моментов времени;
t текущее значение времени;
dt задержка, реализуемая элементом задержки.
На выходе операционного усилителя 5 формируется сигнал, пропорциональный модулю производной
Uвых (U1 U2)K, где К коэффициент усиления операционного усилителя 5 равный по модулю значению 2f частоты генератора тактовых импульсов 2, поскольку при скважности импульсов генератора равной двум (форма импульсов генератора меандр) имеем
Uвых= 2f(U1-U2) (4)
Напряжение Uвых, пропорциональное первой производной входного сигнала ∧Uвх/ ∧t, преобразуется АЦП 4 в код и может быть использовано для дальнейшей обработки.
Uвых (U1 U2)K, где К коэффициент усиления операционного усилителя 5 равный по модулю значению 2f частоты генератора тактовых импульсов 2, поскольку при скважности импульсов генератора равной двум (форма импульсов генератора меандр) имеем
Uвых= 2f(U1-U2) (4)
Напряжение Uвых, пропорциональное первой производной входного сигнала ∧Uвх/ ∧t, преобразуется АЦП 4 в код и может быть использовано для дальнейшей обработки.
Знак производной определяется следующим образом.
Сигналы U1 Х(t-dt) и U2 Х(t) поступают на информационные D-входы первого 6 и второго 7 ключей, выходы которых соответственно связаны с первым А и вторым В входами компаратора 8. Если U1 < U2 (A>B), то на выходе (А>B) m-выходе формируется признак 1, соответствующий положительному знаку производной. На р-выходе компаратора в этом случае имеем сигнал логической единицы. В противном случае (U1>U2 А<B, знак производной отрицателен) на m-выходе компаратора имеем нулевой, а на р-выходе единичный сигналы, тем самым формируется признак "0". Дешифратор 9 производит логическое преобразование и формирует на своем выходе признак знака (0 положительный, 1 отрицательный) измеряемой величины.
Выполняя функции дифференцирования медленно изменяющегося входного сигнала, предлагаемое устройство проще известных.
Claims (1)
- УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ МЕДЛЕННО ИЗМЕНЯЮЩИХСЯ ФУНКЦИЙ, содержащее источник входного сигнала, генератор тактовых импульсов, элемент задержки, аналого-цифровой преобразователь, операционный усилитель, два ключа, причем выход источника входного сигнала подключен к информационному входу первого ключа, выход операционного усилителя соединен с входом аналого-цифрового преобразователя, отличающееся тем, что в него введены компаратор и дешифратор, выход которого является выходом формирования сигнала, пропорционального знаку производной устройства, выход источника входного сигнала подключен к инвертирующему входу операционного усилителя и входу элемента задержки, выход которого соединен с неинвертирующим входом операционного усилителя и информационным входом второго ключа, выход генератора тактовых импульсов подключен к управляющему входу дешифратора и управляющим входам первого и второго ключей, выходы которых соединены соответственно с первым и вторым входами компаратора, выходы которого подключены к соответствующим адресным входам дешифратора, выход аналого-цифрового преобразователя является выходом формирования сигнала, пропорционального модулю производной устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5023708 RU2050591C1 (ru) | 1991-07-30 | 1991-07-30 | Устройство для дифференцирования медленно изменяющихся функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5023708 RU2050591C1 (ru) | 1991-07-30 | 1991-07-30 | Устройство для дифференцирования медленно изменяющихся функций |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2050591C1 true RU2050591C1 (ru) | 1995-12-20 |
Family
ID=21595141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5023708 RU2050591C1 (ru) | 1991-07-30 | 1991-07-30 | Устройство для дифференцирования медленно изменяющихся функций |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2050591C1 (ru) |
-
1991
- 1991-07-30 RU SU5023708 patent/RU2050591C1/ru active
Non-Patent Citations (2)
Title |
---|
Авторское свидетельство СССР N 1508246, кл. G 06G 7/18, опублик. 1989. * |
Авторское свидетельство СССР N 1591048, кл. G 06J 1/02, опублик. 1990. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4529965A (en) | Switched-capacitor circuit analog-to-digital converter | |
US4107550A (en) | Bucket brigade circuits | |
JPH04371025A (ja) | A/d変換回路 | |
CA1194238A (en) | Integratable d/a converter | |
RU2050591C1 (ru) | Устройство для дифференцирования медленно изменяющихся функций | |
EP0858163B1 (en) | Pulse width modulation operation circuit | |
US4318080A (en) | Data processing system utilizing analog memories having different data processing characteristics | |
JP3177636B2 (ja) | パルス変調演算回路 | |
AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
SU1310854A1 (ru) | Функциональный генератор | |
GB2223137A (en) | Analogue to digital convertors | |
SU384187A1 (ru) | Универсальный многозначный элемент | |
SU1429136A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
US4470019A (en) | Rate multiplier square root extractor with increased accuracy for transmitter applications | |
SU1285598A1 (ru) | Устройство измерени амплитуды переменного напр жени | |
SU1635199A1 (ru) | Аналого-цифровой интегратор | |
SU984038A1 (ru) | Устройство дл преобразовани частоты в код | |
RU2149449C1 (ru) | Времяимпульсный квадратичный преобразователь | |
Kaulberg et al. | A silicon potentiometer for hearing aids | |
SU1256014A1 (ru) | Устройство дл сортировки данных | |
SU871093A1 (ru) | Преобразователь частоты в код | |
SU1267621A1 (ru) | Многоканальный преобразователь код-частота | |
SU1481861A1 (ru) | Аналоговое запоминающее устройство | |
SU1429288A1 (ru) | Фазовый компаратор | |
SU733032A1 (ru) | Аналоговое запоминающее устройство |