SU1127010A1 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU1127010A1
SU1127010A1 SU833614135A SU3614135A SU1127010A1 SU 1127010 A1 SU1127010 A1 SU 1127010A1 SU 833614135 A SU833614135 A SU 833614135A SU 3614135 A SU3614135 A SU 3614135A SU 1127010 A1 SU1127010 A1 SU 1127010A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
digital
trigger
analog converter
Prior art date
Application number
SU833614135A
Other languages
English (en)
Inventor
Владимир Владимирович Гичан
Валентинас Антанович Крищюкайтис
Видунас Пранович Рамша
Original Assignee
Вильнюсский Филиал Экспериментального Научно-Исследовательского Института Металлорежущих Станков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вильнюсский Филиал Экспериментального Научно-Исследовательского Института Металлорежущих Станков filed Critical Вильнюсский Филиал Экспериментального Научно-Исследовательского Института Металлорежущих Станков
Priority to SU833614135A priority Critical patent/SU1127010A1/ru
Application granted granted Critical
Publication of SU1127010A1 publication Critical patent/SU1127010A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее последовательно соединенные генератор импульсов, элемент И, счетчик и цифроаналоговый преобразогватель, триггер, выход которого соединен с вторым входом элемента И, первый вход триггера соединен с выходом первого блока сравнени , первый вход которого соединен с выходом цифроаналогового преобразовател , и шину управлени , отличающеес  тем, что, с целью, повышени  точности устройства, в него- введены второй блок сравнени  и фильтр низких частот, вход которого  вл етс  входом устройства и соединен с первым входом второго блока сравнени , выход фильтра низких частот соединен с вторым входом первого блока сравнени , вторые входы триггера и счетчика соединены с шиной управлени , выход цифроаналогового преобразовател  соединен с вторьгм входом второго блока сравнени , выход которого  вл етс  выходом устройства.

Description

Изобретение относитс  к вычислительной технике, в частности к запо миншощим устройствам, и может быть использовано в системах адаптивного управлени  процессами обработки на станках. Известно аналоговое запоминающее устройство, содержащее генератор импульсов, счетчик, цифроаналоговый преобразователь, а также блоки аналоговой-, и цифровой оперативной пам ти, сумматоры, дешифраторы, ком шараторы и усилитель f 1 . Недостатки устройства - сложност схемного выполнени  и низка  точность работы при запоминании быстро мен ющихс  напр жений. Известно также аналоговое запоми нающее устройство, содержащее генератор импульсов, цифроаналоговый преобразователь, кольцевой счетчик импульсов, а также компаратор ключ, накопительный конденсатор и систему коррекции дл  стабилизации напр жени  на конденсаторе Cz 3. Недостатком этого устройства  вл етс  низка  точность при запо минании быстро мен ющихс  напр жений , обусловленна  инерционностью накопительного конденсатора. Наиболее близким к изобретению по технической сущности  вл етс  . аналоговое запоминающее устройство, функционально совпадающее с известным преобразователем напр жение код и содержащее последовательно сое диненные генератор импульсов, вентиль , счетчик, цифроаналоговый преобразователь , первую схему сравнени  и триггер, выход которого подключен к второму входу вентил  СЗ 3. Существенным недостатком данного устройства  вл етс  низка  точность запоминани ,характеризующа с  разбросом посто нной составл кнцей выходного сигнала устройства при запоминании одного и того же сигнал с некоторой периодической составл ю щей. Величина разброса этой .посто нной составл ющей равна амплитуде пе ременной составл ющей запоминаемого сигнала, что обусловлено отсутствием синхронизации между запоминаемым сигналом и сигналом генератора импульсов . Цель изобретени  - повышение точ ности устройства. Поставленна  цель достигаетс  тем, что в аналоговое запоминающее 02 устройство, содержащее последовательно соединенные генератор импульсов , элемент И, счетчик и цифроаналоговый преобразователь, триггер, выход которого соединен с вторым входом элемента И, первый вход триггера соединен с выходом первого блока -«сравнени , первый вход которого соединен с выходом цифроаналогового преобразовател , и шину управлени , введены второй блок сравнени  и фильтр низких частот, -вход которого  вл етс  входом устройства и соединен с первым входом второго блока сравнени , выход.фильтра низких частот .соединен с вторым входом первого блока сравнени , вторые входы триггера и счетчика соединены с шиной |управлени , выход цифроаналогового преобразовател  соединен с вторый входом второго блока сравнени , выход которого  вл етс  выходом устройства . На .чертеже изображена функциональна  схем предложенного устройства .; Устройство содержит генератор 1 импульсов, элемент И 2, счетчик 3 цифроаналоговый преобразователь 4, триггер 5,- блоки 6 и 7 сравнени , фильтр 8 низких частот и: шину 9 управлени , Устройство работает следующим образом. В момент запоминани  при подаче управл ющего сигнала на шину 9 счетчик 3 сбрасьюаетс  на нуль, триггер 5 открьшает элемент И 2, и на вьпсоде цифроаналогового преобразовател  4 устанавливаетс  нуль. Выходной сигнал цифроаналогового преобразовател  4 сравниваетс  в блоке 6 сравнени  с отфильтрованным в фильтре 8 низких частот запоминаемым сигналом, а на выходе блока 6 по вл етс  сигнал, разрешающий триггеру 5 оставатьс  в предьщущем состо нии, .установленном управл ющим сигналом. Импульсы с генератора 1 через открытый триггером 5 элемент И 2 поступают на вход счетчика 3. При этом выходное напр жение цифроаналогового преобразовател  4 увеличиваетс , и при достижении им уровн  напр жени  с выхода фильтра 8 низких частот блок 6 сравнени  выдает сигнал, устанавливающий триггер 6 в положение, закрывающее элемент И 2. При этом счет прекращаетс , а на вы31 ходе цнфроаналогового преобразова .тел  4.остаетс  напр жение, равно е отфильтрованному запоминаемому сигналу , до следующего поступлени  управл ющего сигнала. Напр жение с выхода цифроаналогового преобразовател  4 параллельно поступает и на блок 7 сравнени , на выходе кбторого устанавливаетс  разность напр жени  равна  входному напр жению за вычетом напр жени  с выхода цифроаналогового преобразовател  4, которое  вл етс  средним (отфильтрованным J значением запоминаемого сигнала в момент поступлени  управл ющего сигнала . Если среднее значение входного сигнала к этому времени не изменилось ,: то на выходе устройства присутстйует периодическа  составл юща  входного сигнала. Это значит, что при запоминании одного и того же сигнала на выходе устройства полО 4 ностью отсутствует посто нна  состав;л юща  выходного сигнала и, следовательно , ее разброс независимо от того , содержит ли входной(запоминаемый ) сигнал некоторую периодическую составл ющую или нет. Этим и достигаетс  повьшение точности запоминани  по сравнению с базовым объектом, за который прин т прототип. Кроме того, изобретение позвол ет сохранить быстродействие устройства в установившихс  режимах (между поступлени ми управл ющего сигнала), так как выходной сигнал устройства, равный разности поступающего на вход устройства и запомненного сигналов , сохран ет все динамические качества входного сигнала . IIepie4Hcленные преимущества предлагаемого устройства по сравнению с прототипом и составл ют технико-экономический эффект.

Claims (1)

  1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее последовательно соединенные генератор импульсов, элемент И. счетчик и цифроаналого- вый преобразователь, триггер, выход которого соединен с вторым входом элемента И, первый вход триггера соединен с выходом первого блока сравнения, первый вход которого соединен с выходом цифроаналогового преобразователя, и шину управления, отличающееся тем, что, с целью, повышения точности устройства, в него· введены второй блок сравнения и фильтр низких частот, вход которого является входом устройства и соединен с первым входом второго блока сравнения, выход фильтра низких частот соединен с вторым входом первого блока сравнения, вторые вхо- Q ды триггера и счетчика соединены с шиной управления, выход цифроаналогового преобразователя соединен с вторым входом второго блока сравнения, выход которого является выходом устройства.
    >
SU833614135A 1983-07-04 1983-07-04 Аналоговое запоминающее устройство SU1127010A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833614135A SU1127010A1 (ru) 1983-07-04 1983-07-04 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833614135A SU1127010A1 (ru) 1983-07-04 1983-07-04 Аналоговое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1127010A1 true SU1127010A1 (ru) 1984-11-30

Family

ID=21071642

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833614135A SU1127010A1 (ru) 1983-07-04 1983-07-04 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1127010A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 883974, кл. G И С 27/00, 1980. 2.Авторское свидетельство СССР 339961, кл. G П С 27/00, 1970. 3.Гитис Э.И. и др. Аналого-цифровые преобразователи. М., Энергоиздат, 1981, с. 218-220, рис. 6-40 (прототип). *

Similar Documents

Publication Publication Date Title
US4926178A (en) Delta modulator with integrator having positive feedback
US4099173A (en) Digitally sampled high speed analog to digital converter
SU1127010A1 (ru) Аналоговое запоминающее устройство
US3979715A (en) Method and system for achieving vibrator phase lock
US4734677A (en) Coarse/fine A-D converter using ramp waveform to generate fine digital signal
US4804939A (en) Coarse/fine A-D converter using ramp waveform to generate fine digital signal
SU1285598A1 (ru) Устройство измерени амплитуды переменного напр жени
RU1815801C (ru) Адаптивный дельта-модул тор
SU1569621A1 (ru) Устройство дл измерени давлени
SU434593A1 (ru) Следящий интегрирующий аналого-цифровойпреобразователь
SU1410271A1 (ru) Аналого-цифровой преобразователь
SU1621139A1 (ru) След щий аналого-цифровой преобразователь сигналов низкого уровн
SU1066004A1 (ru) Способ преобразовани переменного напр жени в посто нное и устройство дл его осуществлени
SU682908A2 (ru) Аналого-цифровой интегратор
JPS5642403A (en) Digital periodic waveform generator
SU1429288A1 (ru) Фазовый компаратор
SU1695506A1 (ru) Устройство сглаживани сигнала цифроаналогового преобразовател
SU1469545A1 (ru) Устройство дл усилени
SU951694A1 (ru) Устройства дл измерени аналоговых величин с автоматическим масштабированием
SU659956A1 (ru) Цифровой интегрирующий вольтметр
SU1029091A1 (ru) Стохастический преобразователь действующего значени напр жени
JPH06216777A (ja) 発振検出装置
SU815898A1 (ru) Устройство дл аналого-цифровогопРЕОбРАзОВАНи
SU558396A1 (ru) Устройство дл автоматического измерени времени преобразовани аналого-цифровых преобразователей
SU1515357A1 (ru) Амплитудный селектор