JPH06216777A - 発振検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 モノリシック半導体装置上に形成されるΔΣ
モジュレータにおいて、占有面積が小さく、かつ消費電
流が少ない発振検出装置を提供すること。 【構成】 ΔΣ型Ａ／Ｄ変換器用モジュレータの発振検
出装置において、複数の発振要素を時分割選択する手段
１と、該手段１からの選択出力と当該選択出力に対応し
た各基準値とを順次比較して発振検出を行う前記複数の
発振要素より少ない数の検出手段２とを具える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えばＭＯＳ ＬＳＩ上
に形成されるΔΣ型Ａ／Ｄ変換器用モジュレータ（以下
ΔΣモジュレータ）の発振を効率的に検出する発振検出
装置に関する。

【０００２】

【従来の技術】ΔΣモジュレータは、低周波域でのノイ
ズ除去率を良くするため、縦続接続する積分器の次数を
高くすることがある。２次以上のΔΣモジュレータは、
大入力信号に対して、あるいはステップ状に急峻に変化
する入力信号に対して発振する場合がある。このような
場合、ΔΣモジュレータにおいては、ひとたび発振が発
生すると回路内の状態変数の振幅が次第に大きくなり、
限られた電源電圧によって駆動されているオペアンプ等
の回路素子が線形な正常動作ができなくなり、ΔΣモジ
ュレータとしての動作精度が失われ、正常なＡ／Ｄ変換
ができなくなる。また、発振開始後、入力信号が正常値
にもどっても、ΔΣモジュレータは発振を継続してしま
うこともあり、この場合、発振を検出して内部状態変数
をリセットする必要がある。

【０００３】２次以上のΔΣモジュレータにおいて、発
振を開始するときの特徴としては、例えば正の過大信号
入力による場合は、最前段の積分器の出力が正方向に大
振幅を持つことによって発振を開始することがあり、ま
た逆に例えば、負の過大信号入力による場合は、最前段
の積分器の出力が負方向に大振幅を持つことによって発
振を開始することがある。

【０００４】そこで従来は、ＭＯＳ ＬＳＩのようなモ
ノリシック半導体装置上に形成される上述のような複数
の発振要素を持ったΔΣモジュレータの発振を検出する
検出装置が提案されており、そのうちの１つは、複数の
発振要素のうち、１つだけに注目して、それを検出する
ための検出器を持ったものであり、他の１つは、複数の
発振要素の各々に独立して対応する複数の検出器を持っ
たものである。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
２つの検出装置においては次のような問題がある。すな
わち、前者は注目している以外の発振要素の発振が検出
できず、後者はチップ上で検出装置の占める面積が大き
くなり、結果的にチップ面積が大きくなり、また消費電
流が大きくなる。

【０００６】そこで本発明の目的は以上のような問題を
解消した発振検出装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
本発明はΔΣ型Ａ／Ｄ変換器用モジュレータの発振検出
装置において、複数の発振要素を時分割選択する手段
と、該手段からの選択出力と当該選択出力に対応した各
基準値とを順次比較して発振検出を行う前記複数の発振
要素より少ない数の検出手段とを具えたことを特徴とす
る。

【０００８】

【作用】本発明によれば、複数の発振要素の発振をそれ
より数の少ない検出手段で検出することになり、その結
果、占有面積が小さく、かつ消費電流が少なくなる。

【０００９】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１０】図１は本発明の実施例のブロック図であ
り、この発振検出装置は、複数の発振要素を入力信号と
し、それらの各々を時分割選択し出力する時分割選択手
段１と、前記複数の発振要素より少ない数の検出器を時
分割で用いて選択手段１からの出力の発振を検出する検
出手段２とを有する。

【００１１】複数の発振要素における発振の条件の例と
しては、モジュレータ中にある状態変数が第１の規定値
より大きいということ、および第２の規定値より小さい
ということであり、また、ΔΣモジュレータを構成する
積分器が複数次の場合には、別の状態変数が第３の規定
値より大きいこと、さらに第４の規定値より小さいこと
等であり、これらの規定値のうちいくつかは同じもので
あっても良い。また発振要素の信号種類としては、電
圧，電流，電荷量等がある。

【００１２】時分割選択手段１は、信号を通過させるた
めのスイッチから構成することができる。その時分割方
法としては、複数入力を均等な割合で出力する方法、お
よび入力毎に非均等な割合で出力する方法等がある。検
出手段２としては、電圧比較器，電流比較器，電荷比較
器等があり、また信号形態を別信号に変換した上で比較
する比較器もある。

【００１３】また、複数のΔΣモジュレータの発振をそ
の数より少ない検出手段で検出することもできる。

【００１４】図２は本発明をスイッチトキャパシタ回路
を持つ４次ΔΣモジュレータの発振検出に適用した実施
例を示す。このΔΣモジュレータは、入力信号を入力す
る減衰器３と、４個のカスケード接続された第１〜第４
の積分器４〜７と、３個の加算器８，９および１０と、
第１の比較器１１と、量子化器１２とを有する。図３に
示すように減衰器３は、コンデンサＣ１と半導体スイッ
チからなる２つのスイッチＳＷ１，ＳＷ２とからなるス
イッチトキャパシタ回路からなっており、同様に量子化
器１２は、コンデンサＣ２と、３つのスイッチＳＷ３，
ＳＷ４，ＳＷ５とからなっている。スイッチＳＷ１〜Ｓ
Ｗ４は図４に示すサンプリングパルスＳ１，Ｓ２の各々
がオンのときに、同符号（Ｓ１またはＳ２）の端子を選
択（接続）し、スイッチＳＷ５は、極性の異なった２つ
の基準電圧（＋ＶＲＥＦ，−ＶＲＥＦ）を第１の比較器
１１の出力（オンまたはオフ）に応答して選択する。こ
の結果、第１の積分器４の出力および動作（すなわち、
入力される信号をサンプルするかホールドするか）は例
えば図４に示すようになる。

【００１５】図２において、１３はサプリングパルスＳ
１がオンのときのみ互いに重ならないように順次閉じる
半導体スイッチからなる２組のスイッチＳＷ６およびＳ
Ｗ７からなる時分割選択器であって、第１の積分器４の
出力および規定値１と、第１の積分器４の出力および規
定値２とを交互に第２の比較器１４に入力する。すなわ
ち、積分器４の発振を開始する正方向過大電圧を規定値
１とし、同じく負方向過大電圧を規定値２とし、図４に
示すように、サンプリングパルスＳ１のオン時、最初の
スイッチＳＷ６が閉じて積分器４の出力電圧と規定値１
とが比較器１４で比較され、積分器４の出力電圧が規定
値１を越えたときに比較器１４から発振の検出信号が出
力される。ついでスイッチＳＷ７が閉じて積分器４の出
力電圧と規定値２とが比較器１４で比較され、積分器４
の出力電圧が規定値２未満になったときに比較器１４か
ら発振の検出信号が出力される。なお、発振の検出は、
サンプリングパルスＳ１がオンのとき、すなわち、検出
対象がホールドされ一定になったときに行うので、時分
割で検出しても確実に検出することができる。

【００１６】図２に示す構成からなる減衰器ゲインが
０．４、量子化器出力が±２．５Ｖ、サンプリングパル
スＳ１，Ｓ２の周波数が５１２ｋＨｚ、信号入力が２．
５Ｖの時に、積分器４の出力の振幅最大値を１．５Ｖに
調節したΔΣモジュレータ、および規定値１を２．０
Ｖ、規定値２を−２．０Ｖ、時分割選択器のスイッチの
動作周波数を５１２ｋＨｚとした発振検出装置を具備し
たＭＯＳ ＬＳＩを１．２ミクロン、ダブルメタル、ダ
ブルポリシリコンプロセスで作成した。

【００１７】このような構成のＭＯＳ ＬＳＩを用いて
過大入力時に発生する発振を検出することを試みたとこ
ろ、信号入力が＋３．０Ｖ以上の場合および−３．０Ｖ
以下の場合に発振検出出力を得ることができた。また、
該ＭＯＳ ＬＳＩにおいては、発振検出直後に全ての積
分器出力をリセットすることで発振阻止することができ
た。

【００１８】以上のように本実施例においては、２種類
の発振要素を検出する検出装置を２個から１個に削減す
ることができ、チップ面積の削減効果と消費電力削減効
果を得た。

【００１９】

【発明の効果】以上説明したように本発明によれば、占
有面積が小さく、かつ消費電流が少ない発振検出装置を
提供することができる。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明の実施例を示すブロック図である。

【図３】同実施例の一部の回路図である。

【図４】同実施例の動作タイミングを示す図である。

【符号の説明】

１ 時分割選択手段 ２ 検出手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ΔΣ型Ａ／Ｄ変換器用モジュレータの発
   振検出装置において、複数の発振要素を時分割選択する
   手段と、該手段からの選択出力と当該選択出力に対応し
   た各基準値とを順次比較して発振検出を行う前記複数の
   発振要素より少ない数の検出手段とを具えたことを特徴
   とする発振検出装置。