JPH0685679A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH0685679A JPH0685679A JP23118292A JP23118292A JPH0685679A JP H0685679 A JPH0685679 A JP H0685679A JP 23118292 A JP23118292 A JP 23118292A JP 23118292 A JP23118292 A JP 23118292A JP H0685679 A JPH0685679 A JP H0685679A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- comparator
- binary counter
- input
- input digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 単純な構成で広い周波数範囲に使用できるＤ
／Ａ変換装置を提供する。 【構成】入力デジタルデータ５と同じビット幅を持つバ
イナリカウンタ１のＬＳＢ及びＭＳＢの順序を逆にした
出力値と入力デジタルデータ５とをコンパレータ２で比
較し、このコンパレータ２で比較されたデジタルデータ
から不要な周波数成分をローパスフィルタ３が除去し、
かつアナログデータ７を出力する。
／Ａ変換装置を提供する。 【構成】入力デジタルデータ５と同じビット幅を持つバ
イナリカウンタ１のＬＳＢ及びＭＳＢの順序を逆にした
出力値と入力デジタルデータ５とをコンパレータ２で比
較し、このコンパレータ２で比較されたデジタルデータ
から不要な周波数成分をローパスフィルタ３が除去し、
かつアナログデータ７を出力する。
Description
【０００１】
【産業上の利用分野】本発明はＤ／Ａ変換装置に係り、
特に音声信号を安価にＤ／Ａ変換するＤ／Ａ変換装置に
関する。
特に音声信号を安価にＤ／Ａ変換するＤ／Ａ変換装置に
関する。
【０００２】
【従来の技術】従来のＰＷＭ方式（パルス幅変調方式）
のＤ／Ａ変換装置は、図３に示すように、入力デジタル
データ５の分解能と同じビット幅を持ったバイナリカウ
ンタ１と、バイナリカウンタ１の出力値ＭＳＢ１，ＬＳ
Ｂ１と入力デジタルデータ５の入力値ＭＳＢ２，ＬＳＢ
２とを比較するコンパレータ１０２と、コンパレータ１
０２で比較されたデジタルデータ１０６から不要な周波
数成分を除去してアナログデータ１０７を出力するロー
パスフィルタ３とで構成される。
のＤ／Ａ変換装置は、図３に示すように、入力デジタル
データ５の分解能と同じビット幅を持ったバイナリカウ
ンタ１と、バイナリカウンタ１の出力値ＭＳＢ１，ＬＳ
Ｂ１と入力デジタルデータ５の入力値ＭＳＢ２，ＬＳＢ
２とを比較するコンパレータ１０２と、コンパレータ１
０２で比較されたデジタルデータ１０６から不要な周波
数成分を除去してアナログデータ１０７を出力するロー
パスフィルタ３とで構成される。
【０００３】バイナリカウンタ１は、入力デジタルデー
タ５と同じビット幅を持つため、入力デジタルデータ５
の最小値から最大値までカウントする。
タ５と同じビット幅を持つため、入力デジタルデータ５
の最小値から最大値までカウントする。
【０００４】コンパレータ１０２はバイナリカウンタ１
の出力値ＭＳＢ１，ＬＳＢ１と入力デジタルデータ５の
入力値ＭＳＢ２，ＬＳＢ２を比較し、バイナリカウンタ
１の出力値ＭＳＢ１，ＬＳＢ１の方が小さい場合はハイ
レベルを、それ以外の場合はローレベルを出力する。
の出力値ＭＳＢ１，ＬＳＢ１と入力デジタルデータ５の
入力値ＭＳＢ２，ＬＳＢ２を比較し、バイナリカウンタ
１の出力値ＭＳＢ１，ＬＳＢ１の方が小さい場合はハイ
レベルを、それ以外の場合はローレベルを出力する。
【０００５】コンパレータ１０２の出力は、入力デジタ
ルデータ５の入力値ＭＳＢ２，ＬＳＢ２に応じた幅だけ
ハイレベルのパルスを一定の周期で繰り返す周期パルス
となる。
ルデータ５の入力値ＭＳＢ２，ＬＳＢ２に応じた幅だけ
ハイレベルのパルスを一定の周期で繰り返す周期パルス
となる。
【０００６】ローパスフィルタ３は、コンパレータ１０
２で比較されたデジタルデータ１０６の値に応じた幅だ
け、ハイレベルのパルス周波数以上の周波数成分を除去
し、かつパルスの幅に応じた電圧信号に変換してアナロ
グデータ１０７を出力する。
２で比較されたデジタルデータ１０６の値に応じた幅だ
け、ハイレベルのパルス周波数以上の周波数成分を除去
し、かつパルスの幅に応じた電圧信号に変換してアナロ
グデータ１０７を出力する。
【０００７】
【発明が解決しようとする課題】上述のような従来のＰ
ＷＭ方式のＤ／Ａ変換装置は、ローパスフィルタ３で除
去するパルスの周波数成分が、必要とする電圧信号に対
して非常に大きいため、不要なパルスの周波数成分を除
去しにくい。
ＷＭ方式のＤ／Ａ変換装置は、ローパスフィルタ３で除
去するパルスの周波数成分が、必要とする電圧信号に対
して非常に大きいため、不要なパルスの周波数成分を除
去しにくい。
【０００８】そこで、不要なパルスの周波数成分を十分
に除去するには、入力デジタルデータ５の周波数に対し
て十分に短い周期で周期パルスを発生して、必要とする
パルスの周波数と周期パルスとを十分に離すか、減衰量
の大きいローパスフィルタを使用する必要がある。
に除去するには、入力デジタルデータ５の周波数に対し
て十分に短い周期で周期パルスを発生して、必要とする
パルスの周波数と周期パルスとを十分に離すか、減衰量
の大きいローパスフィルタを使用する必要がある。
【０００９】周期パルスを短くする場合は、パルスの幅
を制御するために、周期パルスの周波数の分解能倍（例
えば８ビットの値を変換しようとする場合は２５６倍）
のクロック周波数が必要となり、周期を短くすることは
あまり現実的ではない。
を制御するために、周期パルスの周波数の分解能倍（例
えば８ビットの値を変換しようとする場合は２５６倍）
のクロック周波数が必要となり、周期を短くすることは
あまり現実的ではない。
【００１０】ローパスフィルタの減衰量を大きくする場
合は、次数の高いローパスフィルタが必要であるため、
回路が複雑になる。
合は、次数の高いローパスフィルタが必要であるため、
回路が複雑になる。
【００１１】以上のように、従来のＰＷＭ方式のＤ／Ａ
変換装置は単純な構成のＤ／Ａ変換装置ではあるが、主
に直流に近い信号を変換する用途にしか使用できないと
いう課題がある。
変換装置は単純な構成のＤ／Ａ変換装置ではあるが、主
に直流に近い信号を変換する用途にしか使用できないと
いう課題がある。
【００１２】それ故に、本発明の目的は、ＰＷＭ方式の
Ｄ／Ａ変換装置と同程度の単純な構成で、広い周波数範
囲に使用できるＤ／Ａ変換装置を提供することにある。
Ｄ／Ａ変換装置と同程度の単純な構成で、広い周波数範
囲に使用できるＤ／Ａ変換装置を提供することにある。
【００１３】
【課題を解決するための手段】従って、本発明のＤ／Ａ
変換装置は、上述の目的を達成するために、入力された
デジタルデータと同じビット幅を持つバイナリカウンタ
と、このバイナリカウンタのＬＳＢ及びＭＳＢの順序を
逆にした出力値と上記デジタルデータとを比較するコン
パレータと、このコンパレータで比較されたデジタルデ
ータから不要な周波数成分を除去してアナログデータを
出力するローパスフィルタとを具備したことを特徴とす
る。
変換装置は、上述の目的を達成するために、入力された
デジタルデータと同じビット幅を持つバイナリカウンタ
と、このバイナリカウンタのＬＳＢ及びＭＳＢの順序を
逆にした出力値と上記デジタルデータとを比較するコン
パレータと、このコンパレータで比較されたデジタルデ
ータから不要な周波数成分を除去してアナログデータを
出力するローパスフィルタとを具備したことを特徴とす
る。
【００１４】
【実施例】以下に、本発明の一実施例によるＤ／Ａ変換
装置を、図面を参照して説明する。
装置を、図面を参照して説明する。
【００１５】図１は、本発明の一実施例によるＤ／Ａ変
換装置のブロック構成図である。
換装置のブロック構成図である。
【００１６】図２は、本発明の一実施例によるＤ／Ａ変
換装置の各部波形である。
換装置の各部波形である。
【００１７】本発明の一実施例によるＤ／Ａ変換装置
は、図１に示すように、入力デジタルデータ５の分解能
と同じビット幅を持ったバイナリカウンタ１と、このバ
イナリカウンタ１のＬＳＢ及びＭＳＢの順序を逆にした
出力値ＭＳＢ１，ＬＳＢ１と入力デジタルデータ５の入
力値ＭＳＢ２，ＬＳＢ２とを比較するコンパレータ２
と、コンパレータ２の出力から不要な周波数成分を除去
してアナログデータ７を出力するローパスフィルタ３で
構成される。
は、図１に示すように、入力デジタルデータ５の分解能
と同じビット幅を持ったバイナリカウンタ１と、このバ
イナリカウンタ１のＬＳＢ及びＭＳＢの順序を逆にした
出力値ＭＳＢ１，ＬＳＢ１と入力デジタルデータ５の入
力値ＭＳＢ２，ＬＳＢ２とを比較するコンパレータ２
と、コンパレータ２の出力から不要な周波数成分を除去
してアナログデータ７を出力するローパスフィルタ３で
構成される。
【００１８】次に、本発明の一実施例によるＤ／Ａ変換
装置の動作を、図１及び図２を参照して説明する。
装置の動作を、図１及び図２を参照して説明する。
【００１９】ここでは、本発明の一実施例によるＤ／Ａ
変換装置の具体例として、サンプリングレート２０ＫＨ
ｚで８ビットデータの音声信号をＤ／Ａ変換する場合と
し、バイナリカウンタ１は、１サンプリング時間で分解
能のすべての状態（この例では８ビットのデータなので
０から２５５まで）を一巡して動作する。
変換装置の具体例として、サンプリングレート２０ＫＨ
ｚで８ビットデータの音声信号をＤ／Ａ変換する場合と
し、バイナリカウンタ１は、１サンプリング時間で分解
能のすべての状態（この例では８ビットのデータなので
０から２５５まで）を一巡して動作する。
【００２０】また、バイナリカウンタ１に入力するクロ
ックの周波数は（サンプリングレート×分解能） ２
０ＫＨｚ×２５６＝５．１２ＭＨｚとなる。
ックの周波数は（サンプリングレート×分解能） ２
０ＫＨｚ×２５６＝５．１２ＭＨｚとなる。
【００２１】まず、本発明の一実施例によるＤ／Ａ変換
装置は、コンパレータ２の一方の入力Ａに、入力デジタ
ルデータ５と同じビット幅を持ち、かつＬＳＢ１及びＭ
ＳＢ１の順序を逆にした出力値を備えたバイナリカウン
タ１が接続され、コンパレータ２の他方の入力Ｂに入力
デジタルデータ５を入力し、最小値から最大値までカウ
ントする。
装置は、コンパレータ２の一方の入力Ａに、入力デジタ
ルデータ５と同じビット幅を持ち、かつＬＳＢ１及びＭ
ＳＢ１の順序を逆にした出力値を備えたバイナリカウン
タ１が接続され、コンパレータ２の他方の入力Ｂに入力
デジタルデータ５を入力し、最小値から最大値までカウ
ントする。
【００２２】このコンパレータ２は、入力Ａのデータの
方が小さい場合はハイレベルを、それ以外の場合はロー
レベルをローパスフィルタ３に出力する。
方が小さい場合はハイレベルを、それ以外の場合はロー
レベルをローパスフィルタ３に出力する。
【００２３】従って、ローパスフィルタ３は、コンパレ
ータ２の出力信号から不要な周波数の成分を除去して、
入力デジタルデータ５の入力値ＭＳＢ２，ＬＳＢ２に応
じた電圧信号に変換してアナログデータ７が出力され
る。
ータ２の出力信号から不要な周波数の成分を除去して、
入力デジタルデータ５の入力値ＭＳＢ２，ＬＳＢ２に応
じた電圧信号に変換してアナログデータ７が出力され
る。
【００２４】ここで、入力デジタルデータ５に応じた数
の１クロック幅のパルスになり、かつほぼ均等に分布し
た状態となったパルスを、ローパスフィルタ３で不要な
周波数成分を削除する場合を詳細に説明する。
の１クロック幅のパルスになり、かつほぼ均等に分布し
た状態となったパルスを、ローパスフィルタ３で不要な
周波数成分を削除する場合を詳細に説明する。
【００２５】８ビットの分解能では、数が多すぎてわか
りにくいため、４ビットの場合で説明すると、取り得る
値は０から１５の１６通りが考えられる。
りにくいため、４ビットの場合で説明すると、取り得る
値は０から１５の１６通りが考えられる。
【００２６】図２に示すように、“６”をＤ／Ａ変換す
る時、バイナリカウンタ１からは、カウンタ値のＬＳＢ
とＭＳＢの順序を逆にした値が、コンパレータ２の入力
Ａに、０，８，４，１２，２，１０，６，１４，１，
９，５，１３，３，１１，７，１５の順番に入力され、
コンパレータ２の出力は１クロック幅のパルスが飛び飛
びに出力される。
る時、バイナリカウンタ１からは、カウンタ値のＬＳＢ
とＭＳＢの順序を逆にした値が、コンパレータ２の入力
Ａに、０，８，４，１２，２，１０，６，１４，１，
９，５，１３，３，１１，７，１５の順番に入力され、
コンパレータ２の出力は１クロック幅のパルスが飛び飛
びに出力される。
【００２７】上述のように、本発明一実施例によるＤ／
Ａ変換装置では、不要な周波数成分のエネルギーはバイ
ナリカウンタ１に入力するクロックの１／２の周波数で
最大になり、バイナリカウンタ１に入力するクロック周
波数は分解能が高ければそれに伴って高くなる。
Ａ変換装置では、不要な周波数成分のエネルギーはバイ
ナリカウンタ１に入力するクロックの１／２の周波数で
最大になり、バイナリカウンタ１に入力するクロック周
波数は分解能が高ければそれに伴って高くなる。
【００２８】８ビットの分解能の場合は、クロック周波
数はサンプリング周波数の２５６倍になるので、不要な
周波数成分のエネルギーはサンプリング周波数の１２８
倍の周波数で最大になる。
数はサンプリング周波数の２５６倍になるので、不要な
周波数成分のエネルギーはサンプリング周波数の１２８
倍の周波数で最大になる。
【００２９】この周波数は入力デジタルデータ５の周波
数成分（サンプリング周波数の１／２以下の周波数成
分）に比べて十分に高い周波数なので、後段のローパス
フィルタ３は比較的簡単なもので不要な周波数成分を除
去できる。
数成分（サンプリング周波数の１／２以下の周波数成
分）に比べて十分に高い周波数なので、後段のローパス
フィルタ３は比較的簡単なもので不要な周波数成分を除
去できる。
【００３０】次に、従来のＰＷＭ方式によるＤ／Ａ変換
装置を、図面を参照して説明する。
装置を、図面を参照して説明する。
【００３１】図３は、従来のＰＷＭ方式によるＤ／Ａ変
換装置のブロック構成図である。
換装置のブロック構成図である。
【００３２】図４は、従来のＰＷＭ方式によるＤ／Ａ変
換装置の各部波形である。
換装置の各部波形である。
【００３３】従来のＰＷＭ方式（パルス幅変調方式）の
Ｄ／Ａ変換装置は、図３に示すように、入力デジタルデ
ータ５の分解能と同じビット幅を持ったバイナリカウン
タ１と、バイナリカウンタ１の出力値ＭＳＢ１，ＬＳＢ
１と入力デジタルデータ５の入力値ＭＳＢ２，ＬＳＢ２
とを比較するコンパレータ１０２と、コンパレータ１０
２で比較されたデジタルデータ１０６から不要な周波数
成分を除去してアナログデータ１０７を出力するローパ
スフィルタ３とで構成される。
Ｄ／Ａ変換装置は、図３に示すように、入力デジタルデ
ータ５の分解能と同じビット幅を持ったバイナリカウン
タ１と、バイナリカウンタ１の出力値ＭＳＢ１，ＬＳＢ
１と入力デジタルデータ５の入力値ＭＳＢ２，ＬＳＢ２
とを比較するコンパレータ１０２と、コンパレータ１０
２で比較されたデジタルデータ１０６から不要な周波数
成分を除去してアナログデータ１０７を出力するローパ
スフィルタ３とで構成される。
【００３４】バイナリカウンタ１は、入力デジタルデー
タ５と同じビット幅を持つため、入力デジタルデータ５
の最小値から最大値までカウントする。
タ５と同じビット幅を持つため、入力デジタルデータ５
の最小値から最大値までカウントする。
【００３５】コンパレータ１０２はバイナリカウンタ１
の出力値ＭＳＢ１，ＬＳＢ１と入力デジタルデータ５の
入力値ＭＳＢ２，ＬＳＢ２を比較し、バイナリカウンタ
１の出力値ＭＳＢ１，ＬＳＢ１の方が小さい場合はハイ
レベルを、それ以外の場合はローレベルを出力する。
の出力値ＭＳＢ１，ＬＳＢ１と入力デジタルデータ５の
入力値ＭＳＢ２，ＬＳＢ２を比較し、バイナリカウンタ
１の出力値ＭＳＢ１，ＬＳＢ１の方が小さい場合はハイ
レベルを、それ以外の場合はローレベルを出力する。
【００３６】コンパレータ１０２の出力は、入力デジタ
ルデータ５の入力値ＭＳＢ２，ＬＳＢ２に応じた幅だけ
ハイレベルのパルスを一定の周期で繰り返す周期パルス
となる。
ルデータ５の入力値ＭＳＢ２，ＬＳＢ２に応じた幅だけ
ハイレベルのパルスを一定の周期で繰り返す周期パルス
となる。
【００３７】ローパスフィルタ３は、コンパレータ１０
２で比較されたデジタルデータ１０６の値に応じた幅だ
け、ハイレベルのパルス周波数以上の周波数成分を除去
し、かつパルスの幅に応じた電圧信号に変換してアナロ
グデータ１０７を出力する。
２で比較されたデジタルデータ１０６の値に応じた幅だ
け、ハイレベルのパルス周波数以上の周波数成分を除去
し、かつパルスの幅に応じた電圧信号に変換してアナロ
グデータ１０７を出力する。
【００３８】従来のＰＷＭ方式によるＤ／Ａ変換装置の
動作は、バイナリカウンタ１を例えば８ビットカウンタ
とすると、この８ビットカウンタの値と入力デジタルデ
ータ５とをコンパレータ１０２で比較することで、入力
デジタルデータ５に応じた幅のパルスを作ってローパス
フィルタ３に入力し、不要な周波数成分を削除してアナ
ログデータ１０７をローパスフィルタ３から出力する。
動作は、バイナリカウンタ１を例えば８ビットカウンタ
とすると、この８ビットカウンタの値と入力デジタルデ
ータ５とをコンパレータ１０２で比較することで、入力
デジタルデータ５に応じた幅のパルスを作ってローパス
フィルタ３に入力し、不要な周波数成分を削除してアナ
ログデータ１０７をローパスフィルタ３から出力する。
【００３９】また、従来のＰＷＭ方式によるＤ／Ａ変換
装置は、図４に示すように、バイナリカウンタ１の値と
入力デジタルデータ５とを比較し、バイナリカウンタ１
の値が小さい場合にハイレベルを出力するので、バイナ
リカウンタ１の値が０から５の間ではハイレベルを出力
し、それ以外はローレベルを出力するため、不要な周波
数成分のエネルギーがサンプリング周波数で最大にな
る。
装置は、図４に示すように、バイナリカウンタ１の値と
入力デジタルデータ５とを比較し、バイナリカウンタ１
の値が小さい場合にハイレベルを出力するので、バイナ
リカウンタ１の値が０から５の間ではハイレベルを出力
し、それ以外はローレベルを出力するため、不要な周波
数成分のエネルギーがサンプリング周波数で最大にな
る。
【００４０】
【発明の効果】以上説明したように、本発明のＤ／Ａ変
換装置によれば、単純な構成によりＰＷＭ方式より広い
周波数範囲でＤ／Ａ変換を実現でき、かつカウンタ及び
コンパレータが純粋なデジタル回路であるため、ゲート
アレイのようなデジタルＩＣに容易に組み込める効果が
ある。
換装置によれば、単純な構成によりＰＷＭ方式より広い
周波数範囲でＤ／Ａ変換を実現でき、かつカウンタ及び
コンパレータが純粋なデジタル回路であるため、ゲート
アレイのようなデジタルＩＣに容易に組み込める効果が
ある。
【００４１】また、本発明のＤ／Ａ変換装置によれば、
アナログ回路であるローパスフィルタも簡単なフィルタ
でよいことから、装置を小さく、かつ安価に実現できる
効果がある。
アナログ回路であるローパスフィルタも簡単なフィルタ
でよいことから、装置を小さく、かつ安価に実現できる
効果がある。
【図１】本発明の一実施例によるＤ／Ａ変換装置のブロ
ック構成図である。
ック構成図である。
【図２】本発明の一実施例によるＤ／Ａ変換装置の各部
波形である。
波形である。
【図３】従来のＰＷＭ方式によるＤ／Ａ変換装置のブロ
ック構成図である。
ック構成図である。
【図４】従来のＰＷＭ方式によるＤ／Ａ変換装置の各部
波形である。
波形である。
１ バイナリカウンタ ２，１０２ コンパレータ ３ ローパスフィルタ ４ バイナリカウンタ（クロック） ５ 入力デジタルデータ ６，１０６ コンパレータ（コンパレータの出力） ７，１０７ アナログデータ
Claims (1)
- 【請求項１】 入力されたデジタルデータと同じビット
幅を持つバイナリカウンタと、このバイナリカウンタの
ＬＳＢ及びＭＳＢの順序を逆にした出力値と上記デジタ
ルデータとを比較するコンパレータと、このコンパレー
タで比較されたデジタルデータから不要な周波数成分を
除去してアナログデータを出力するローパスフィルタと
を具備したことを特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23118292A JPH0685679A (ja) | 1992-08-31 | 1992-08-31 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23118292A JPH0685679A (ja) | 1992-08-31 | 1992-08-31 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685679A true JPH0685679A (ja) | 1994-03-25 |
Family
ID=16919612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23118292A Pending JPH0685679A (ja) | 1992-08-31 | 1992-08-31 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685679A (ja) |
-
1992
- 1992-08-31 JP JP23118292A patent/JPH0685679A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1132488A (ja) | 電力制御回路及び電力制御方法 | |
| US6181266B1 (en) | D/A conversion method and a D/A converter using pulse width modulation | |
| JPS6143899B2 (ja) | ||
| US6160505A (en) | Method and apparatus for converting an analog signal to a digital signal | |
| US6023199A (en) | Pulse width modulation circuit and method | |
| US4731602A (en) | Converter | |
| JP3009597B2 (ja) | 多ビットδςディジタル／アナログ変換器 | |
| JPH114166A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPH0685679A (ja) | Ｄ／ａ変換装置 | |
| US5053729A (en) | Pulse-width modulator | |
| JP2001077692A (ja) | Ｄ／ａ変換回路 | |
| JPH06216777A (ja) | 発振検出装置 | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| JPS6112123A (ja) | 逐次比較型アナログ・デジタル変換器 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JPH06224770A (ja) | 電気信号の処理方法 | |
| JPH05175851A (ja) | デジタル／アナログ変換器 | |
| JPH06318872A (ja) | Δςモジュレータ | |
| JP2581826Y2 (ja) | デルタシグマａ／ｄ変換回路 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JPH0997170A (ja) | ８ビット乱数作成装置 |