JP3109316B2 - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JP3109316B2 JP3109316B2 JP05040834A JP4083493A JP3109316B2 JP 3109316 B2 JP3109316 B2 JP 3109316B2 JP 05040834 A JP05040834 A JP 05040834A JP 4083493 A JP4083493 A JP 4083493A JP 3109316 B2 JP3109316 B2 JP 3109316B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- converter
- channel
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル通信におけ
る送信側のベースバンド波形発生、信号処理、計測、制
御システムで用いられる波形発生装置に関するものであ
る。
る送信側のベースバンド波形発生、信号処理、計測、制
御システムで用いられる波形発生装置に関するものであ
る。
【0002】
【従来の技術】図3は従来のIチャネル出力及びQチャ
ネル出力の2つの出力を発生する波形発生装置のブロッ
ク図を示すものである。図3において、1は送信データ
を印加するための入力端子、12は送信データに応じて
2チャネルのバイナリィ波形データをパラレルに出力す
る波形データ発生回路、13、14は波形データ発生回
路12の出力バイナリィデータを各々アナログサンプル
値信号に変換するためのD/A変換器、8、9はD/A
変換器の出力に含まれる標本化雑音を抑圧するためのポ
ストフィルタ、10、11はイI、Q各チャネルの出力
信号を検出するための出力端子である。
ネル出力の2つの出力を発生する波形発生装置のブロッ
ク図を示すものである。図3において、1は送信データ
を印加するための入力端子、12は送信データに応じて
2チャネルのバイナリィ波形データをパラレルに出力す
る波形データ発生回路、13、14は波形データ発生回
路12の出力バイナリィデータを各々アナログサンプル
値信号に変換するためのD/A変換器、8、9はD/A
変換器の出力に含まれる標本化雑音を抑圧するためのポ
ストフィルタ、10、11はイI、Q各チャネルの出力
信号を検出するための出力端子である。
【0003】次に上記従来例の動作につて説明する。図
3において、波形データ発生回路12は送信データに応
じてI、Qチャネルのバイナリィ波形データをパラレル
に出力する。そして各チャネルのバイナリィデータをD
/A変換器13、14で各々アナログサンプル値信号に
変換した後、ポストフィルタ8、9で標本化雑音を抑圧
し最終的なI、Qチャネルの波形出力を得る。
3において、波形データ発生回路12は送信データに応
じてI、Qチャネルのバイナリィ波形データをパラレル
に出力する。そして各チャネルのバイナリィデータをD
/A変換器13、14で各々アナログサンプル値信号に
変換した後、ポストフィルタ8、9で標本化雑音を抑圧
し最終的なI、Qチャネルの波形出力を得る。
【0004】このように上記従来の波形発生装置でも、
D/A変換器を2チャネル分設けることにより、送信デ
ータに応じてI、Qチャネルの波形を発生する事ができ
た。
D/A変換器を2チャネル分設けることにより、送信デ
ータに応じてI、Qチャネルの波形を発生する事ができ
た。
【0005】
【発明が解決しようとする課題】しかしながら上記従来
の波形発生装置では、I、Qチャネルの波形出力を得る
上で、D/A変換器が2つ必要となり消費電力が増大し
てしまうという問題があった。
の波形発生装置では、I、Qチャネルの波形出力を得る
上で、D/A変換器が2つ必要となり消費電力が増大し
てしまうという問題があった。
【0006】本発明はこのような従来の問題を解決する
ものであり、I、Qチャネルの波形出力を得る上でも従
来構成と同じ動作速度のD/A変換器が1個で済む低消
費電力化を図った優れた波形発生装置を提供することを
目的とする。
ものであり、I、Qチャネルの波形出力を得る上でも従
来構成と同じ動作速度のD/A変換器が1個で済む低消
費電力化を図った優れた波形発生装置を提供することを
目的とする。
【0007】
【課題を解決するための手段】本発明は上記目的を達成
するために、供給される送信データに応じて、I、Q各
チャネルのバイナリィの波形データをシリアルに時分割
で発生する波形データ発生回路と、前記波形データをア
ナログ信号に変換するD/A変換器と、このD/A変換
器の出力を所定のサンプリング周波数の信号でI、Qチ
ャネルのサンプリング信号に分割する第一、第二のサン
プルホールド回路と、この第一、第二のサンプルホール
ド回路の出力に零を内挿しフィルタリングにより補間し
て前記所定のサンプリング周波数の2倍の周波数のサン
プリング信号に変換する第一、第二の内挿用フィルタ
と、この第一、第二の内挿用フィルタの出力に含まれる
標本化雑音を抑圧する第一、第二のポストフィルタを備
えたことを特徴とする。
するために、供給される送信データに応じて、I、Q各
チャネルのバイナリィの波形データをシリアルに時分割
で発生する波形データ発生回路と、前記波形データをア
ナログ信号に変換するD/A変換器と、このD/A変換
器の出力を所定のサンプリング周波数の信号でI、Qチ
ャネルのサンプリング信号に分割する第一、第二のサン
プルホールド回路と、この第一、第二のサンプルホール
ド回路の出力に零を内挿しフィルタリングにより補間し
て前記所定のサンプリング周波数の2倍の周波数のサン
プリング信号に変換する第一、第二の内挿用フィルタ
と、この第一、第二の内挿用フィルタの出力に含まれる
標本化雑音を抑圧する第一、第二のポストフィルタを備
えたことを特徴とする。
【0008】
【作用】したがって本発明によれば、D/A変換器の時
分割使用と内挿用フィルタを用いたサンプリング周波数
の変換により、I、Qチャネルの波形出力を得る上でも
従来構成と同じ動作速度のD/A変換器が1個で済み低
消費電力化を図ることができる。
分割使用と内挿用フィルタを用いたサンプリング周波数
の変換により、I、Qチャネルの波形出力を得る上でも
従来構成と同じ動作速度のD/A変換器が1個で済み低
消費電力化を図ることができる。
【0009】
【実施例】図1は本発明の波形データ発生装置の一実施
例のブロック図である。図2は図1の各部のデータ構成
と周波数スペクトルを示す図である。図1において、1
は送信データを印加する入力端子、2は送信データに応
じてI、Q各チャネルのバイナリィ波形データを時分割
でシリアルに発生する波形データ発生回路、3は波形デ
ータ発生回路2の出力バイナリィデータをアナログ信号
に変換するためのD/A変換器、4、5はD/A変換器
3の出力をサンプリングして、I、Qチャネルの2つの
信号に分割するためのサンプルホールド回路、6、7は
サンプルホールド回路4、5の出力に零を内挿し、フィ
ルタリングにより補間することでサンプリング周波数を
2倍に変換するための内挿用フィルタ、8、9は内挿用
フィルタ6、7の出力に含まれる標本化雑音を抑圧する
ためのポストフィルタ、10、11はI、Qチャネルの
出力信号を検出するための出力端子である。
例のブロック図である。図2は図1の各部のデータ構成
と周波数スペクトルを示す図である。図1において、1
は送信データを印加する入力端子、2は送信データに応
じてI、Q各チャネルのバイナリィ波形データを時分割
でシリアルに発生する波形データ発生回路、3は波形デ
ータ発生回路2の出力バイナリィデータをアナログ信号
に変換するためのD/A変換器、4、5はD/A変換器
3の出力をサンプリングして、I、Qチャネルの2つの
信号に分割するためのサンプルホールド回路、6、7は
サンプルホールド回路4、5の出力に零を内挿し、フィ
ルタリングにより補間することでサンプリング周波数を
2倍に変換するための内挿用フィルタ、8、9は内挿用
フィルタ6、7の出力に含まれる標本化雑音を抑圧する
ためのポストフィルタ、10、11はI、Qチャネルの
出力信号を検出するための出力端子である。
【0010】次に上記実施例の動作について図1及び図
2を参照しながら説明する。図1におけるD/A変換器
3は図2(a)に示すように、I、Q各チャネルのデー
タを時分割でシリアルに出力する。この時I、Q各チャ
ネルに対応するサンプル値のサンプリング周波数は図2
(f)に示すように、最終的な出力のサンプリング周波
数fsの1/2であり、時分割された出力データ全体の
動作速度はサンプリング周波数fsに等しい。このD/
A変換器3の出力はサンプルホールド回路4、5を用い
て図2(b)及び(c)に示すようにI、Qチャネルの
パラレル信号に分割され、図2(d)及び(e)に示す
ように内挿用フイルタ6、7を用いてサンプリング周波
数が2倍に変換される。この結果サンプリング周波数は
図2(g)に示すようにfsとなる。つぎに内挿用フィ
ルタ6、7に含まれる標本化雑音はポストフィルタ8、
9で抑圧され、最終的なI、Qチャネルの波形出力を得
る。
2を参照しながら説明する。図1におけるD/A変換器
3は図2(a)に示すように、I、Q各チャネルのデー
タを時分割でシリアルに出力する。この時I、Q各チャ
ネルに対応するサンプル値のサンプリング周波数は図2
(f)に示すように、最終的な出力のサンプリング周波
数fsの1/2であり、時分割された出力データ全体の
動作速度はサンプリング周波数fsに等しい。このD/
A変換器3の出力はサンプルホールド回路4、5を用い
て図2(b)及び(c)に示すようにI、Qチャネルの
パラレル信号に分割され、図2(d)及び(e)に示す
ように内挿用フイルタ6、7を用いてサンプリング周波
数が2倍に変換される。この結果サンプリング周波数は
図2(g)に示すようにfsとなる。つぎに内挿用フィ
ルタ6、7に含まれる標本化雑音はポストフィルタ8、
9で抑圧され、最終的なI、Qチャネルの波形出力を得
る。
【0011】このように本発明の上記実施例によれば、
I、Qチャネルの波形出力を得る上でも、1個のD/A
変換器を時分割で使用し、出力段において、内挿用フィ
ルタを用いてサンプリング周波数を2倍に変換している
ので、D/A変換器自体の動作速度は2倍にならず出力
サンプリング周波数と同じにでき、低消費電力化を図る
ことができるという効果を有する。
I、Qチャネルの波形出力を得る上でも、1個のD/A
変換器を時分割で使用し、出力段において、内挿用フィ
ルタを用いてサンプリング周波数を2倍に変換している
ので、D/A変換器自体の動作速度は2倍にならず出力
サンプリング周波数と同じにでき、低消費電力化を図る
ことができるという効果を有する。
【0012】
【発明の効果】本発明は上記実施例より明らかなよう
に、D/A変換器の時分割使用と内挿用フィルタを用い
たサンプリング周波数の変換により、I、Qチャネルの
波形出力を得る上でも従来構成と同じ動作速度のD/A
変換器3が1個で済み、低消費電力化を図ることができ
るという効果を有する。
に、D/A変換器の時分割使用と内挿用フィルタを用い
たサンプリング周波数の変換により、I、Qチャネルの
波形出力を得る上でも従来構成と同じ動作速度のD/A
変換器3が1個で済み、低消費電力化を図ることができ
るという効果を有する。
【図1】本発明の一実施例である波形発生装置のブロッ
ク図
ク図
【図2】図1における波形発生装置の各部のデータ構成
と周波数スペクトルを示す図
と周波数スペクトルを示す図
【図3】従来の波形発生装置のブロック図
1 入力端子 2 波形データ発生回路 3 D/A変換器 4、5 サンプルホールド回路 6、7 内挿用フィルタ 8、9 ポストフィルタ 10、11 出力端子
Claims (1)
- 【請求項1】 供給される送信データに応じて、I、Q
各チャネルのバイナリィの波形データをシリアルに時分
割で発生する波形データ発生回路と、前記波形データを
アナログ信号に変換するD/A変換器と、このD/A変
換器の出力を所定のサンプリング周波数の信号でI、Q
チャネルのサンプリング信号に分割する第一、第二のサ
ンプルホールド回路と、この第一、第二のサンプルホー
ルド回路の出力に零を内挿しフィルタリングにより補間
して前記所定のサンプリング周波数の2倍の周波数のサ
ンプリング信号に変換する第一、第二の内挿用フィルタ
と、この第一、第二の内挿用フィルタの出力に含まれる
標本化雑音を抑圧する第一、第二のポストフィルタを備
えた波形発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05040834A JP3109316B2 (ja) | 1993-03-02 | 1993-03-02 | 波形発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05040834A JP3109316B2 (ja) | 1993-03-02 | 1993-03-02 | 波形発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06252972A JPH06252972A (ja) | 1994-09-09 |
JP3109316B2 true JP3109316B2 (ja) | 2000-11-13 |
Family
ID=12591668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05040834A Expired - Fee Related JP3109316B2 (ja) | 1993-03-02 | 1993-03-02 | 波形発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3109316B2 (ja) |
-
1993
- 1993-03-02 JP JP05040834A patent/JP3109316B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06252972A (ja) | 1994-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4270027A (en) | Telephone subscriber line unit with sigma-delta digital to analog converter | |
US5392044A (en) | Method and apparatus for digitizing a wide frequency bandwidth signal | |
KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
US4528551A (en) | Digital to analog converter employing sigma-delta modulation for use in telephone systems | |
JPS6131658B2 (ja) | ||
US4864305A (en) | D/A converter | |
JP3109316B2 (ja) | 波形発生装置 | |
KR960027364A (ko) | 디지탈 오디오신호 혼합회로 | |
JP3927478B2 (ja) | D/aコンバータ | |
JPH057903B2 (ja) | ||
JP3758849B2 (ja) | データ変換装置 | |
JPH0645936A (ja) | アナログ・デジタル変換方式 | |
KR850007175A (ko) | Pcm부호 복호기 | |
JPH0738591B2 (ja) | デイジタル―アナログ変換装置 | |
JPH06224955A (ja) | 信号発生装置 | |
JPH0446016B2 (ja) | ||
JPH0250507A (ja) | サンプリング周波数変換器 | |
JPS60160222A (ja) | 信号変換装置 | |
JPH08116339A (ja) | 可変レート送信装置 | |
JP3434089B2 (ja) | スペクトラム拡散信号生成回路 | |
KR100227506B1 (ko) | 코드분할 다원접속 기지국 송신기의 신호처리장치 | |
JPS63114422A (ja) | 高速デジタル/アナログ変換回路 | |
JPH0715326A (ja) | 信号変換装置 | |
JP3127526B2 (ja) | デジタル/アナログ変換器 | |
JPH04160821A (ja) | パルス幅変調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |