JP3109316B2 - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JP3109316B2 JP3109316B2 JP05040834A JP4083493A JP3109316B2 JP 3109316 B2 JP3109316 B2 JP 3109316B2 JP 05040834 A JP05040834 A JP 05040834A JP 4083493 A JP4083493 A JP 4083493A JP 3109316 B2 JP3109316 B2 JP 3109316B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- converter
- channel
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル通信におけ
る送信側のベースバンド波形発生、信号処理、計測、制
御システムで用いられる波形発生装置に関するものであ
る。
る送信側のベースバンド波形発生、信号処理、計測、制
御システムで用いられる波形発生装置に関するものであ
る。
【０００２】
【従来の技術】図３は従来のＩチャネル出力及びＱチャ
ネル出力の２つの出力を発生する波形発生装置のブロッ
ク図を示すものである。図３において、１は送信データ
を印加するための入力端子、１２は送信データに応じて
２チャネルのバイナリィ波形データをパラレルに出力す
る波形データ発生回路、１３、１４は波形データ発生回
路１２の出力バイナリィデータを各々アナログサンプル
値信号に変換するためのＤ／Ａ変換器、８、９はＤ／Ａ
変換器の出力に含まれる標本化雑音を抑圧するためのポ
ストフィルタ、１０、１１はイＩ、Ｑ各チャネルの出力
信号を検出するための出力端子である。
ネル出力の２つの出力を発生する波形発生装置のブロッ
ク図を示すものである。図３において、１は送信データ
を印加するための入力端子、１２は送信データに応じて
２チャネルのバイナリィ波形データをパラレルに出力す
る波形データ発生回路、１３、１４は波形データ発生回
路１２の出力バイナリィデータを各々アナログサンプル
値信号に変換するためのＤ／Ａ変換器、８、９はＤ／Ａ
変換器の出力に含まれる標本化雑音を抑圧するためのポ
ストフィルタ、１０、１１はイＩ、Ｑ各チャネルの出力
信号を検出するための出力端子である。
【０００３】次に上記従来例の動作につて説明する。図
３において、波形データ発生回路１２は送信データに応
じてＩ、Ｑチャネルのバイナリィ波形データをパラレル
に出力する。そして各チャネルのバイナリィデータをＤ
／Ａ変換器１３、１４で各々アナログサンプル値信号に
変換した後、ポストフィルタ８、９で標本化雑音を抑圧
し最終的なＩ、Ｑチャネルの波形出力を得る。
３において、波形データ発生回路１２は送信データに応
じてＩ、Ｑチャネルのバイナリィ波形データをパラレル
に出力する。そして各チャネルのバイナリィデータをＤ
／Ａ変換器１３、１４で各々アナログサンプル値信号に
変換した後、ポストフィルタ８、９で標本化雑音を抑圧
し最終的なＩ、Ｑチャネルの波形出力を得る。
【０００４】このように上記従来の波形発生装置でも、
Ｄ／Ａ変換器を２チャネル分設けることにより、送信デ
ータに応じてＩ、Ｑチャネルの波形を発生する事ができ
た。
Ｄ／Ａ変換器を２チャネル分設けることにより、送信デ
ータに応じてＩ、Ｑチャネルの波形を発生する事ができ
た。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の波形発生装置では、Ｉ、Ｑチャネルの波形出力を得る
上で、Ｄ／Ａ変換器が２つ必要となり消費電力が増大し
てしまうという問題があった。
の波形発生装置では、Ｉ、Ｑチャネルの波形出力を得る
上で、Ｄ／Ａ変換器が２つ必要となり消費電力が増大し
てしまうという問題があった。
【０００６】本発明はこのような従来の問題を解決する
ものであり、Ｉ、Ｑチャネルの波形出力を得る上でも従
来構成と同じ動作速度のＤ／Ａ変換器が１個で済む低消
費電力化を図った優れた波形発生装置を提供することを
目的とする。
ものであり、Ｉ、Ｑチャネルの波形出力を得る上でも従
来構成と同じ動作速度のＤ／Ａ変換器が１個で済む低消
費電力化を図った優れた波形発生装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、供給される送信データに応じて、Ｉ、Ｑ各
チャネルのバイナリィの波形データをシリアルに時分割
で発生する波形データ発生回路と、前記波形データをア
ナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変換
器の出力を所定のサンプリング周波数の信号でＩ、Ｑチ
ャネルのサンプリング信号に分割する第一、第二のサン
プルホールド回路と、この第一、第二のサンプルホール
ド回路の出力に零を内挿しフィルタリングにより補間し
て前記所定のサンプリング周波数の２倍の周波数のサン
プリング信号に変換する第一、第二の内挿用フィルタ
と、この第一、第二の内挿用フィルタの出力に含まれる
標本化雑音を抑圧する第一、第二のポストフィルタを備
えたことを特徴とする。
するために、供給される送信データに応じて、Ｉ、Ｑ各
チャネルのバイナリィの波形データをシリアルに時分割
で発生する波形データ発生回路と、前記波形データをア
ナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変換
器の出力を所定のサンプリング周波数の信号でＩ、Ｑチ
ャネルのサンプリング信号に分割する第一、第二のサン
プルホールド回路と、この第一、第二のサンプルホール
ド回路の出力に零を内挿しフィルタリングにより補間し
て前記所定のサンプリング周波数の２倍の周波数のサン
プリング信号に変換する第一、第二の内挿用フィルタ
と、この第一、第二の内挿用フィルタの出力に含まれる
標本化雑音を抑圧する第一、第二のポストフィルタを備
えたことを特徴とする。
【０００８】
【作用】したがって本発明によれば、Ｄ／Ａ変換器の時
分割使用と内挿用フィルタを用いたサンプリング周波数
の変換により、Ｉ、Ｑチャネルの波形出力を得る上でも
従来構成と同じ動作速度のＤ／Ａ変換器が１個で済み低
消費電力化を図ることができる。
分割使用と内挿用フィルタを用いたサンプリング周波数
の変換により、Ｉ、Ｑチャネルの波形出力を得る上でも
従来構成と同じ動作速度のＤ／Ａ変換器が１個で済み低
消費電力化を図ることができる。
【０００９】
【実施例】図１は本発明の波形データ発生装置の一実施
例のブロック図である。図２は図１の各部のデータ構成
と周波数スペクトルを示す図である。図１において、１
は送信データを印加する入力端子、２は送信データに応
じてＩ、Ｑ各チャネルのバイナリィ波形データを時分割
でシリアルに発生する波形データ発生回路、３は波形デ
ータ発生回路２の出力バイナリィデータをアナログ信号
に変換するためのＤ／Ａ変換器、４、５はＤ／Ａ変換器
３の出力をサンプリングして、Ｉ、Ｑチャネルの２つの
信号に分割するためのサンプルホールド回路、６、７は
サンプルホールド回路４、５の出力に零を内挿し、フィ
ルタリングにより補間することでサンプリング周波数を
２倍に変換するための内挿用フィルタ、８、９は内挿用
フィルタ６、７の出力に含まれる標本化雑音を抑圧する
ためのポストフィルタ、１０、１１はＩ、Ｑチャネルの
出力信号を検出するための出力端子である。
例のブロック図である。図２は図１の各部のデータ構成
と周波数スペクトルを示す図である。図１において、１
は送信データを印加する入力端子、２は送信データに応
じてＩ、Ｑ各チャネルのバイナリィ波形データを時分割
でシリアルに発生する波形データ発生回路、３は波形デ
ータ発生回路２の出力バイナリィデータをアナログ信号
に変換するためのＤ／Ａ変換器、４、５はＤ／Ａ変換器
３の出力をサンプリングして、Ｉ、Ｑチャネルの２つの
信号に分割するためのサンプルホールド回路、６、７は
サンプルホールド回路４、５の出力に零を内挿し、フィ
ルタリングにより補間することでサンプリング周波数を
２倍に変換するための内挿用フィルタ、８、９は内挿用
フィルタ６、７の出力に含まれる標本化雑音を抑圧する
ためのポストフィルタ、１０、１１はＩ、Ｑチャネルの
出力信号を検出するための出力端子である。
【００１０】次に上記実施例の動作について図１及び図
２を参照しながら説明する。図１におけるＤ／Ａ変換器
３は図２（ａ）に示すように、Ｉ、Ｑ各チャネルのデー
タを時分割でシリアルに出力する。この時Ｉ、Ｑ各チャ
ネルに対応するサンプル値のサンプリング周波数は図２
（ｆ）に示すように、最終的な出力のサンプリング周波
数ｆｓの１／２であり、時分割された出力データ全体の
動作速度はサンプリング周波数ｆｓに等しい。このＤ／
Ａ変換器３の出力はサンプルホールド回路４、５を用い
て図２（ｂ）及び（ｃ）に示すようにＩ、Ｑチャネルの
パラレル信号に分割され、図２（ｄ）及び（ｅ）に示す
ように内挿用フイルタ６、７を用いてサンプリング周波
数が２倍に変換される。この結果サンプリング周波数は
図２（ｇ）に示すようにｆｓとなる。つぎに内挿用フィ
ルタ６、７に含まれる標本化雑音はポストフィルタ８、
９で抑圧され、最終的なＩ、Ｑチャネルの波形出力を得
る。
２を参照しながら説明する。図１におけるＤ／Ａ変換器
３は図２（ａ）に示すように、Ｉ、Ｑ各チャネルのデー
タを時分割でシリアルに出力する。この時Ｉ、Ｑ各チャ
ネルに対応するサンプル値のサンプリング周波数は図２
（ｆ）に示すように、最終的な出力のサンプリング周波
数ｆｓの１／２であり、時分割された出力データ全体の
動作速度はサンプリング周波数ｆｓに等しい。このＤ／
Ａ変換器３の出力はサンプルホールド回路４、５を用い
て図２（ｂ）及び（ｃ）に示すようにＩ、Ｑチャネルの
パラレル信号に分割され、図２（ｄ）及び（ｅ）に示す
ように内挿用フイルタ６、７を用いてサンプリング周波
数が２倍に変換される。この結果サンプリング周波数は
図２（ｇ）に示すようにｆｓとなる。つぎに内挿用フィ
ルタ６、７に含まれる標本化雑音はポストフィルタ８、
９で抑圧され、最終的なＩ、Ｑチャネルの波形出力を得
る。
【００１１】このように本発明の上記実施例によれば、
Ｉ、Ｑチャネルの波形出力を得る上でも、１個のＤ／Ａ
変換器を時分割で使用し、出力段において、内挿用フィ
ルタを用いてサンプリング周波数を２倍に変換している
ので、Ｄ／Ａ変換器自体の動作速度は２倍にならず出力
サンプリング周波数と同じにでき、低消費電力化を図る
ことができるという効果を有する。
Ｉ、Ｑチャネルの波形出力を得る上でも、１個のＤ／Ａ
変換器を時分割で使用し、出力段において、内挿用フィ
ルタを用いてサンプリング周波数を２倍に変換している
ので、Ｄ／Ａ変換器自体の動作速度は２倍にならず出力
サンプリング周波数と同じにでき、低消費電力化を図る
ことができるという効果を有する。
【００１２】
【発明の効果】本発明は上記実施例より明らかなよう
に、Ｄ／Ａ変換器の時分割使用と内挿用フィルタを用い
たサンプリング周波数の変換により、Ｉ、Ｑチャネルの
波形出力を得る上でも従来構成と同じ動作速度のＤ／Ａ
変換器３が１個で済み、低消費電力化を図ることができ
るという効果を有する。
に、Ｄ／Ａ変換器の時分割使用と内挿用フィルタを用い
たサンプリング周波数の変換により、Ｉ、Ｑチャネルの
波形出力を得る上でも従来構成と同じ動作速度のＤ／Ａ
変換器３が１個で済み、低消費電力化を図ることができ
るという効果を有する。
【図１】本発明の一実施例である波形発生装置のブロッ
ク図
ク図
【図２】図１における波形発生装置の各部のデータ構成
と周波数スペクトルを示す図
と周波数スペクトルを示す図
【図３】従来の波形発生装置のブロック図
１ 入力端子 ２ 波形データ発生回路 ３ Ｄ／Ａ変換器 ４、５ サンプルホールド回路 ６、７ 内挿用フィルタ ８、９ ポストフィルタ １０、１１ 出力端子
Claims (1)
- 【請求項１】 供給される送信データに応じて、Ｉ、Ｑ
各チャネルのバイナリィの波形データをシリアルに時分
割で発生する波形データ発生回路と、前記波形データを
アナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変
換器の出力を所定のサンプリング周波数の信号でＩ、Ｑ
チャネルのサンプリング信号に分割する第一、第二のサ
ンプルホールド回路と、この第一、第二のサンプルホー
ルド回路の出力に零を内挿しフィルタリングにより補間
して前記所定のサンプリング周波数の２倍の周波数のサ
ンプリング信号に変換する第一、第二の内挿用フィルタ
と、この第一、第二の内挿用フィルタの出力に含まれる
標本化雑音を抑圧する第一、第二のポストフィルタを備
えた波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05040834A JP3109316B2 (ja) | 1993-03-02 | 1993-03-02 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05040834A JP3109316B2 (ja) | 1993-03-02 | 1993-03-02 | 波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252972A JPH06252972A (ja) | 1994-09-09 |
| JP3109316B2 true JP3109316B2 (ja) | 2000-11-13 |
Family
ID=12591668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05040834A Expired - Fee Related JP3109316B2 (ja) | 1993-03-02 | 1993-03-02 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109316B2 (ja) |
-
1993
- 1993-03-02 JP JP05040834A patent/JP3109316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252972A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392044A (en) | Method and apparatus for digitizing a wide frequency bandwidth signal | |
| KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
| US4528551A (en) | Digital to analog converter employing sigma-delta modulation for use in telephone systems | |
| JPS6131658B2 (ja) | ||
| US4864305A (en) | D/A converter | |
| JP3109316B2 (ja) | 波形発生装置 | |
| KR960027364A (ko) | 디지탈 오디오신호 혼합회로 | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| JPH057903B2 (ja) | ||
| JP3758849B2 (ja) | データ変換装置 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| JPH0738591B2 (ja) | デイジタル―アナログ変換装置 | |
| JPH06224955A (ja) | 信号発生装置 | |
| JPH0446016B2 (ja) | ||
| JPH0250507A (ja) | サンプリング周波数変換器 | |
| JPS60160222A (ja) | 信号変換装置 | |
| JPH08116339A (ja) | 可変レート送信装置 | |
| JP3434089B2 (ja) | スペクトラム拡散信号生成回路 | |
| KR100227506B1 (ko) | 코드분할 다원접속 기지국 송신기의 신호처리장치 | |
| JPS63114422A (ja) | 高速デジタル／アナログ変換回路 | |
| JPH0715326A (ja) | 信号変換装置 | |
| JP3127526B2 (ja) | デジタル／アナログ変換器 | |
| SU836791A1 (ru) | Способ преобразовани кода в посто нныйСигНАл | |
| JPH04160821A (ja) | パルス幅変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |