JPH0715326A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPH0715326A JPH0715326A JP15508293A JP15508293A JPH0715326A JP H0715326 A JPH0715326 A JP H0715326A JP 15508293 A JP15508293 A JP 15508293A JP 15508293 A JP15508293 A JP 15508293A JP H0715326 A JPH0715326 A JP H0715326A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- output
- conversion
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 装置規模および消費電流を減らす。
【構成】 ＤＡ変換動作時には、バッファー３０４は、
ハイインピーダンス状態に制御し、第１レジスタ３１１
をビット線３０３側に出力状態する。セレクタ３０９は
ＤＡ変換器３０５の出力が信号線３０６側に出力される
よう制御する。またＡＤ変換動作時はバッファー３０４
を出力モードにし、第１レジスタ３１１はビット線３０
４側をハイインピーダンスにし、セレクタ３０９をＤＡ
変換器３０５の出力が信号線３０８に出力するように
し、ホールド器３１０はＤＡ変換時の出力状態を保つよ
うにする。以上のようにＡＤ変換回路の一部回路を共用
することでＤＡ変換装置が実現できる。
ハイインピーダンス状態に制御し、第１レジスタ３１１
をビット線３０３側に出力状態する。セレクタ３０９は
ＤＡ変換器３０５の出力が信号線３０６側に出力される
よう制御する。またＡＤ変換動作時はバッファー３０４
を出力モードにし、第１レジスタ３１１はビット線３０
４側をハイインピーダンスにし、セレクタ３０９をＤＡ
変換器３０５の出力が信号線３０８に出力するように
し、ホールド器３１０はＤＡ変換時の出力状態を保つよ
うにする。以上のようにＡＤ変換回路の一部回路を共用
することでＤＡ変換装置が実現できる。
Description
【０００１】
【産業上の利用分野】本発明はデータ通信機器等のデジ
タル信号をアナログ信号に変換し、またはアナログ信号
をデジタル信号に変換し、信号の持つ情報携帯を変える
信号変換装置に関するものである。
タル信号をアナログ信号に変換し、またはアナログ信号
をデジタル信号に変換し、信号の持つ情報携帯を変える
信号変換装置に関するものである。
【０００２】
【従来の技術】デジタル信号をアナログ信号に変換、ま
たはアナログ信号をデジタル信号に低速で変換するには
従来、「ラダー型デジタル−アナログ（ＤＡ）変換器」
と「逐次比較型アナログ−デジタル（ＡＤ）変換器」を
用いていた。
たはアナログ信号をデジタル信号に低速で変換するには
従来、「ラダー型デジタル−アナログ（ＤＡ）変換器」
と「逐次比較型アナログ−デジタル（ＡＤ）変換器」を
用いていた。
【０００３】以下、従来の信号変換装置の構成について
説明する。図２は一般的なデジタル信号とアナログ信号
のＡＤおよびＤＡ変換機能を持った信号変換装置の構成
図である。この信号変換装置は、ＤＡ変換器部１０１
と、ローパスフィルタ１０２と、バンドパスフィルタ１
０３と、ＡＤ変換器部１０４とで構成されている。
説明する。図２は一般的なデジタル信号とアナログ信号
のＡＤおよびＤＡ変換機能を持った信号変換装置の構成
図である。この信号変換装置は、ＤＡ変換器部１０１
と、ローパスフィルタ１０２と、バンドパスフィルタ１
０３と、ＡＤ変換器部１０４とで構成されている。
【０００４】データベース信号線１０５からのｎビット
の送信用デジタル信号は、バス線１０６を通して、一定
のサイクルで変換を行なうＤＡ変換器部１０１に入り、
前記ＤＡ変換器部１０１の出力は変換クロックを除去す
るローパスフィルタ１０２を通して、アナログ送出信号
として端子１０７に出力する。端子１０８からのアナロ
グ受信信号は必要な帯域の信号を入力するため、バンド
パスフィルタ１０３を通して、一定のサイクルで変換を
行なうＡＤ変換器部１０４に入り、変換されたデジタル
信号はバス線１０６を介してｎビットでデータベース信
号線１０５に出力する。
の送信用デジタル信号は、バス線１０６を通して、一定
のサイクルで変換を行なうＤＡ変換器部１０１に入り、
前記ＤＡ変換器部１０１の出力は変換クロックを除去す
るローパスフィルタ１０２を通して、アナログ送出信号
として端子１０７に出力する。端子１０８からのアナロ
グ受信信号は必要な帯域の信号を入力するため、バンド
パスフィルタ１０３を通して、一定のサイクルで変換を
行なうＡＤ変換器部１０４に入り、変換されたデジタル
信号はバス線１０６を介してｎビットでデータベース信
号線１０５に出力する。
【０００５】図３は前記図２のＤＡ変換器部１０１とＡ
Ｄ変換器部１０４との詳細な構成を示した構成図であ
る。以下に具体的な動作を説明する。
Ｄ変換器部１０４との詳細な構成を示した構成図であ
る。以下に具体的な動作を説明する。
【０００６】データベース信号線２０１からのｎビット
の送信用デジタル信号は、バス線２０２を介して、ｎビ
ットの第１レジスタ２０３に制御信号２０４で書き込
む。書き込まれた前記送信用デジタル信号は、一定のサ
イクルで第１ＤＡ変換器２０５に送られ、ＡＤ変換信号
として端子２０６に出力する。端子２０７からのサンプ
リング信号は逐次型ＡＤ変換器部２０８に入り、一定の
サイクルで変換されたｎビットの信号は、第２レジスタ
２０９に送られ、前記第２レジスタ２０９の信号を制御
線２０４でバス線２０２に読み出し、ｎビットの信号と
して、データベース信号線２０１に出力する。前記逐次
型ＡＤ変換器部２０８は端子２０７からのサンプリング
信号と第２ＤＡ変換器２１０の出力とレベルを比較する
比較器２１１に入り、前記比較器２１１の出力は解析器
２１２でレベル解析され、前記解析器２１２のｎビット
の出力はビット線２１３を通し、第２ＤＡ変換器２１０
に入り、第２ＤＡ変換器２１０，比較器２１１，解析器
２１２のループを端子２０７からのサンプリング信号の
サンプリング期間内に最低ｎ回繰り返す。ｎ回の繰り返
し後、変換されたビット線２１３のｎビットの信号を第
２レジスタ２０９に書き込む。
の送信用デジタル信号は、バス線２０２を介して、ｎビ
ットの第１レジスタ２０３に制御信号２０４で書き込
む。書き込まれた前記送信用デジタル信号は、一定のサ
イクルで第１ＤＡ変換器２０５に送られ、ＡＤ変換信号
として端子２０６に出力する。端子２０７からのサンプ
リング信号は逐次型ＡＤ変換器部２０８に入り、一定の
サイクルで変換されたｎビットの信号は、第２レジスタ
２０９に送られ、前記第２レジスタ２０９の信号を制御
線２０４でバス線２０２に読み出し、ｎビットの信号と
して、データベース信号線２０１に出力する。前記逐次
型ＡＤ変換器部２０８は端子２０７からのサンプリング
信号と第２ＤＡ変換器２１０の出力とレベルを比較する
比較器２１１に入り、前記比較器２１１の出力は解析器
２１２でレベル解析され、前記解析器２１２のｎビット
の出力はビット線２１３を通し、第２ＤＡ変換器２１０
に入り、第２ＤＡ変換器２１０，比較器２１１，解析器
２１２のループを端子２０７からのサンプリング信号の
サンプリング期間内に最低ｎ回繰り返す。ｎ回の繰り返
し後、変換されたビット線２１３のｎビットの信号を第
２レジスタ２０９に書き込む。
【０００７】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、第１ＤＡ変換器２０５および第２ＤＡ変換
器２１０のように、同じＤＡ変換器をＡＤ変換側とＤＡ
変換側の２箇所使っており、装置規模の増大と消費電流
の増大は避けられないという課題があり、小型・低消費
電力化に大きな歯止めとなってしまう。
の構成では、第１ＤＡ変換器２０５および第２ＤＡ変換
器２１０のように、同じＤＡ変換器をＡＤ変換側とＤＡ
変換側の２箇所使っており、装置規模の増大と消費電流
の増大は避けられないという課題があり、小型・低消費
電力化に大きな歯止めとなってしまう。
【０００８】本発明は、前記従来の課題を解決するもの
で、装置規模を増大させることなく、また消費電力の増
大もない信号変換装置を提供することを目的とする。
で、装置規模を増大させることなく、また消費電力の増
大もない信号変換装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明に係る信号変換装置は、以下のような構
成を有している。すなわち、デジタル信号をアナログ信
号に変換するＤＡ変換器部と、アナログ信号をデジタル
信号に変換するＡＤ変換器部とを具備するデジタル信号
の信号変換装置において、サンプリング信号とデジタル
−アナログＤＡ変換器の出力レベルを比較する比較器
と、比較器の出力を解析する解析器と、解析器とビット
線との間にハイインピーダンスとなるバッファーと、デ
ジタル−アナログＤＡ変換器の出力をデジタル−アナロ
グＤＡ変換側出力線とアナログ−デジタルＡＤ変換用比
較器の入力側線とを切り替えるセレクタと、セレクタの
デジタル−アナログＤＡ変換出力側線の情報を保つホー
ルド器と、バッファーの出力状態切り替えとレジスタの
出力状態切り替えとセレクタの出力先切り替えをアナロ
グ−デジタルＡＤ変換時とデジタル−アナログＤＡ変換
時に同時に切り替える制御線とを備えることを特徴と
し、ＡＤ変換側、ＤＡ変換側のＤＡ変換器を共用し、Ａ
Ｄ変換とＤＡ変換の動作を時分割で制御する。
るために本発明に係る信号変換装置は、以下のような構
成を有している。すなわち、デジタル信号をアナログ信
号に変換するＤＡ変換器部と、アナログ信号をデジタル
信号に変換するＡＤ変換器部とを具備するデジタル信号
の信号変換装置において、サンプリング信号とデジタル
−アナログＤＡ変換器の出力レベルを比較する比較器
と、比較器の出力を解析する解析器と、解析器とビット
線との間にハイインピーダンスとなるバッファーと、デ
ジタル−アナログＤＡ変換器の出力をデジタル−アナロ
グＤＡ変換側出力線とアナログ−デジタルＡＤ変換用比
較器の入力側線とを切り替えるセレクタと、セレクタの
デジタル−アナログＤＡ変換出力側線の情報を保つホー
ルド器と、バッファーの出力状態切り替えとレジスタの
出力状態切り替えとセレクタの出力先切り替えをアナロ
グ−デジタルＡＤ変換時とデジタル−アナログＤＡ変換
時に同時に切り替える制御線とを備えることを特徴と
し、ＡＤ変換側、ＤＡ変換側のＤＡ変換器を共用し、Ａ
Ｄ変換とＤＡ変換の動作を時分割で制御する。
【００１０】
【作用】前記構成により、従来は２つ用いていたＤＡ変
換器を１つにできて、装置規模の増大はなくなり、それ
に伴って使用する電力も増大することなく、小型・低消
費電力化の信号変換装置が実現できるものである。
換器を１つにできて、装置規模の増大はなくなり、それ
に伴って使用する電力も増大することなく、小型・低消
費電力化の信号変換装置が実現できるものである。
【００１１】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図１は本実施例に係る信号変換装置の
構成を示す構成図である。
ながら説明する。図１は本実施例に係る信号変換装置の
構成を示す構成図である。
【００１２】図１において、３０１はデータベース信号
線である。３０２は解析器である。３０３はビット線で
ある。３０４はバッファーである。３０５はＤＡ変換器
である。３０６はＤＡ変換側出力線である。３０７はＡ
Ｄ変換用比較器である。３０８は入力側線である。３０
９はセレクタである。３１０はホールド器である。３１
１は第１レジスタである。３１２は制御線である。３１
３は端子である。３１４は第２レジスタである。３１５
はバス線である。３１６は制御線である。３１７は端子
である。
線である。３０２は解析器である。３０３はビット線で
ある。３０４はバッファーである。３０５はＤＡ変換器
である。３０６はＤＡ変換側出力線である。３０７はＡ
Ｄ変換用比較器である。３０８は入力側線である。３０
９はセレクタである。３１０はホールド器である。３１
１は第１レジスタである。３１２は制御線である。３１
３は端子である。３１４は第２レジスタである。３１５
はバス線である。３１６は制御線である。３１７は端子
である。
【００１３】すなわち、本実施例に係る信号変換装置の
構成は、第１に解析器３０２とビット線３０３の間にハ
イインピーダンスとなるバッファー３０４と、第２にＤ
Ａ変換器３０５の出力をＤＡ変換側出力線３０６とＡＤ
変換用比較器３０７の入力側線３０８とを切り替えるセ
レクタ３０９と、第３にセレクタ３０９のＤＡ変換出力
側線３０６の情報を保つホールド器３１０と、第４にバ
ッファー３０４の出力状態切り替えと第１レジスタ３１
１の出力状態切り替えとセレクタ３０９の出力先切り替
えをＡＤ変換時とＤＡ変換時に同時に切り替える制御線
３１２を設けることを特徴としている。
構成は、第１に解析器３０２とビット線３０３の間にハ
イインピーダンスとなるバッファー３０４と、第２にＤ
Ａ変換器３０５の出力をＤＡ変換側出力線３０６とＡＤ
変換用比較器３０７の入力側線３０８とを切り替えるセ
レクタ３０９と、第３にセレクタ３０９のＤＡ変換出力
側線３０６の情報を保つホールド器３１０と、第４にバ
ッファー３０４の出力状態切り替えと第１レジスタ３１
１の出力状態切り替えとセレクタ３０９の出力先切り替
えをＡＤ変換時とＤＡ変換時に同時に切り替える制御線
３１２を設けることを特徴としている。
【００１４】以上のように構成された本実施例に係る信
号変換装置について、以下その動作を説明する。
号変換装置について、以下その動作を説明する。
【００１５】ＤＡ変換動作時はバッファー３０４はハイ
インピーダンス状態に制御し、第１レジスタ３１１をビ
ット線３０３側に出力状態にし、セレクタ３０９はＤＡ
変換器３０５の出力が信号線３０６側に出力されるよう
制御する。前記の状態でホールド器３１０は入力線３０
６の状態をそのまま端子３１３に出力するようにするこ
とで従来のＡＤ変換回路が構成できる。またＡＤ変換動
作時はバッファー３０４を出力モードにし、第１レジス
タ３１１はビット線３０４側をハイインピーダンスに
し、セレクタ３０９をＤＡ変換器３０５の出力が信号線
３０８に出力するようにし、ホールド器３１０をＡＤ変
換状態に切り替える前のＤＡ変換時の出力状態を保つよ
うにする。前記の状態で従来のＡＤ変換器の回路構成が
実現できるものである。
インピーダンス状態に制御し、第１レジスタ３１１をビ
ット線３０３側に出力状態にし、セレクタ３０９はＤＡ
変換器３０５の出力が信号線３０６側に出力されるよう
制御する。前記の状態でホールド器３１０は入力線３０
６の状態をそのまま端子３１３に出力するようにするこ
とで従来のＡＤ変換回路が構成できる。またＡＤ変換動
作時はバッファー３０４を出力モードにし、第１レジス
タ３１１はビット線３０４側をハイインピーダンスに
し、セレクタ３０９をＤＡ変換器３０５の出力が信号線
３０８に出力するようにし、ホールド器３１０をＡＤ変
換状態に切り替える前のＤＡ変換時の出力状態を保つよ
うにする。前記の状態で従来のＡＤ変換器の回路構成が
実現できるものである。
【００１６】
【発明の効果】本発明によれば、ＤＡ変換器を１つに削
減できるので、装置規模およびＡＤ変換器分の消費電流
を減らすことができる優れた信号変換装置を実現できる
ものである。
減できるので、装置規模およびＡＤ変換器分の消費電流
を減らすことができる優れた信号変換装置を実現できる
ものである。
【図１】本発明の一実施例に係る信号変換装置の構成を
示す図
示す図
【図２】従来の信号変換装置の構成を示す図
【図３】信号変換を用いた信号変換装置の構成を示す図
１０１ ＤＡ変換器部 １０２ ローパスフィルタ １０３ バンドパスフィルタ １０４ ＡＤ変換器部 ２０３ 第１レジスタ制御信号 ２０５ 第１ＤＡ変換器 ２０８ 逐次型ＡＤ変換器部 ２０９ 第２レジスタ ２１０ 第２ＤＡ変換器 ２１１ 比較器 ２１２ 解析器 ３０１ データベース信号線 ３０２ 解析器 ３０３ ビット線 ３０４ バッファー ３０５ ＤＡ変換器 ３０６ ＤＡ変換側出力線 ３０７ ＡＤ変換用比較器 ３０８ 入力側線 ３０９ セレクタ ３１０ ホールド器 ３１１ 第１レジスタ ３１２ 制御線 ３１３ 端子 ３１４ 第２レジスタ ３１５ バス線 ３１６ 制御線 ３１７ 端子
Claims (1)
- 【請求項１】デジタル信号をアナログ信号に変換する変
換器部と、アナログ信号をデジタル信号に変換する変換
器部とを具備したデジタル信号の信号変換装置におい
て、サンプリング信号とデジタル−アナログ変換器の出
力レベルを比較する比較器と、前記比較器の出力を解析
する解析器と、前記解析器とビット線との間にハイイン
ピーダンスとなるバッファーと、デジタル−アナログ変
換器の出力をデジタル−アナログ変換側出力線とアナロ
グ−デジタル変換用比較器の入力側線とを切り替えるセ
レクタと、前記セレクタの前記デジタル−アナログ変換
出力側線の情報を保つホールド器と、前記バッファーの
出力状態切り替えとレジスタの出力状態切り替えと前記
セレクタの出力先切り替えをアナログ−デジタル変換時
とデジタル−アナログ変換時に同時に切り替える制御線
とを備えたことを特徴とする信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15508293A JPH0715326A (ja) | 1993-06-25 | 1993-06-25 | 信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15508293A JPH0715326A (ja) | 1993-06-25 | 1993-06-25 | 信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715326A true JPH0715326A (ja) | 1995-01-17 |
Family
ID=15598266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15508293A Pending JPH0715326A (ja) | 1993-06-25 | 1993-06-25 | 信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715326A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487494B1 (ko) * | 1997-08-26 | 2005-07-28 | 삼성전자주식회사 | 아날로그/디지탈컨버터 |
| US10063248B2 (en) * | 2014-04-09 | 2018-08-28 | Ams Ag | Driver arrangement and method for providing an analog output signal |
-
1993
- 1993-06-25 JP JP15508293A patent/JPH0715326A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487494B1 (ko) * | 1997-08-26 | 2005-07-28 | 삼성전자주식회사 | 아날로그/디지탈컨버터 |
| US10063248B2 (en) * | 2014-04-09 | 2018-08-28 | Ams Ag | Driver arrangement and method for providing an analog output signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131658B2 (ja) | ||
| US4348768A (en) | PCM Codec using common D/A converter for encoding and decoding | |
| JPH0715326A (ja) | 信号変換装置 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| JPH0446016B2 (ja) | ||
| JPH11251903A (ja) | Ａｄ／ｄａ変換兼用回路 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JPS5810921A (ja) | アナログデイジタル変換方式 | |
| JPH03237821A (ja) | 信号変換装置 | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| SU1166008A1 (ru) | Устройство дл спектрального анализа сигналов | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPS6017256B2 (ja) | 符号化および復号に共通ｄａ変換器を用いるｐｃｍ符号化／復号装置 | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JPS60160222A (ja) | 信号変換装置 | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JP2001168715A (ja) | アナログデジタルコンバータ | |
| JPH03215764A (ja) | 半導体集積回路 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| SU1309086A1 (ru) | Аналоговое запоминающее устройство | |
| SU1381716A1 (ru) | Дельта-кодер | |
| KR100299036B1 (ko) | 다채널펄스부호변조신호변환장치 | |
| JPH0126208B2 (ja) | ||
| JPH0516775B2 (ja) |