KR100299036B1 - 다채널펄스부호변조신호변환장치 - Google Patents

Abstract

본 발명은, 서로 상이한 두 형태의 변조방식을 혼용하는 시스템에서의 펄스부호변조신호 변환장치에 있어서, 인가되는 디지털신호의 다수 채널들 중 하나의 채널을 선택하는 채널 선택부와, 상기 채널 선택부에 의해 선택된 채널상의 상기 두 형태의 펄스 부호 변조 방식 중 어느 하나의 변조 방식에 의해 변조되어 실려 있는 신호를 복조한 후 다른 하나의 변조 방식으로 변조하여 출력하는 코덱으로 구성한다.

Description

다채널 펄스부호 변조신호 변환장치{MULTI-CHANNEL PCM SIGNAL CONVERSION APPARATUS}

본 발명은 펄스 부호 변조를 채용하고 있는 시스템에 관한 것으로, 특히 서로 상이한 펄스부호변조 방식에 의해 인가되는 신호를 변환하는 변환장치에 관한 것이다.

통상적으로 디지털 통신(Digital Communication)에서는 아날로그신호를 디지털신호로 변환시켜 전송하기 위해 변환장치가 요구되며, 이러한 변환장치에서 채용하고 있는 대표적인 변조방식으로 펄스부호변조(PCM; Pulse Code Modulation) 방식이 있다. 상기 PCM 방식은 아날로그신호를 디지털신호로 변환하는 다양한 코딩(coding) 방식중의 대표적인 방식이라 할 수 있으며, 크게 유럽에서 채택하고 있는 "A-law"방식과 미국, 일본 등에서 채택하고 있는 "μ-law"방식으로 나뉘어진다.

국내에서는 종전에 사용하던 "μ-law"방식에서 점차 "A-law"방식으로 전환되고 있는 추세에 있어 현재는 두 방식이 공존하고 있는 상태에 있으며, 그로 인해 두 방식을 인터페이스 하는 별도의 변환장치가 요구되었다.

상기와 같은 요구에 의해 종래에는 디지털신호 프로세서(DSP: Digital Signal Processor)를 사용하거나 롬 테이블(ROM Table)을 이용하여 상이한 변조 방식에 따른 정보를 변환하였는데, 그 일 예에 따른 구성은 도 1에 도시한 바와 같다.

이하 상기 도 1을 참조하여 상이한 변조 방식에 따른 신호를 상호 변환(converting)하는 종래 동작의 일 예를 간략하게 설명하면 다음과 같다. 이때 상기 도 1에 도시한 B 신호와 D 신호가 "A-law" 방식에 의해 변조된 신호이고, 시스템은 "μ-law" 방식을 채택한 시스템이란 가정 하에 설명한다.

외부 국선으로 착신된 디지털신호는 디지털 트렁크 124를 통해 B 신호로 타임 스위치 및 DSP 122로 인가된다. 상기 DSP 122는 상기 인가된 "A-law" 방식에 따른 B 신호를 "μ-law" 방식에 따른 A 신호로 변환하는 동작을 수행한다. 우선 상기DSP 122는 이미 공지된 바와 같은 방법으로, 상기 B 신호를 선형(linear) 값으로 바꾸고, 이를 내부 테이블에 의해 저장된 값 중 상기 선형(linear) 값에 대응하는 "μ-law" 방식의 값으로 대치한다. 따라서 메인 컨트롤 카드(Mein Control Card) 110으로는 상기 대치된 "μ-law" 방식에 의한 신호인 A 신호가 인가된다.

이때 외부에서는 모두 디지털 값(PCM 데이터)만이 보이게 된다. 즉, A신호, B신호, C신호, D신호가 모두 PCM 데이터이며, 상기 A신호, C신호와 B신호, D신호는 서로 다른 코딩 형태에 의한 신호가 된다.

종래의 변환장치는 인가되는 다채널 신호의 채널신호들 모두에 대해서 변환 동작을 수행함으로써 여러 채널을 수용하기에는 용이하나 다음과 같은 문제점이 야기될 수 있다.

첫 번째로 종래의 변환장치는 요구되는 구성이 많고 복잡하여 그 비용 및 시스템 내 차지 면적을 증가시키게 하였다.

두 번째로 종래의 변환장치는 채널신호들 모두에 대해서 변환동작을 수행함으로써 선택된 한 채널 또는 두 채널 등의 적은 채널에 대해서만 변환을 요구하는 경우에는 적합지 않다는 것이다.

따라서 본 발명의 목적은 상이한 두 코딩 방식간의 호환이 선택된 채널에 대해서만 가능하도록 함으로서 원가를 절감한 변환장치를 제공함에 있다.

본 발명의 다른 목적은 서로 상이한 펄스부호변조 방식에 의해 인가되는 신호를 변환하는데 있어서 변환을 원하는 특정 채널상의 신호를 원하는 시간동안에 변환할 수 있도록 하는 변환장치를 제공함에 있다.

상기한 목적을 달성하기 위해, 본 발명은, 서로 상이한 두 형태의 변조방식을 혼용하는 시스템에서의 펄스부호변조신호 변환장치에 있어서, 인가되는 디지털신호의 다수 채널들 중 하나의 채널을 선택하는 채널 선택부와, 상기 채널 선택부에 의해 선택된 채널상의 상기 두 형태의 펄스 부호 변조 방식 중 어느 하나의 변조 방식에 의해 변조되어 실려 있는 신호를 복조한 후 다른 하나의 변조 방식으로 변조하여 출력하는 코덱으로 구성함을 특징으로 한다.

또한 본 발명은, 서로 상이한 두 형태의 변조방식을 혼용하는 시스템에서의 펄스부호변조신호 변환장치에 있어서, 인가되는 디지털신호의 다수 채널들 중 하나의 채널을 선택하는 채널 선택부와, 상기 채널 선택부에 의해 선택된 채널상에 실려있는 상기 두 형태 펄스부호변조 방식 중 제1변조 방식에 의해 변조된 신호를 아날로그신호로 복조하거나 아날로그신호를 상기 제1변조 방식에 의해 변조하는 제1코덱과, 상기 채널 선택부에 의해 선택된 채널상에 실려있는 상기 두 형태의 펄스 변조 방식 중 제2변조 방식에 의해 변조된 신호를 아날로그신호로 복조하여 상기 제1코덱으로 제공하거나 상기 제1코덱으로부터 제공되는 아날로그신호를 상기 제2변조 방식에 의해 변조하는 제2코덱으로 구성함을 특징으로 한다.

도 1은 펄스 부호 변조를 채용하는 시스템의 통상적인 블록 구성을 도시한 도면.

도 2는 본 발명의 일 실시 예에 따른 변환장치의 구성을 도시한 도면.

도 3은 도 2에 도시한 코덱의 일 예에 따른 구성을 도시한 도면.

도 4는 본 발명의 일 실시 예에 따라 사용되는 각 신호의 파형을 도시한 도면.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 우선 후술되는 상세한 설명에서 PCM 데이터를 디지털신호로 통칭하여 사용하며, 본 발명의 기술적 사상에 부합되지 않는 구성에 대해서는 생략할 것임을 미리 밝혀둔다. 또한 상기 PCM 데이터는 32채널을 사용하는 경우와 24채널(T1의 경우)을 사용하는 경우가 있으나 본 발명을 적용함에 있어 특이성이 없음에 따라 별도로 설명하지 않는다.

도 2는 본 발명의 일 실시 예에 따른 변환장치의 구성을 도시한 도면이다. 본 발명의 실시 예에서는 도 1에 도시한 타임스위치 및 DSP 122의 구조를 도 3과 함께 후술될 상용코덱(CODEC) 310,320을 포함하는 도 2의 코덱 210과 및 그 주변 구성 요소들로 구현하였으며, 디지털신호를 아날로그신호로 변환하고 상기 변환한 아날로그신호를 다시 디지털신호로 변환하는 방식을 사용하고 있다.

도 2에 도시된 구성을 살펴보면, 본 발명의 실시 예에 따른 변환 장치는 하나의 코덱 210, 채널 선택부 212 및 두 개의 믹싱부 214 및 216으로 구성된다. 상기 코덱 210은 일 측으로 "A-law"에 의해 변환된 디지털신호 B,D를 입, 출력하는 두 개의 단자와, 다른 일 측으로 "A-law"에 의해 변환된 디지털신호 A,C를 입, 출력하는 두 개의 단자를 구비한다. 또한 상기 코덱 210은 채널 선택신호(S_FS)에 의해 상기 두 입력 단자 중 어느 한 단자로 입력되는 다채널 디지털신호중 특정 채널상의 신호를 선택적으로 변환하여 다른 일 측의 출력 단자로 출력한다. 상기 채널선택부 212는 외부로부터 인가되는 클럭(CLKx), 프레임 동기신호(FSx), 어드레스 및 데이터에 의해 상기 채널선택신호(S_FS)와 믹싱 제어신호(J신호,K신호)를 발생한다. 상기 믹싱부 214 및 216은 상기 믹싱 제어신호(J신호,K신호)에 의해 상보적으로 인에이블되는 두 개의 버퍼로 구성되어 하나의 버퍼는 상기 코덱 210으로부터 출력되는 디지털신호(E신호,H신호)를 버퍼링 하고, 다른 하나의 버퍼는 상기 디지털신호(E신호,H신호)의 원 디지털신호(B신호,C신호)를 버퍼링 한다. 이때 상기 두 버퍼는 출력 단자를 공유하며, 한 버퍼의 동작이 이루어지는 중에는 다른 버퍼는 동작하지 않는, 교번적으로 동작한다.

본 발명의 실시를 위해 도 2에 도시한 코덱 210의 일 예에 따른 구성은 도 3에 도시한 바와 같이 두 개의 코덱이 하나의 쌍(pair), 즉 "A-law"용 코덱 320과 "μ-law"용 코덱 310으로 이루어진다. 이러한 구성은 S, Q신호가 "A-law"에 따른 디지털신호이고, P, R신호가 "μ-law"에 따른 디지털신호인 경우에 적용되는 예이다.

이때 상기 "A-law"용으로 사용되는 제2코덱 320은 상용화된 코덱(TP 3057)으로 "A-law"에 의해 변조된 디지털신호(S신호)를 아날로그신호로 복조 하는 기능을 수행하거나 아날로그신호를 "A-law"에 의해 디지털신호(Q신호)로 변조한다. 한편 상기 "μ-law"용으로 사용되는 제1코덱 310 또한 상용화된 코덱(TP 3054)으로 "μ-law"에 의해 변조된 디지털신호(R신호)를 아날로그신호로 복조 하거나 아날로그신호를 "μ-law"에 의해 디지털신호(P신호)로 변조한다. 상기 제1, 제 2코덱 310 및 320은 도 2에 도시한 채널 선택부 212로부터 제공되는 S_FS에 의해 인가되는 디지털신호의 변조 또는 복조할 채널을 결정하며, 상기 변조 및 복조는 CLKx에 의해 수행된다.

도 4는 본 발명의 일 실시 예에 따른 코덱장치에서 사용되는 신호들의 파형을 도시한 도면이다. 도 4에는 프레임 동기신호(FSx), 클럭(CLKx), 채널선택신호(S_FS) 및 상기 채널 선택신호(S_FS)에 의해 선택된 하나의 채널을 구성하는 데이터 D0-D7을 도시하고 있다. 도 4에서 일 예에 도시된 선택된 하나의 채널 CH.#0가 3.9μsec의 구간을 가짐을 알 수 있으며, 따라서 채널선택신호(S_FS) 또한 한 채널에 해당하는 3.9μsec의 구간을 가져야 함을 알 수 있다. 다채널신호중 특정 채널들 선택은 운용자에 의해서 설정될 수 있으며 그 제어 데이터는 어드레스버스(Address_bus)와 데이터 버스(Data_bus)가 이용되어 채널선택부 212에 제공된다.

이하 상기한 구성을 참조하여 본 발명의 일 실시에 따른 동작을 상세히 설명하면 다음과 같다.

도 2에 도시한 A신호와 C신호가 "μ-law"에 의한 변조이고 B신호와 D신호가 "A-law"에 의한 변조이므로 도 2에 도시한 "F신호, H신호, E신호, G신호"는 도 3에 도시한 "S신호, Q신호, P신호, R신호"와 각각 같은 신호이다. 하지만 도 2에 도시한 A신호와 C신호가 "A-law"에 의한 변조이고 B신호와 D신호가 "μ-law"에 의한 변조인 경우에는 도 2에 도시한 "F신호, H신호, E신호, G신호"는 도 3에 도시한 "R신호, P신호, Q신호, S신호"와 각각 같은 신호이다.

상기한 두 가지 경우에 있어 본 발명에 따른 동작은 동일함에 따라 다음에서 기술될 상세한 동작 설명은 도 2에 도시한 B신호와 D신호가 "A-law"에 의해 변조된 디지털신호이고, A신호와 C신호가 "μ-law"에 의해 변조된 디지털신호라는 가정하여 설명하도록 한다. 이때 도 3에 도시한 제2코덱 320은 상용화된 "A-law"용 코덱인 "TP 3057)을 사용하며, 제1코덱 310은 상용화된 "μ-law"용 코덱인 "TP 3054"를 사용한다.

먼저, "A-law" 변조된 B신호가 "μ-law" 변조된 P신호로 변환되는 동작을 설명하면, 상기 B신호와 동일한 F신호는 코덱 210과 믹싱부 214로 인가되며, 상기 코덱 210은 채널 선택부 212로부터 제공되는 S_FS에 의해 다 채널(일 예로 32 채널)을 가지는 상기 F신호로부터 변환할 채널을 선택한다. 상기 변환할 채널이 선택되면 상기 코덱 210은 상기 선택된 채널에 실려있는 "A-law" 변조 신호를 "μ-law" 변조신호로 변환한다.

상기 변환하는 과정을 도 3에 도시한 구성을 통해 상세히 설명하면, 상기 F신호와 동일한 신호인 S신호가 인가되면 제2코덱 320은 S_FS에 의해 선택된 채널의 "A-law" 변조된 신호를 아날로그신호로 복조 한다. 상기 복조된 아날로그신호는 제1코덱 310으로 인가되며, 상기 제1코덱 310은 상기 아날로그신호에 대해 "μ-law" 변조함으로서 P신호를 발생한다. 상기 P신호는 앞에서 언급한 바와 같이 도 2에 도시한 E신호와 동일한 신호이다.

한편 상기 채널선택신호(S_FS)는 외부로부터 인가되는 프레임 동기신호 FSx, 클럭 CLKx, 어드레스 버스를 통해 인가되는 어드레스 및 데이터 버스를 통해 인가되는 데이터를 이용하여 채널 선택부 212에서 발생한다. 상기 FSx와 CLKx 및 S_FS의 파형은 도 4에 도시한 바와 같다. 상기 도 4에서 보면 한 채널을 선택하기 위해 출력되는 S_FS는 원하는 채널의 주기와 동기를 이루어 있어야 하며, 이로 인해 발생되는 상기 S_FS는 3.9μsec동안 유지됨을 알 수 있다. 상기 도 4에는 첫 번째 채널(CH.#0)이 선택하기 위한 S_FS가 발생되는 파형임을 알 수 있으며, 한 채널은 8비트의 데이터 D0-D7로 이루어짐을 보이고 있다.

한편 상기 S_FS는 반전되어 J신호로 믹싱부 214에 제공된다. 상기 믹싱부 214는 상기 J신호가 인가되는 주기(3.9μsec)동안은 상기 B신호의 출력 경로를 차단하며, 상기 코덱 210으로부터 출력되는 선택된 채널에 해당하는 E신호의 출력 경로를 연결한다. 즉, 상기 S_FS가 인가되는 주기(3.9μsec)동안은 상기 B신호를 버퍼링 하는 버퍼를 제어하여 경로를 차단하고, 상기 E신호를 버퍼링 하는 버퍼를 제어하여 경로를 연결한다. 이로 인해 상기 두 버퍼가 출력 단자를 공유하고 있음에 따라 상기 두 버퍼의 출력은 상기 변환하지 않은 채널은 "A-law" 변조에 의한 신호이며, 상기 한 채널의 신호만이 "μ-law" 변조에 의한 신호가 된다. 따라서 상기 B신호가 32 채널을 가지는 경우에는 상기 J신호에 의해 선택되지 않은 31채널은 "A-law" 변조된 상태를 유지하며, 상기 선택된 해당 채널에만 "μ-law" 변조된 상태가 된다.

다음으로, "μ-law" 변조된 C(G)신호가 "A-law" 변조된 H신호로 변환되는 동작을 설명하면, C신호는 코덱 210과 믹싱부 216으로 인가되며, 상기 코덱 210은 채널 선택부 212로부터 제공되는 S_FS에 의해 다 채널(일 예로 32 채널)을 가지는 상기 C신호로부터 변환할 한 채널을 선택한다. 상기 변환할 채널이 선택되면 상기 코덱 210은 상기 선택된 채널에 실려있는 "μ-law" 변조 신호를 "A-law" 변호 신호로 변환한다.

상기 변환하는 과정을 도 3에 도시한 구성을 통해 상세히 설명하면, 상기 C신호와 동일한 신호인 R신호가 인가되면 제1코덱 310은 S_FS에 의해 선택된 채널의 "μ-law" 변조된 신호를 아날로그신호로 복조 한다. 상기 복조된 아날로그신호는제2코덱 320으로 인가되며, 상기 제2코덱 320은 상기 아날로그신호에 대해 "A-law" 변조함으로서 Q신호를 발생한다. 상기 Q신호는 앞에서 언급한 바와 같이 도 2에 도시한 H신호와 동일한 신호이다.

한편 채널선택신호(S_FS)는 반전되어 K신호가 믹싱부 216에 제공된다. 상기 믹싱부 216은 상기 K신호가 인가되는 주기(3.9μsec)동안은 상기 C신호의 출력 경로를 차단하며, 상기 코덱 210으로부터 출력되는 한 채널에 해당하는 H신호의 출력 경로를 연결한다. 즉, 상기 채널선택신호(S_FS)가 인가되는 주기(3.9μsec)동안은 상기 C신호를 버퍼링 하는 버퍼를 제어하여 경로를 차단하고, 상기 H신호를 버퍼링 하는 버퍼를 제어하여 경로를 연결한다. 이로 인해 상기 두 버퍼가 출력 단자를 공유하고 있음에 따라 상기 두 버퍼의 출력은 상기 변환하지 않은 채널은 "μ-law" 변조에 의한 신호이며, 상기 한 채널의 신호만이 "A-law" 변조에 의한 신호가 된다. 즉, 상기 C신호가 32채널을 가지는 경우에는 상기 S_FS에 의해 1채널만 선택하였다면 선택되지 않은 31채널은 "μ-law" 변조된 상태를 유지하며, 상기 선택된 1채널에만 "A-law" 변조된 상태가 된다.

상술한 바와 같이 "μ-law" 변조된 다채널의 신호중 선택된 해당 채널에 한하여 "A-law" 변조 방식에 의해 변환되며, "A-law" 변조된 다수 채널의 신호 또한 마찬가지로 선택된 해당 채널에 한하여 "μ-law" 변조 방식에 의해 변환된다.

비록 상기한 예와 인가되는 신호 체계가 다르다고 하여도 인가되는 신호의 방향에 따라 코덱의 위치만을 변경함으로서 구현이 가능하다는 것은 너무도 자명함에 따라 상세한 설명은 생략한다. 한편 상술한 바람직한 실시 예에서는 하나의 채널에 대해서 변환이 가능하도록 구현하였으나 도 2에 도시한 채널 선택부 212에서는 4개의 채널 선택신호를 만들 수 있어 변환하고자 하는 채널을 4개까지 확장이 가능하다. 상기 채널을 확장하는 경우에는 도 2에 도시한 다른 구성인 코덱 210, 믹싱부 214 및 216을 확장하고자 하는 채널에 대응하여 수만큼 더 구비되어져야 한다.

상기한 바와 같이 본 발명의 변환장치는 상용코덱을 사용하며 다채널신호의 선택된 특정 채널들만을 변환함으로써 시스템 구현 비용 절감 및 시스템 내 차지 면적을 감소시킬 수 있다.

Claims (7)

1. 서로 상이한 두 형태의 변조방식을 혼용하는 시스템에서의 펄스부호변조신호 변환장치에 있어서,

   인가되는 디지털신호의 다수 채널들 중 하나의 채널을 선택하는 채널 선택부와,

   상기 채널 선택부에 의해 선택된 채널상의 상기 두 형태의 펄스 부호 변조 방식 중 어느 하나의 변조 방식에 의해 변조되어 실려 있는 신호를 복조한 후 다른 하나의 변조 방식으로 변조하여 출력하는 코덱으로 구성함을 특징으로 하는 다채널 펄스부호변조 신호 변환장치.
2. 제1항에 있어서,

   상기 채널 선택부가 제공하는 채널 선택신호에 의해 제어되어 상기 코덱으로부터 출력되는 소정 채널과 상기 인가되는 디지털신호를 믹싱하는 믹싱부를 더 구비함을 특징으로 하는 다채널 펄스부호변조신호 변환장치.
3. 제2항에 있어서, 상기 믹싱부를,

   상기 채널 선택신호에 의해 상기 코덱으로부터 출력되는 소정 채널을 버퍼링하는 제1버퍼와,

   상기 제1버퍼와 출력 단자를 공유하며, 상기 채널 선택신호에 의해 상기 제1버퍼와 교번적으로 동작하여 상기 디지털신호를 버퍼링 하는 제2버퍼로 구성함을 특징으로 하는 다채널 펄스부호변조신호 변환장치.
4. 서로 상이한 두 형태의 변조방식을 혼용하는 시스템에서의 펄스부호변조신호 변환장치에 있어서,

   인가되는 디지털신호의 다수 채널들 중 하나의 채널을 선택하는 채널 선택부와,

   상기 채널 선택부에 의해 선택된 채널상에 실려있는 상기 두 형태 펄스부호변조 방식 중 제1변조 방식에 의해 변조된 신호를 아날로그신호로 복조하거나 아날로그신호를 상기 제1변조 방식에 의해 변조하는 제1코덱과,

   상기 채널 선택부에 의해 선택된 채널상에 실려있는 상기 두 형태의 펄스 변조 방식 중 제2변조 방식에 의해 변조된 신호를 아날로그신호로 복조하여 상기 제1코덱으로 제공하거나 상기 제1코덱으로부터 제공되는 아날로그신호를 상기 제2변조 방식에 의해 변조하는 제2코덱으로 구성함을 특징으로 하는 다채널 펄스부호변조신호 변환장치.
5. 제4항에 있어서,

   상기 제1코덱으로부터 출력되는 소정 채널과 상기 제2코덱으로 인가되는 디지털신호를 상기 채널선택부에 의해 제공되는 채널 제어신호에 의해 믹싱하는 제1믹싱부와,

   상기 제2코덱으로부터 출력되는 소정 채널과 상기 제1코덱으로 인가되는 디지털신호를 상기 채널 제어신호에 의해 믹싱하는 제2믹싱부를 더 구비함을 특징으로 하는 다채널 펄스부호변조 신호 변환장치.
6. 제5항에 있어서, 상기 제1믹싱부를,

   상기 채널 선택신호에 의해 상기 제1코덱으로부터 출력되는 소정 채널을 버퍼링 하는 제1버퍼와,

   상기 제1버퍼와 출력 단자를 공유하며, 상기 채널 선택신호에 의해 상기 제1버퍼와 교번적으로 동작하여 상기 제2코덱으로 인가되는 디지털신호를 버퍼링 하는 제2버퍼로 구성함을 특징으로 하는 다채널 펄스부호변조신호 변환장치.
7. 제6항에 있어서, 상기 제2믹싱부를,

   상기 채널 선택신호에 의해 상기 제2코덱으로부터 출력되는 소정 채널을 버퍼링 하는 제3버퍼와,

   상기 제3버퍼와 출력 단자를 공유하며, 상기 채널 선택신호에 의해 상기 제3버퍼와 교번적으로 동작하여 상기 제1코덱으로 인가되는 디지털신호를 버퍼링 하는 제4버퍼로 구성함을 특징으로 하는 다채널 펄스부호변조신호 변환장치.