JP2653528B2 - Ａｄｐｃｍ符号・復号器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、音声帯域信号をなるべく少ないビット数
のディジタル信号で伝送するために用いる高能率音声符
号化・復号化装置の一種である、ADPCM符号・復号器に
関するものである。

〔従来の技術〕

電話帯域（4kHz）の音声信号を32kbit/s程度のディジ
タル信号に圧縮して伝送を行なう高能率音声符号化方式
として現在実用化されているものにADPCM（Adaptive Di
fferential Pulse Code Modulation:適応差分パルス符
号変調）方式がある。ADPCMとは、適応予測と適応量子
化とを組合わせて用いる差分パルス符号変調方式の一種
であり、国際電信電話諮問委員会（CCITT:Internationa
l Telegraph and Telephone Consultative Committee）
で標準化されたアルゴリズム、あるいはこれに類似した
アルゴリズムを集積化（LSI化）したADPCM符号・復号器
が従来各社より提供されている。

通常、これらのADPCM符号・復号器は、64kbit/sPCM信
号を入力としてこれを32kbit/sADPCM信号に変換する機
能（符号器）と、その逆に32kbit/sADPCM信号を64kbit/
sPCM信号に変換する機能（復号器）とを有している。

ところで衛星あるいは海底ケーブルを用いる大陸間通
信において、伝送路の有効利用を目的として、DSI（Dig
ital Speech Interpolation:ディジタル音声挿入）と、
このADPCMを組み合わせたDCME（Digital Circuit Multi
plication Equipment:ディジタル回線多重化装置）とい
う装置がある。このDCMEとは、入力チャンネル群と伝送
路群との接続を固定化せず、音声が検出されている入力
チャンネルには伝送路を割当てるが、音声が検出されな
いチャンネルには必ずしも伝送路を割当てないような接
続制御（DSI）を行ない、さらに、ADPCMを用いて伝送路
上の１チャンネルあたりの伝送情報量を削減しようとす
るものであり、例えば電子情報通信学会春季全国大会
（1989年）講演論文集の３−323頁（講演番号Ｂ−617）
にその概略が示されている。ところでDCMEは、特定の入
力チャンネルをDSI制御の対象とせずに、その入力チャ
ンネルの64kbit/sPCM信号をそのまま固定的に伝送路に
割当てる、DNI（Digital Non−interpolated Interfac
e）と呼ばれる機能を有しており、この機能を実現する
にはADPCM符号器およびADPCM復号器をバイパスする必要
がある。

このため従来のDCMEでは第４図に示す様な回路構成と
していた。第４図は従来のADPCM符号・復号器を用いたD
CMEのADPCM変換部を示すブロック図であり、第４図
（ａ）において、31は送信側シリアルPCM信号、32はPCM
信号をシリアルADPCM信号に変換する従来のADPCM符号
器、33は送信ADPCM信号、34は送信側PCM信号31と送信側
ADPCM信号33のいずれか一方を選択して出力する切換回
路、35は切換回路34の切換動作を制御するための送信側
切換制御信号、36は切換回路34の出力であるシリアル送
信信号である。また、第４図（ｂ）において、37はシリ
アル受信信号、38は受信したADPCM信号をシリアルPCM信
号に変換する従来のADPCM復号器、39はこのADPCM復号器
の出力であるPCM信号、40はPCM信号39と受信信号37のい
ずれか一方を選択して出力する切換回路、41は切換回路
40の切換動作を制御するための受信側切換制御信号、42
は切換回路40の出力である受信側シリアルPCM信号であ
る。

次に動作について説明する。第４図において上半分
（第４図（ａ）側）が送信側、下半分（第４図（ｂ）
側）が受信側の回路であり、まず送信側の動作について
説明する。先にも述べた様にDCMEとはDSIとADPCMとを組
み合わせた装置であり、音声が検出されている入力チャ
ンネルには伝送路が割当てられ、このADPCM変換部によ
り１チャンネルあたりの伝送速度を半分に削減するもの
である。送信側PCM信号31とはこの伝送路が割当てられ
た入力チャンネルからのPCM信号であり、従来のADPCM符
号器32によってADPCM信号に圧縮される。通常切換回路3
4はADPCM符号器32からの出力である送信ADPCM信号33を
選択して出力し、送信信号36とする。ところが前述のDN
I機能を実現するには送信側PCM信号31をそのまま送信信
号36として相手側装置に送信する事が必要となり、この
ために切換回路34を設けている。この切換回路34の動作
は送信側切換制御信号によって制御される。

次に受信側の動作について説明する。受信信号37は通
常対向装置の送信側においてADPCM信号に圧縮された信
号が入力されるので、従来のADPCM復号器38によって元
のPCM信号39に再現される。このPCM信号39は切換回路40
を介して受信側PCM信号42として次段に供給される。と
ころが送信側でも説明した様にこのチャンネルの信号が
DNIチャンネルとして使用された場合には、当然の事な
がら受信信号37はPCM信号である。従って切換回路40は
この信号を選択して受信側PCM信号42を出力する。ま
た、送信側と同様受信側の切換回路動作の制御を行うの
が受信側切換信号41である。

〔発明が解決しようとする課題〕

従来のADPCM符号・復号器は以上のように構成されて
おり、PCM信号のバイパス機能が無いので、これをDCME
に適用した場合、DNI機能を実現するためには外部にPCM
信号をバイパスするための切換回路を設けねばならず、
特に扱うチャネル数の多い（数十〜数百チャネル）この
装置では切換回路がそのチャネル数だけ必要となり、こ
れによるハードウェア規模の増加が無視できず、また、
ADPCM符号・復号器の出力はその変換処理による遅延が
あるので、この出力信号とADPCM符号・復号器への入力
信号をバイパスした信号とを切換える方式では切換えに
伴なってPCM信号のサンプル時刻にずれを生じるなどの
問題点があった。

ところで、このような従来のものの問題点を解消でき
るものとして、特開昭61−172436号公報に示された符号
変換装置が既に開発されている。

第５図ないし第７図はこの本件出願人の開発になる符
号変換装置を示し、図中、51はPCM信号である入力シリ
アルデータ、52はシリアル入力及び双方向パラレル入出
力機能を兼ね備えたシフトレジスタ回路、53はシフトレ
ジスタ回路52にパラレルデータをロードするタイミング
を与える読み出し信号、54はシフトレジスタ回路52がシ
リアルデータをパラレルデータに変換したり、逆にパラ
レルデータをシリアルデータに変換したりするタイミン
グを与えるイネーブル信号、55はPCM−ADPCM変換を行な
う符号変換回路、56は符号変換回路55にパラレルデータ
を書込むタイミングを与える書き込み信号、59はPCMま
たはADPCM出力信号、60はPCM−ADPCM選択信号、61は出
力信号59と他チャンネルデータを合わせて多重化する多
重化回路、62は多重化回路で多重化される他チャンネル
データ、63は多重化回路61で多重化された出力データで
ある。

次に動作について説明する。

本回路は第４図の回路と同様、入力されたPCM信号を
必要に応じてADPCM信号に変換しするか、あるいはADPCM
変換機能をバイパスしてPCM信号のままで外部に出力す
るかするものである。

この回路と第４図の回路との相違点は、入力PCM信号
が一旦ソフトレジスタ回路52に格納された後、PCM−ADP
CM変換を行なう符号変換回路55に供給され、符号変換回
路55でADPCM信号に変換されたのちシフトレジスタ回路5
2に戻される点およびシフトレジスタ回路52と符号変換
回路55との間のデータのやりとりがパラレルで行なわれ
る点である。

そして、この回路によれば、上述のように入力PCM信
号が一旦シフトレジスタ回路52に格納されるため、PCM
−ADPCM変換を行なった場合とそうでない場合とで、PCM
信号のサンプル時刻に時間的なずれが生じないことであ
り、上記第４図の回路の問題点の１つが解決されてい
る。

なお第６図に第５図の制御回路の構成例を、第７図に
第５図のタイミングチャートをそれぞれ示している。

しかしながら、この回路によれば、シリアル−パラレ
ル変換機能を有するシフトレジスタを必要とし、回路構
成が複雑であるばかりか、端子数が多く、また、制御回
路を各チャンネル分設けねばならず、チャンネル数の増
加がそのまま回路規模の増大につながるという問題点が
あった。

この発明は上記のような従来のものの問題点を解消す
るためになされたもので、DCMEに適用した場合でも簡易
かつ小型の構成となり、しかもPCM信号のサンプル時刻
にずれを生じる事のない、集積化された、ADPCM符号・
復号器を得ることを目的とする。

〔課題を解決するための手段〕

本発明の請求項１に係るADPCM符号・復号器は、PCM信
号が入力される第１の外部端子、第１の外部端子に供給
されるPCM信号を,PCM信号の単位標本化時間以内にADPCM
信号に変換する第１の手段、シリアル入力，シリアル出
力のみのシフトレジスタからなり、第１の外部端子に供
給されるPCM信号を,PCM信号の単位標本化時間だけ保持
する第２の手段、第１の手段から出力されるADPCM信号
と第２の手段から出力されるPCM信号とを入力としその
いずれかを選択して第２の外部端子に供給する第３の手
段、第３の手段がPCM信号とADPCM信号のどちらを選択す
るかを制御する信号を外部から供給するための第３の外
部端子を具備してなるADPCM符号器と、PCM信号又はADPC
M信号が入力される第４の外部端子、第４の外部端子に
供給されるADPCM信号を,PCM信号の単位標本化時間以内
にPCM信号に変換する第４の手段、シリアル入力，シリ
アル出力のみのシフトレジスタからなり、第４の外部端
子に供給されるPCM信号を,PCM信号の単位標本化時間だ
け保持する第５の手段、第４の手段から出力されるPCM
信号と第５の手段から出力されるPCM信号とを入力とし
そのいずれかを選択して第５の外部端子に供給する第６
の手段、第６の手段がどちらのPCM信号を選択するかを
制御する信号を外部から供給するための第６の外部端子
を具備して成るADPCM復号器とを備え、上記ADPCM符号器
および復号器を同一または別個のチップ上に集積化する
ようにしたものである。

また、本発明の請求項２に係るADPCM符号器は、PCM信
号が入力される第１の外部端子と、第１の外部端子に供
給されるPCM信号を,PCM信号の単位標本化時間以内にADP
CM信号に変換する第１の手段と、シリアル入力，シリア
ル出力のみのシフトレジスタからなり、第１の外部端子
に供給されるPCM信号を,PCM信号の単位標本化時間だけ
保持する第２の手段と、第１の手段から出力されるADPC
M信号と第２の手段から出力されるPCM信号とを入力とし
そのいずれかを選択して第２の外部端子に供給する第３
の手段と、第３の手段がPCM信号とADPCM信号のどちらを
選択するかを制御する信号を外部から供給するための第
３の外部端子とを備え、上記各構成要素を同一チップ上
に集積化するようにしたものである。

さらに、本発明の請求項３に係るADPCM復号器は、PCM
信号又はADPCM信号が入力される第４の外部端子と、第
４の外部端子に供給されるADPCM信号を,PCM信号の単位
標本化時間以内にPCM信号に変換する第４の手段と、シ
リアル入力，シリアル出力のみのシフトレジスタからな
り、第４の外部端子に供給されるPCM信号を,PCM信号の
単位標本化時間だけ保持する第５の手段と、第４の手段
から出力されるPCM信号と第５の手段から出力されるPCM
信号とを入力としそのいずれかを選択して第５の外部端
子に供給する第６の手段と、第６の手段がどちらのPCM
信号を選択するかを制御する信号を外部から供給するた
めの第６の外部端子とを備え、上記ADPCM復号器を同一
のチップ上に集積化するようにしたものである。

〔作用〕

この発明の請求項１に係るADPCM符号・復号器は、入
力信号を変換したものを出力信号とするか、それとも入
力信号をそのまま出力とするかの切換手段を符号器およ
び復号器の内部に集積化したので、LSIの外部にそのよ
うな回路を設ける必要がなく、装置の小型化が達成でき
る。しかもシリアル入力，シリアル出力のみシフトレジ
スタからなり，入力信号をその単位標本化時間だけ保持
する手段を設け、符号器および復号器の処理を単位標本
化時間以内に終了するようにしたので、出力信号を切換
えた場合でも出力信号すなわち音声帯域信号の標本値の
列に時間的ずれが生じないものの集積回路化が可能とな
る。

また、この発明の請求項２に係るADPCM符号器は、入
力信号を変換したものを出力信号とするか、それとも入
力信号をそのまま出力とするかの切換手段を符号器の内
部に集積化したので、LSIの外部にそのような回路を設
ける必要がなく装置の小型化が達成できる。しかもシリ
アル入力，シリアル出力のみのシフトレジスタからな
り，入力信号をその単位標本化時間だけ保持する手段を
設け、符号器の処理を単位標本化時間以内に終了するよ
うにしたので、出力信号を切換えた場合でも出力信号す
なわち音声帯域信号の標本値の列に時間的ずれが生じな
いものの集積回路化が可能となる。

さらに、この発明の請求項３に係るADPCM復号器は、
入力信号を変換したものを出力信号とするか、それとも
入力信号をそのまま出力とするかの切換手段を復号器の
内部に集積化したので、LSIの外部にそのような回路を
設ける必要がなく、装置の小型化が達成できる。しかも
シリアル入力，シリアル出力のみのシフトレジスタから
なり，入力信号をその単位標本化時間だけ保持する手段
を設け、復号器の処理を単位標本化時間以内に終了する
ようにしたので、出力信号を切換えた場合でも出力信号
すなわち音声帯域信号の標本値の列に時間的ずれが生じ
ないものの集積回路化が可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるADPCM符号・復号器
を示し、同図（ａ）において、１はADPCM符号器LSI,2は
このADPCMを符号器LSIにPCM信号を供給するためのシリ
アル入力端子、３は入力されたPCM信号をADPCM信号に変
換するADPCM符号化回路、４は入力されたPCM信号を,PCM
信号の単位標本化時間だけ保持するレジスタ、５はADPC
M符号化回路３およびレジスタ４からの出力のいずれか
一方を選択して出力する切換回路、６はこの切換回路５
からの出力（ADPCM信号又はPCM信号）を外部に供給する
ためのシリアル出力端子、７は切換回路５の動作を制御
するための切換回路制御端子である。なお、レジスタ４
はシリアル入力−シリアル出力のみのシフトレジスタに
より構成されている。

また第１図（ｂ）において、11はADPCM復号器LSI、12
はこのADPCM復号器LSIにADPCM信号又はPCM信号を供給す
るためのシリアル入力端子、13は入力されたADPCM信号
をPCM信号に変換するADPCM復号回路、14は入力されたPC
M信号を単位標本化時間だけ保持するレジスタ、15はADP
CM復号回路13およびレジスタ14からの出力のいずれか一
方を選択して出力する切換回路、16はこの切換回路15か
らの出力（PCM信号）を外部に供給するためのシリアル
出力端子、17は切換回路15の動作を制御するための切換
回路制御端子である。なお、レジスタ14はシリアル入力
−シリアル出力のみのシフトレジスタにより構成されて
いる。

次に動作について説明する。まず、ADPCM符号器LSI1
について説明する。入力端子２を介して供給されるPCM
信号は、従来のADPCM符号器と同じ機能を持つADPCM符号
化回路３においてADPCM信号に符号化される。このADPCM
信号は通常切換回路５を通り出力端子６を介してLSI1外
部へ出力される。しかしながらADPCM符号化を行ないた
くない場合（DCMEのDNI機能など）には、入力したPCM信
号をレジスタ５によっていったん単位標本化時間だけ保
持した後に切換回路５を介して出力端子６に供給する事
も可能である。つまり該LSI1は入力したPCM信号をADPCM
信号に情報圧縮することも可能であり、一方入力したPC
M信号をそのまま（単位標本化時間だけ遅延が加わるが
標本値の値そのものは不変である事を指す）出力する事
も可能である。切換回路４はこの様な事情を考慮して設
けたものであり、外部制御端子７から供給される信号に
応じて、ADPCM符号化回路３の出力信号とレジスタ４の
出力信号とを選択して出力端子６に供給する。

ところでADPCM符号化回路３は入力されたPCM信号をAD
PCM信号に変換する処理をPCM信号の単位標本化時間内に
行なうものであり、この事はある時刻における該回路３
の出力であるADPCM信号は、１標本化時間だけの前のPCM
信号を変換した結果である事を意味する。そこで切換回
路５においてADPCM信号PCM信号と切換えて出力した場
合、両者の信号に時間的なずれ（各標本値の標本化時刻
の相異）を生じてしまう。レジスタ４はこの様な事情を
考慮して設けたものであり、与えられたPCM信号を単位
標本化時間だけ保持することにより、切換回路５に入力
されるADPCM信号とPCM信号との間に標本化時刻の相異が
生じる事を防ぐ。

以上ADPCM符号器LSI1の動作について説明したが、ADP
CM復号器LSI2についても、切換回路15やレジスタ14の機
能は同一であり、入力端子12に入力する信号がADPCM信
号もしくはPCM信号である点と、出力端子に供給される
信号がPCM信号である点と、ADPCM復号回路13はADPCM信
号をPCM信号に変換する機能（従来のADPCM復号器に相当
するもの）である点を除けばその他の動作はADPCM符号
器LSI1と同一である。よってADPCM復号器LSI2の動作に
ついてはその説明を省略する。

なお、上記実施例ではADPCM符号・復号器をそれぞれ
符号器，復号器毎に布線論理で構成し集積化（LSI化）
した場合を示したが、符号器，復号器の両者を同一チッ
プ上に集積化してもよく、上記実施例と同様の効果を奏
する。

また、布線論理と同一の機能を実現する手段として専
用あるいは汎用のディジタル信号処理プロセッサを用い
てもよい。

第２図並びに第３図はディジタル信号処理プロセッサ
を用いて実現した場合のプログラムゼネラルフローチャ
ートの一例である。第２図はADPCM符号器、または第３
図はADPCM復号器のそれぞれのプログラム例である。

第２図において、ディジタル信号処理プロセッサを初
期化（ステップS1）した後、入力されたPCM信号（ステ
ップS2）は通常ADPCM信号への変換処理によってADPCM信
号に情報圧縮されるが（ステップS4）、バイパス動作を
外部から指定した場合には（ステップS3）入力PCM信号
が出力データとして（ステップS5）、外部に出力される
（ステップS6）。

なお、プログラムにより動作制御（バイパス動作の可
否）を行なった場合、バイパス時にもPCM信号はADPCM信
号同様にいったんディジタル信号処理プロセッサにとり
こまれてから外部に出力されるので、前述した標本化時
刻のずれも生じない。

第３図のADPCM復号器のゼネラルフローチャートにつ
いても本発明の特徴である入力信号のバイパス動作につ
いては第２図と同様なので、その説明を省略する。

なおこのディジタル信号処理プロセッサを用いるPCM
信号のADPCM信号への符号化，復号化は、別個のチップ
上に集積化された信号処理プロセッサで行なっている
が、両機能が同一チップ上に集積化された信号処理プロ
セッサで行なうようにしてもよく、上記実施例と同様の
効果を奏する。

〔発明の効果〕

以上のように、本発明の請求項１に係るADPCM符号・
復号器によれば、PCM信号が入力される第１の外部端
子、第１の外部端子に供給されるPCM信号を,PCM信号の
単位標本化時間以内にADPCM信号に変換する第１の手
段、シリアル入力，シリアル出力のみのシフトレジスタ
からなり、第１の外部端子に供給させるPCM信号を,PCM
信号の単位標本化時間だけ保持する第２の手段、第１の
手段から出力されるADPCM信号と第２の手段から出力さ
れるPCM信号とを入力としそのいずれかを選択して第２
の外部端子に供給する第３の手段、第３の手段がPCM信
号とADPCM信号のどちらを選択するかを制御する信号を
外部から供給するための第３の外部端子を具備してなる
ADPCM符号器と、PCM信号又はADPCM信号が入力される第
４の外部端子、第４の外部端子に供給されるADPCM信号
を,PCM信号の単位標本化時間以内にPCM信号に変換する
第４の手段、シリアル入力，シリアル出力のみのシフト
レジスタからなり、第４の外部端子に供給されるPCM信
号を,PCM信号の単位標本化時間だけ保持する第５の手
段、第４の手段から出力されるPCM信号と第５の手段か
ら出力されるPCM信号とを入力としそのいずれかを選択
して第５の外部端子に供給する第６の手段、第６の手段
がどちらのPCM信号を選択するかを制御する信号を外部
から供給するための第６の外部端子を具備して成るADPC
M復号器とを備え、上記ADPCM符号器および復号器を同一
または別個のチップ上に集積化するようにしたので、符
号器あるいは復号器のバイパス動作を必要とする装置に
適用した場合でも、集積回路の外付け部品が少なく、小
型で安価なADPCM符号・復号器を提供でき、しかもADPCM
符号化をバイパスさせた時あるいはADPCM復号化をバイ
パスさせた時に信号のサンプル列にずれを生じないもの
が実現できる効果がある。

また、本発明の請求項２に係るADPCM符号器によれ
ば、PCM信号が入力される第１の外部端子と、第１の外
部端子に供給されるPCM信号を,PCM信号の単位標本化時
間以内にADPCM信号に変換する第１の手段と、シリアル
入力，シリアル出力のみのシフトレジスタからなり、第
１の外部端子に供給されるPCM信号を,PCM信号の単位標
本化時間だけ保持する第２の手段と、第１の手段から出
力されるADPCM信号と第２の手段から出力されるPCM信号
とを入力としそのいずれかを選択して第２の外部端子に
供給する第３の手段と、第３の手段がPCM信号とADPCM信
号のどちらを選択するかを制御する信号を外部から供給
するための第３の外部端子とを備え、上記各構成要素を
同一チップ上に集積化するようにしたので、符号器のバ
イパス動作を必要とする装置に適用した場合でも、集積
回路の外付け部品が少なく、小型で安価なADPCM符号器
を提供でき、しかもADPCM符号化をバイパスさせた時に
信号のサンプル列にずれを生じないものが実現できる効
果がある。

さらに、本発明の請求項３に係るADPCM復号器によれ
ば、PCM信号又はADPCM信号が入力される第４の外部端子
と、第４の外部端子に、供給されるADPCM信号を,PCM信
号の単位標本化時間以内にPCM信号に変換する第４の手
段と、シリアル入力，シリアル出力のみのシフトレジス
タからなり、第４の外部端子に供給されるPCM信号を,PC
M信号の単位標本化時間だけ保持する第５の手段と、第
４の手段から出力されるPCM信号と第５の手段から出力
されるPCM信号とを入力としそのいずれかを選択して第
５の外部端子に供給する第６の手段と、第６の手段がど
ちらのPCM信号を選択するかを制御する信号を外部から
供給するための第６の外部端子とを備え、上記ADPCM復
号器を同一のチップ上に集積化するようにしたので、復
号器のバイパス動作を必要とする装置に適用した場合で
も、集積回路の外付け部品が少なく、小型で安価なADPC
M復号器を提供でき、しかもADPCM復号化をバイパスさせ
た時に信号のサンプル列にずれを生じないものが実現で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるADPCM符号・復号器
の構成を示すブロック図、第２図及び第３図はこの発明
の他の実施例を示すフローチャート図、第４図は従来の
ADPCM符号・復号器をDCME装置に適用した場合のADPCM変
換部の構成を示すブロック図、第５図は本件出願人の開
発になる先行技術を示す回路図、第６図は第５図の制御
回路の構成例を示す図、第７図は第５図のタイミングチ
ャート図である。 図において、１はADPCM符号器LSI、２は入力端子、３は
ADPCM符号化回路、４はレジスタ、５は切換回路、６は
出力端子、７は切換回路制御端子、11はADPCM復号器LS
I、12は入力端子、13はADPCM復号回路、14はレジスタ、
15は切換回路、16は出力端子、17は切換回路制御端子、
31は送信側PCM信号、32はADPCM符号器、33は送信ADPCM
信号、34は切換回路、35は送信側切換制御信号、36は送
信信号、37は受信信号、38はADPCM復号器、39はPCM信
号、40は切換回路、41は受信側切換制御信号、42は受信
側PCM信号である。 なお図中同一符号は同一又は相当部分を示す。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】PCM信号が入力される第１の外部端子、 第１の外部端子に供給されるPCM信号を,PCM信号の単位
   標本化時間以内にADPCM信号に変換する第１の手段、 シリアル入力，シリアル出力のみのシフトレジスタから
   なり、第１の外部端子に供給されるPCM信号を,PCM信号
   の単位標本化時間だけ保持する第２の手段、 第１の手段から出力されるADPCM信号と第２の手段から
   出力されるPCM信号とを入力としそのいずれかを選択し
   て第２の外部端子に供給する第３の手段、 第３の手段がPCM信号とADPCM信号のどちらを選択するか
   を制御する信号を外部から供給するための第３の外部端
   子を具備して成るADPCM符号器と、 PCM信号又はADPCM信号が入力される第４の外部端子、 第４の外部端子に供給されるADPCM信号を,PCM信号の単
   位標本化時間以内にPCM信号に変換する第４の手段、 シリアル入力，シリアル出力のみのシフトレジスタから
   なり、第４の外部端子に供給されるPCM信号を,PCM信号
   の単位標本化時間だけ保持する第５の手段、 第４の手段から出力されるPCM信号と第５の手段から出
   力されるPCM信号とを入力としそのいずれかを選択して
   第５の外部端子に供給する第６の手段、 第６の手段がどちらのPCM信号を選択するかを制御する
   信号を外部から供給するための第６の外部端子を具備し
   て成るADPCM復号器とを備え、 上記ADPCM符号器および復号器を同一または別個のチッ
   プ上に集積化してなることを特徴とするADPCM符号・復
   号器。
2. 【請求項２】PCM信号が入力される第１の外部端子と、 第１の外部端子に供給されるPCM信号を,PCM信号の単位
   標本化時間以内にADPCM信号に変換する第１の手段と、 シリアル入力，シリアル出力のみのシフトレジスタから
   なり、第１の外部端子に供給されるPCM信号を,PCM信号
   の単位標本化時間だけ保持する第２の手段と、 第１の手段から出力されるADPCM信号と第２の手段から
   出力されるPCM信号とを入力としそのいずれかを選択し
   て第２の外部端子に供給する第３の手段と、 第３の手段がPCM信号とADPCM信号のどちらを選択するか
   を制御する信号を外部から供給するための第３の外部端
   子とを備え、 上記各構成要素を同一チップ上に集積化してなることを
   特徴とするADPCM符号器。
3. 【請求項３】PCM信号又はADPCM信号が入力される第４の
   外部端子と、 第４の外部端子に供給されるADPCM信号を,PCM信号の単
   位標本化時間以内にPCM信号に変換する第４の手段と、 シリアル入力，シリアル出力のみのシフトレジスタから
   なり、第４の外部端子に供給されるPCM信号を,PCM信号
   の単位標本化時間だけ保持する第５の手段と、 第４の手段から出力されるPCM信号と第５の手段から出
   力されるPCM信号とを入力としそのいずれかを選択して
   第５の外部端子に供給する第６の手段と、 第６の手段がどちらのPCM信号を選択するかを制御する
   信号を外部から供給するための第６の外部端子とを備
   え、 上記各構成要素を同一チップ上に集積化してなることを
   特徴とするADPCM復号器。