JP2987862B2 - マトリクススイッチ方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は信号符号化方式を用いたマトリクススイッチ
方式に関し，特に大用量回線を扱うマトリクススイッチ
方式に関する。

［従来の技術］ 近年，データ通信ネットワークの普及により，ネット
ワークの信頼性が重要な問題になっており，このためシ
ステムバックアップが重要視されている。例えば，デー
タ通信ネットワークが備える回線制御装置が不良となっ
た場合，予め用意したバックアップ用回線制御装置に切
換える必要がある。また，データ通信ネットワークのデ
ータ伝送装置が不良となった場合，同様に予め用意した
バックアップデータ伝送装置へ切り換える必要がある。
この際，任意の回線制御装置とデータ伝送装置間のディ
ジタルインタフェースの信号接続／切換を行うマトリク
ススイッチ装置が必要となる。

第４図を参照して，このデータ通信ネットワークで
は，回線制御装置11及び12,マトリクススイッチ装置13,
及びデータ伝送装置14〜17が備えられており，データ伝
送装置14〜17はそれぞれチャネルCH1〜CH4に接続されて
いる。この場合，マトリクススイッチ装置13では，破線
で示す接続が考えられるマトリクス組合せであり，例え
ば，データ伝送装置14が不良になった場合，マトリクス
スイッチ装置13で予備であるデータ伝送装置17へ切り替
えることになる。

上述のような切り替えを行う際には、一般に、電子式
マトリクススイッチ装置が用いられている。このマトリ
クススイッチ装置においては、入力が一入力であれば、
入力データにタイミング同期を取ってデータのステータ
スだけを読み取ればよいが、データ通信ネットワークが
巨大化によって、マトリクススイッチ装置には数百から
数千の入力があると、各入力によって異なるタイミング
周波数への同期をとることができず、このため、従来の
マトリクススイッチ装置では、タイミング周波数によら
ない多点サンプリング方式を採用している。

ここで、第５図を参照して、マトリクススイッチ装置
は、複数のデータレジスタ21、複数の多点サンプルレジ
スタ22、メモリ及び切替器23、複数のデータレジスタ2
4、及び複数のデータレジスタ25を備えており、マトリ
クススイッチ装置に入力された入力信号（入力データ）
はデータレジスタ21の一つに蓄えられる。そして、デー
タレジスタ21に蓄えられたデータは多点サンプルレジス
タ22で多点サンプリングされる。例えば、入力信号の一
周期を1/16する場合、つまり、16サンプルする場合に
は、多点サンプルレジスタ22は16ビットのレジスタとな
る。多点サンプルレジスタ22の出力はメモリ及び切替器
23に与えられ、ここに一旦蓄積される。メモリ及び切替
器23では上記の入力データを出力すべき回線（チャネ
ル）に対応するデータレジスタ24、つまり、希望する回
線に対応するデータレジスタ24に切替制御を行ってメモ
リち蓄積されたデータをデータレジスタ24に出力する。
そして、データレジスタ24の出力は選択的にデータレジ
スタ25に与えられ、つまり、サンプリングの逆の処理が
行われてメモリ及び切替器23からの蓄積データが復号化
されて出力データとして出力される。

［発明が解決しようとする問題点］ ところが，従来のマトリクススイッチ装置では，入力
データを多点サンプルしているから，前述のように16点
サンプルする場合，データの情報量が,16倍になってし
まう。その結果，メモリ容量等が増加し，回線規模が増
大してしまうという問題点がある。

本発明は，マトリクススイッチ装置の内で伝送する情
報量を減少させ，メモリ容量の増加およびその読み入れ
読み出し速度を高速化することなく，大容量のマトリク
ススイッチ装置を実現することを目的としている。

［問題点を解決するための手段］ 本発明によるマトリクススイッチ方式では信号符号化
方式を用いており，入力タイミングパルスと入力データ
とを受け，該入力タイミングパルスを基に入力データを
符号化している。具体的には，前記入力タイミングパル
スと内部タイミングパルスとの位相差量を検出し，検出
された位相差量と１タイミング前の位相差量との差分を
表す位相差分信号を発生する位相差検出回路と，前記内
部タイミングパルスに対して前記位相差分信号に応じて
決定される位相を持つ所定タイミングパルスを発生する
第一のタイミングパルス発生回路と，前記入力データを
所定タイミングパルスに同期して読み込み，内部タイミ
ングパルスに同期して出力するレジスタ回路と，前記レ
ジスタ回路からの出力と位相差分信号を受けレジスタ回
路の出力値が０の場合には位相差分信号をそのまま内部
タイミングパルスに同期して送出し，またレジスタ回路
からの出力値が１の信号の場合には180度の位相量と位
相差分信号を加算した物を送出する情報多重化回路と，
前記情報多重化回路から出力された信号を受信し位相差
分信号とデータ信号に分離して出力する情報分離回路
と，前記情報分離回路より出力された位相差分信号より
出力タイミングパルスを発生する第２のタイミングパル
ス発生回路と，前記情報分離回路より出力されたデータ
信号を読み込み，出力タイミングパルスに同期して出力
データを送出するＤ型フリップフィロップ回路とを備え
ており，これによって入力データを符号化し，入力デー
タの情報圧縮を行うことにより大容量のマトリクススイ
ッチングを行っている。

［実施例］ 以下本発明について実施例によって説明する。

第１図を参照して，マトリクススイッチ装置に入力デ
ータとともに入力された入力タイミングパルスａは内部
タイミングパルスｃと位相差検出回路１において比較さ
れ，位相差量が検出される。そして、この検出位相差量
は、例えば、４ビット（16段階）の値に変換される（変
換位相差量という）。メモリ（図示せず）には内部タイ
ミングパルスｃの１タイミング前の位相差量が蓄積位相
差量として蓄えられており（この蓄積位相差量も、例え
ば、４ビットの値である）、変換位相差量は蓄積位相差
量と比較され、その誤差が差分として求められる。この
差分は情報多重化回路４へ位相差分信号として送出され
る。具体的には、１周期を16段階に分けて、４ビットで
表す。但し、位相差分量は最大半周期（180度）までと
する。

第１のタイミングパルス発生回路２は位相差検出回路
１からの位相差分信号を受け，内部タイミングパルスｃ
に対して所定の位相差を持つ所定タイミングパルスを生
成してレジスタ回路３へ出力する。

レジスタ回路３は上述の所定タイミングパルスに従い
入力データを読み込み，内部タイミングパルスｃに同期
して情報多重化回路４へデータ信号を出力する。

第２図も参照して，情報多重化回路４は，アンドケー
ド31,180度位相量発生回路32,及び加算器33を備えてい
る。レジスタ回路３からのデータ信号ｄはアンドゲート
31に与えられる。データ信号ｄが０の場合，アンドゲー
トからは０が出力され，その結果，加算器33からは位相
差分信号がデータ信号ｅとして内部タイミングパルスｃ
に同期して受信側に切替部を介して送出される。一方，
データ信号ｄの値が１の場合にはアンドゲート31から18
0度位相量が出力され，加算器33で位相差分信号に180度
位相量が加算され，この加算信号（データ信号ｅ）が内
部タイミングパルスに同期して受信側に切替部を介して
送出される。

第１図及び第３図を参照して，データ信号ｅは情報分
離回路５に与えられる。情報分離回路５は,180度位相量
発生回路34,減算器35,選択回路36,及び判定回路37を備
えている。判定部37では180度位相量とデータ信号ｅの
位相とを比較して、データ信号ｅと180度位相量との位
相差が180度以上の場合には、値が１のデータ信号ｆを
Ｄ型フリップフロップ回路７へ送出する。この時，選択
回路36は，判定回路37に制御されて，減算器35からの出
力信号，つまり，データ信号ｅから180度位相量を減算
した信号を選択し，位相差信号ｉとして第２のタイミン
グパルス発生回路６に送出する。

一方，判定部37での比較結果が180度未満の場合に
は，判定部37は値が０のデータ信号ｆをＤ型フリップフ
ィロップ回路７へ送出し，選択回路36はデータ信号ｅを
選択し，位相差信号ｉとして第２のタイミングパルス発
生回路６へ送出する。

タイミングパルス発生回路６では４ビット単位で位相
差分信号ｉを復号し内部タイミングパルスｃに対して所
定の位相差を持った出力タイミングパルスｇを発生す
る。

Ｄ型フリップフィロップ回路７は第２のタイミングパ
ルス発生回路６の発生するタイミングパルスに同期し
て，データ信号ｆを出力データｈとして送出する。

［発明の効果］ 以上説明したように、本発明では、マトリクススイッ
チ装置において、入力タイミングパルスと内部タイミン
グパルスとの位相差情報を得て、入力データと180度位
相量との論理積を取った信号及び位相差情報を加算して
伝送しているから、つまり、マトリクススイッチ装置で
は多点サンプリング方式を用いていないから、マトリク
ススイッチ装置内の伝送情報量が少なくなり、マトリク
ススイッチ装置におけるメモリ等の回路規模を低減でき
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図，第２図お
よび第３図はそれぞれ情報多重化回路および情報分離回
路の構成例を示す図，第４図は従来のマトリクススイッ
チ装置の適用例を示す図，第５図は従来の多点サンプリ
ング符号化方式を説明するためのブロック図である。 １は位相差量検出回路,2は第１のタイミングパルス発生
回路,3はレジスタ回路,4は情報多重化回路,5は情報分離
回路,6は第２のタイミングパルス発生回路,7はＤ型フリ
ップフィロップ回路,11,12は回線制御装置,13はマトリ
クススイッチ装置,14,15,16,17はデータ伝送装置,21,2
4,25はデータレジスタ回路,22は多点サンプリングレジ
スタ回路,23はメモリおよび切替器。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力タイミングパルスと入力データとを受
   け，該入力タイミングパルスに応じて前記入力データを
   符号化するマトリクススイッチ方式において，前記入力
   タイミングパルスと内部タイミングパルスとの位相差量
   を所定のタイミング毎に検出して位相差量間の位相差分
   信号を生成する位相差検出手段と，前記入力データをデ
   ータ信号として前記入力タイミングパルスに同期して書
   き込み，前記内部タイミングパルスに同期して読み出し
   信号として出力するレジスタ手段と，前記読み出し信号
   及び前記位相差分信号を受け，前記位相差分信号と180
   度位相量とを加算した加算信号を選択的に生成し，前記
   読み出し信号の論理値に応じて前記位相差分信号及び前
   記加算信号を選択的に情報信号として送出する情報多重
   化手段と，前記情報信号を受け，該情報信号を前記デー
   タ信号と前記位相差分信号に分離して分離データ信号及
   び分離位相差分信号として出力する情報分離手段と，前
   記分離位相差分信号を受け，該分離位相差分信号に基づ
   いて出力タイミングパルスを生成するタイミングパルス
   生成手段と，前記分離データ信号を読み込み，前記出力
   タイミングパルスに同期して前記分離データ信号を読み
   出して前記出力データとして送出するフリップフロップ
   手段とを有することを特徴とするマトリクススイッチ方
   式。
2. 【請求項２】特許請求の範囲第１項の記載において，さ
   らに，前記位相差分信号に応じて前記内部タイミングパ
   ルスを変換して変換内部タイミングパルスを生成する予
   備のタイミングパルス生成手段が備えられており，該変
   換内部タイミングパルスを前記レジスタ手段に前記入力
   タイミングパルスとして与えるようにしたことを特徴と
   するマトリクススイッチ方式。
3. 【請求項３】特許請求の範囲第１項の記載において，前
   記情報分離手段は，前記情報信号と前記180度位相量と
   を比較してその位相差に応じて１或いは０を前記分離デ
   ータ信号として出力する判定手段と，前記情報信号から
   前記180度位相量を減算して減算信号を出力する減算手
   段と，前記分離データ信号が１の際前記減算信号を選択
   して前記分離位相差分信号として出力し，前記分離デー
   タ信号が０の際前記位相差分信号を選択して前記分離位
   相差分信号として出力する選択手段とを有することを特
   徴とするマトリクススイッチ方式。