JPH046289B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はデイジタル伝送システムに、より詳し
くはデユアル・モード符号化／復号化装置に関す
る。

発明の背景 デイジタル通信システムはアナログまたはデイ
ジタル信号源から発生する情報を伝送する。いず
れの場合にも情報はデイジタル施設を通して伝送
するために典型例ではデイジタル・ワードに符号
化される。このデイジタル・ワードは平均として
割当てられたビツト数を越すことは出来ない。割
当てられたビツト数はデイジタル伝送フオーマツ
トおよび／または伝送施設のチヤネル容量の如き
いくつかの要因に依存する。

割当てられたビツト数を有するデイジタル・ワ
ールドに情報を符号化する場合ビツト数に応じて
ある精度が得られる。しかし多くの応用用途にあ
つてはすべてのデイジタル・ワードを割当てられ
たビツト数以上のビツト数で符号化した精度が要
求されることがある。このような事態は一例とし
てビデオ信号のデイジタル伝送で生じる。

所定の精度を得るためにデイジタル・ワード１
つ当りのビツト数を減少させる従来技術の一方法
では予測差分符号化を利用している。予測差分符
号化にあつては、伝送すべき情報とその予測値の
差が符号化される。差が小さい場合には、その差
は少数のビツトで正確に表現される。しかし、差
が大きいと少数のビツトでは正確には表現できな
くなる。従つて、予測差分符号化の問題点は提供
される精度が予測の精度と共に変化する点にあ
る。

発明の要約 本発明によると、情報が平均として割当てられ
たビツト数に制限されているデイジタル・ワード
として伝送されるデイジタル・システムに対する
デユア・モード符号化／復号化装置が提案されて
いる。第１の符号化モードでは情報を割当てられ
たビツト数で符号化することにより得られるより
も秀れた精度を提供するため予測差符号化を利用
しており、第２の符号化モードでは少なくとも割
当てられたビツド数で得られる最低の精度を保証
している。

第１のモードでは、伝送される情報は第１およ
び第２デイジタル・ワードの予め選択された組合
せに符号化され、その組合せ中のワード当たりの
平均ビツト数は割当てられたビツト数を上まわら
ないようになつている。各々の第１のデイジタ
ル・ワードは割当てられたビツト数より多いビツ
ト数を有し、予測差分符号化により形成された
各々の第２のデイジタル・ワードは割当てられた
ビツト数より少いビツト数を有している。第１の
符号化モードはそれが予め選択された精度を提供
している間伝送される。この予め選択された精度
が提供されない場合には、第２のモードが伝送さ
れる。第２の符号化モードでは、伝送すべき情報
は各々割当てられたビツト数を上まわらない第３
のデイジタル・ワードに符号化される。

実施例の説明 第１図はデユアル・モード符号器であつて、こ
れは例えばNTSCアナログ混成カラー・ビデオ信
号が供給される入力導線１００と、ビデオ信号を
表わすデイジタル的に符号化されたワード列が加
えられる出力導線１３５を有している。導線１３
５は約90メガビツト／秒のチヤネル容量を有する
PCMデイジタル伝送施設に接続されている。ビ
デオ信号を符号化するためにはサンプリング周波
数は副搬送波周波数の３倍、即ち約11MHzに選ぶ
ことが好ましい。このようにサンプリング周波数
を選ぶとある種の信号損傷効果は“凍結”され、
より良いビデオ伝送を行うことが出来る。この好
ましいサンプリング周波数と利用可能なチヤネル
容量に基づいて１デイジタル・ワード当りの割当
てビツト数を計算すると90/11を越さない最大の
整数、即ち８となる。即ち１デイジタル・ワード
当りの割当てビツト数は利用可能なチヤネル容量
をサンプリング周波数で割つた結果を越さない最
大の整数と定義される。しかしこのシステムでは
１デイジタル・ワード当り９ビツトの精度、即ち
品質が要求される。

１デイジタル・ワード当り８ビツトという割当
ての限度内で改善された品質を提供するため、符
号器は第３図に示されるようにビデオ信号サンプ
ルを２つの符号化モードで符号化する。精度検出
手段400により得られた精度に依存して２つのモ
ードの内のいずれか一方が選択手段４０１により
選択され伝送される。このモード選択は12の連続
したビデオ信号サンプル毎に行なわれる。

第１の符号化モードでは、ビデオ信号は第１の
デイジタル・ワードと第２のデイジタル・ワード
を交互に交替させることにより表わされる。各々
の第１のデイジタル・ワードは９ビツトPCM符
号化されており、各々の第２のデイジタル・ワー
ドは７ビツトDPCM（差分PCM）符号化されてい
る。各々の７ビツトDPCMワードは９ビツト
PCM符号化されたビデオ信号サンプルと予測値
の差を表わしている。ビデオ品質を予め選択され
た閾値以下に劣化させることなしに、予測誤差が
７ビツトで符号化出来る間は第１のモードの伝送
が行なわれる。この予め選択された閾値は９ビツ
ト品質でも、以下に述べるような８ビツト品質で
もよい。予め選択された品質の閾値が達成されな
い場合には、第２のモードの伝送が行なわれる。
第２のモードではビデオ信号は第３のデイジタ
ル・ワードで表わされる。各々の第３のデイジタ
ル・ワードは最低８ビツトの品質を保証するため
８ビツトPCM符号化されている。

第１図を参照すると、アナログデイジタル
（Ａ／Ｄ）変換器１０１はCLKパルス毎にカラ
ー・ビデオ信号をサンプルする。各サンプルは９
ビツトPCMに符号化され、該ワードはバス１０
２の９本の導線上に現われる。CLKパルスはク
ロツク回路１０３によつて発生され、副搬送周波
数の３倍の周波数を有している。クロツク回路１
０３はまたCLK／２、CLK′／２およびCLK／12
（これらは符号器中の他の回路によつて使用され
るクロツク信号である）を発生する。

バス１０２は９ビツトPCMワードを奇数ワー
ド遅延線１０５および隅数ワード遅延線１０６に
加える。奇数ワード遅延線１０５および隅数ワー
ド遅延線１０６は夫々８つの直列接続された並列
入力・並列出力シフト・レジスタ１０９〜１１６
および１１７〜１２４より成る。遅延線１０５の
各シフト・レジスタはCLK／２をクロツクとし、
遅延線１０６の各シフト・レジスタはCLK′／２
をクロツクとしている。CLK／２およびCLK′／
２は相補クロツク信号であり、その周波数は
CLK周波数の1/2であつてCLK／２パルスは
CLK′／２パルスより1CLK周期分進んでいる。
従つてＡ／Ｄ変換器１０１によつて発生された９
ビツトのPCMワードに順番に番号を付けると、
奇数番目ワードは遅延線１０５中に、隅数番目ワ
ードは遅延線１０６中に加えられることになる。
各々のCLK／２パルスにより、遅延線１０５中
に記憶された奇数番目ワードは１レジスタ分右に
シフトし、最も最近発生された奇数番目ワードは
レジスタ１０９中に加えられる。８×CLK／２
周期の遅延の後、レジスタ１０９中に記憶された
各々の奇数番目ワードはレジスタ１１６から読み
出され、バス１２５の９本の導線上に現われる。
上位８ビツトを担うバス１２５の８本の導線はバ
ス１４４の８本の導線に接続されている。その結
果、奇数番目の８ビツトPCMワードがバス１４
４上に形成される。各々のCLK′／２パルスによ
り、遅延線１０６中に記憶された隅数番目ワード
は１レジスタ分右にシフトし、最も最近発生され
た偶数番目ワードがレジスタ１１７中に加えられ
る。８×CLK′／２周期の遅延後、各々の偶数番
目ワードの上位８ビツトはレジスタ１２４からバ
ス１２６の８本の導線上に読み出される。レジス
タ１２４中の各々の偶数番目ワードの最下位ビツ
ト、即ち第９番目ビツトを読み出さないことによ
り、偶数番目の８ビツトPCMワードがバス１２
６上に形成される。バス１４４および１２６上の
８ビツトPCMワードはアナログ・ビデオ信号の
第２の符号化モードを形成する。

第１のモードにあつてはバス１２５上の奇数番
目９ビツトPCMワードが使用される。しかし、
利用可能なチヤネル容量を越さないようにするた
め、第１の符号化モードでは各々の偶数番目９ビ
ツトPCMワードの代りに７ビツトDMCワードが
発生される。各々の７ビツトDMCMワードは予
測誤差、即ち偶数番目９ビツトPCMワードと相
応する予測値の差を表わす。予測値を隣接するデ
イジタル・ワードから求める方法は多数あるが、
本実施例では各々の偶数番目９ビツトPCMワー
ドに対する良好な相関を有する予測値を線形内挿
により形成している。詳細に述べると、所定の偶
数番目ワードに対し、３つ前の９ビツトPCMワ
ードと３つ後の９ビツトPCMワードの平均をと
つている。

７ビツトDPCMワードを発生するため、
CLK′／２パルスによつてレジスタ１１８中に加
えられた各々の偶数番目９ビツトPCMワードは
バス１２８を介して９ビツトの並列入力・並列出
力シフト・レジスタ１２７に加えられる。バス１
２８の内容は後続のCLK／２パルスによつてレ
ジスタ１２７中に書き込まれ、バス１２９上に読
み出される。加算器１３１は、レジスタ１０９お
よび１１２中の上位８ビツトをデイジタル的に加
算することにより、各々の偶数番目９ビツト
PCMワードに対する予測値を２倍したものを形
成する。バス１３２は加算されたビツトを２で割
る周知の仕方で加算器１３１の出力端子に接続さ
れている。次に減算器１３０はバス１２９上の
各々の偶数番目９ビツトPCMワードからバス１
３２上の予測値を減算し、バス１３３上に10ビツ
トの予測誤差を提供する。

符号変換マツプ１３４はバス１３３上の各々の
10ビツト予測誤差によつてアドレス指定されたと
き、バス１３５上に７ビツトDPCMワードを読
み出し、導線１３６上に関連するフラグ・ビツト
を読み出すメモリである。この10ビツトの予測誤
差の７ビツトのDPCMワードへの変換は、10ビ
ツトの予測誤差が７ビツトで表わされる限りにお
いて何らの量子化誤差を導入することなく９ビツ
トの品質を提供することになる。これには予測誤
差と７ビツトDPCMワードとの間に１対１の関
係が成立すればよい。その結果、2¹⁰、即ち1024
の可能な10ビツト予測誤差に対し、2⁷、即ち128
の予測誤差はビデオ信号の品質を９ビツト以下に
劣化させることなく７ビツトDPCMワードに変
換できる。これら128の予測誤差は好ましくは最
尤予測誤差であるべきである。良好な相関を有す
る予測法に対しては、128の最尤予測誤差は０を
含む絶対値の小なる128の予測誤差である。選択
された128の予測誤差に対し、読み出されたフラ
グ・ビツトは論理の“０”であつて、これは10ビ
ツトから７ビツトの変換によつて９ビツトの品質
が得られることを表わしている。残りの896の予
測誤差に対しては、読み出されるフラグ・ビツト
は論理の“１”である。以下で述べるようにフラ
グ・ビツトの論理レベルはどの符号化モードが伝
送されているかを決定するのに使用される。

ここで述べたビデオ信号に適用する場合には前
述の10ビツトから７ビツトへの変換で十分である
が、マツプ１３４は10ビツトの予測誤差の７ビツ
トDPCMワードへの変換に圧伸手法を使用して
いる。この圧伸手法は第１の符号化モードが伝送
される確率を増大させるが、より大きな予測誤差
が７ビツトDPCMワードに圧縮されるとき、第
１の符号化モードは９ビツト以下の品質となる。
しかし、第２のモードは８ビツトの品質しか提供
できないことを考えると、品質が８ビツト以下に
ならない限り第１の符号化モードを伝送すること
が望ましいと考えられる。選択された圧伸手法で
は、256の予測誤差は論理の“０”のフラグ・ビ
ツトを有する７ビツトのDPCMワードに変換さ
れ、残りの768の予測誤差は論理の“１”のフラ
グ・ビツトと関連している。更に詳細に述べる
と、０を含む最も小さな32の正の予測誤差の各々
と最も小さな32の負の各々が異なる７ビツト
DPCMワードと論理の“０”なるフラグ・ビツ
トに符号化される。これら64の予測誤差は平均と
して最も生じやすく、64の相応する７ビツト
DPCMワードが９ビツトの品質を提供すること
になる。次の96の正の予測誤差と96の負の予測誤
差は３対１に圧縮される。即ち絶対値が近い３つ
の予測誤差の各グループは単一の７ビツト
DPCMワードと論理“０”なるフラグ・ビツト
に量子化される。この３対１の圧縮により８ビツ
トの品質が得られる。その結果、第１のモードは
あるときには９ビツトの品質を与えるが、どのよ
うな場合にも８ビツト以下の品質とはならない。
圧伸手法を用いた場合、論理の“０”または
“１”のフラグ・ビツトは夫々少くとも８ビツト
の品質または８ビツト以下の品質が関連する７ビ
ツトDPCMワードにより提供されていることを
示す。

モード・セレクタ１５０は12の相続くビデオ・
サンプルを表わすのにどの符号化モードが伝送さ
れているかを決定する。その決定は導線１３６上
の６つの相続くフラグ・ビツトを調べることによ
り実行され、その結果導線１５１上にモード・ビ
ツトが発生される。モード・セレクタ１５０はシ
フト・レジスタ２０１、ORゲート２２０および
Ｄ型フリツプ・フロツプ２１２より成る。セル２
０２〜２０６より成るレジスタ２０１はクロツク
CLK／２によつて動作し、５つの相続くフラ
グ・ビツトを記憶する。ORゲート２２０には導
線２０７〜２１１を介してレジスタ２０１中の５
つの相続くフラグ・ビツトと導線１３６上のフラ
グ・ビツトが供給されている。ゲート２２０の
OR出力はフリツプ・フロツプ２１２に加えられ
る、該フリツプ・フロツプはCLK／12パルスが
生起したときにその内容を導線１５１上に出力す
る。従つて、６つの相続くフラグ・ビツトがすべ
て“０”であると、“０”モード・ビツトが導線
１５１上に発生され、第１のモードが伝送される
べきことを指示する。しかし、６つの相続くフラ
グ・ビツトの内の１つまたはそれ以上が論理
“１”であると、モード・ビツトは論理の“１”
となり、第２のモードが伝送されるべきことを指
示する。

モード決定が行なわれている期間中、７ビツト
DPCMワードの適当な遅延が遅延線１３７によ
り提供される。遅延線１３７は６つの並列入力、
並列出力シフト・レジスタ１３８〜１４３より成
る。レジスタ１３８〜１４２はCLK／２によつ
て動作し、７つのビツトを受信して、シフトを行
い、レジスタ１４３はCLK′／２によつて動作し、
８つのビツトをシフトする。シフト・レジスタ１
４３によつて受信され、シフトされるエキスト
ラ・ビツトはバス１２５上に各々の奇数番目
PCMワードからの最下位ビツト、即ち第９番目
ビツトである。バス１２５からの最下位ビツトを
レジスタ１４３に加えることによりバス１４４上
の第２の符号化モードの奇数番目８ビツトPCM
ワードが発生される。更に、このビツトの結合に
より第１のモードまたは第２のモードのいずれに
おいても８ビツト・ワードが得られ、それによつ
て伝送されるモードはデイジタル端末装置に何ら
の影響も与えないことになる。

第１の符号化モードはバス１４４および１４５
上に現われる。バス１４４は各々の奇数番目９ビ
ツトPCMワードの上位８ビツトを含み、バス１
４５は各々の７ビツトDPCMワードと各々の奇
数番目９ビツトPCMワードの最下位ビツトを含
んでいる。CLK／２の論理レベルにより制御さ
れるデータ・セレクタ１４８はバス１２６および
１４４上の第２の符号化モードのデイジタル・ワ
ードの切換えを行う。その結果、第２の符号化モ
ードはバス１４９上で多重化される。バス１４９
上において各々の奇数番目８ビツトPCMワード
は後続の偶数番目８ビツトPCMワードに先行す
ることになる。

データ・セレクタ１５２は論理の“０”モー
ド・ビツトに応動して、第１の符号化モードの
各々の８ビツト・ワードを導線１５３上に直列的
に出力し、論理の“１”モード・ビツトに応動し
て第２の符号化モードの各々の８ビツト・ワード
を導線１５３上に直列出力する。第１の符号化モ
ードの直列出力においては、各々の奇数番目９ビ
ツトPCMワードの最下位ビツト、即ち第９番目
ビツトはその直後に続く偶数番目ワードの第８番
目ビツトとして現われる。

受信器におけるビデオ信号の復号および再生に
際してはいずれの符号化モードが伝送されている
かの知識が必要である。従つてデータ・セレクタ
１５４は導線１５１上の各々のモード・ビツトと
導線１５３上の関連する12の８ビツト・ワードを
多重化して導線１３５上の直列出力を形成する。
導線１３５上の情報はデイジタル伝送施設を介し
て伝送される。必要な場合には、フレーム・ビツ
トおよびパリテイ・ビツトを付加することも出来
る。もちろん、モードの識別に１ビツト以上のビ
ツトを用いてもよい。

さて第２図はアナログ・ビデイ信号を再生する
デユアル・モード復号器を示している。デイジタ
ル伝送施設を通して伝送された後、符号化された
ビデオ信号は導線３００に加えられる。モード・
ビツト・インタフエース３０１は各々のモード・
ビツトを導線３０２に加え、関楼連する12のビツ
ト・ワードを直列変換器３０４に加える。変換器
３０４は８つの相続くビツトを並列出力に変換す
ることにより８ビツト・デイジタル・ワードをバ
ス３０５上に発生する。

奇数番目ワード遅延線３０６および偶数番目ワ
ード遅延線３１７は夫々CLK／２およびCLK′／
２をクロツクとし、バス３０５に接続されてい
る。クロツク回路３０３はCLK／２、CLK′／２
およびCLK信号を発生する。奇数番目遅延線３
０６および偶数番目遅延線３１７は夫々直列接続
された８ビツトの並列入力・並列出力シフト・レ
ジスタ３０７〜３１４およびび３１８〜３２４よ
り成る。従つて、変換器３０４により形成された
８ビツト・ワードに逐次番号を付与すると、奇数
番目ワードは遅延線３０６に加えられ、レジスタ
３１３の並列出力は逐次バス３１５上に現われ、
偶数番目ワードは遅延線３１７に加えられ、レジ
スタ３２４の並列出力は逐次バス３２６に現われ
る。

遅延線３０６および３１７中のデイジタル・ワ
ードは第１または第２のモードで符号化された情
報を表わす。導線３００上の到来するデイジタ
ル・ワードが第２のモードで符号化されていると
すると、奇数番目８ビツトPCMワードがバス３
１５上に現われ、偶数番目８ビツトPCMワード
がバス３２６上に現われる。しかし、導線３００
上の到来するデイジタル・ワードが第１のモード
で符号化されていると、更なる処理が必要であ
り、まず９ビツトのPCMワードと７ビツトの
DPCMが交互に現われる第１のモード・パター
ンを形成し、次いで各々の７ビツトDPCMワー
ドによつて表わされる９ビツトのPCMワードを
再現する必要がある。

復号器は最初到来する情報はすべて第１のモー
ドで符号化されているものと仮定する。奇数番目
の９ビツトPCMワードは導線３６３を介してバ
ス３２６上の最下位ビツト、即ち第８番目ビツト
をバス３１５上の８ビツトの奇数番目ワードに付
加することによりバス３１６上に再構成される。
偶数番目の９ビツトPCMワードを再構成するた
め、符号器で使用された予測がデイジタル加算器
３３２を用いてレジスタ３１１および３１４の内
容を加算することによりバス３３３上に形素成さ
れる。更に、第１のモードにおける７ビツトの
DPCMワードを表わすレジスタ３２３中に記憶
された各ワードの上位７ビツトはバス３２７を介
して符号変換マツプ３２８に加えられる。

マツプ３２８は各々の７ビツト・アドレスに対
して８ビツト・ワードを提供する。第１のモード
が伝送されている場合には、各々の７ビツト・ア
ドレスは７ビツトDPCMワードであり、各々の
８ビツト・ワードは相応する予測誤差である。圧
伸手法が使用されていない場合には、先に述べた
如く、マツプ３２８は各々の７ビツトDPCMワ
ード・アドレスに対し128の予測誤差の内の相応
する１つを提供する。圧伸手法が使用されている
場合には、先に述べた如くマツプ３２８は各々の
７ビツトDPCMワード・アドレスに対し圧縮さ
れていない64の予測誤差または３対１に圧縮され
た３つの相続く予測誤差の各グループの中央値の
内の相応する１つと提供する。第２のモードが伝
送されている場合には、マツプ３２８により提供
される８ビツト・ワードはアナログ・ビデオ信号
を再生するのには使用されない。

バス３２９上の各々の８ビツト予測誤差および
バス３３３上の関連する９ビツトの予測値はシフ
ト・レジスタ３３０および３３１を介して
CLK′／２を使用することにより同期している。
デイジタル加算器３３６は次に各々の８ビツト予
測誤差を関連する９ビツトの予測値に加算するこ
とによりバス３３７上に９ビツトのワードを発生
する。到来する情報が第１のモードで符号化され
ているときには、バス３３７上の９ビツト・ワー
ドはＡ／Ｄ変換器１０１により形成された偶数番
目の９ビツトPCMワードを表わす。

CLK／２の論理レベルによつて制御されるデ
ータ・セレクタ３３８は、バス３１６と３３７を
切換え、バス３４１上に一連の９ビツト・デイジ
タル・ワードを発生させる。バス３１６はバス３
２６からの第９番目ビツトが存在するとき論理の
“０”、即ちCLK／２クロツク周期の後半におい
てセレクタ３３８の出力に接続される。第１の符
号化モードが受信される毎に、バス３４１上の直
列信号は12の相続く符号化されたビデオ信号サン
プルを表わす12の９ビツトPCMワードより成る。

CLK／２の論理レベルにより制御されるデー
タ・セレクタ３３９は、バス３１５と３２６を切
換えて、バス３４０上に一連の８ビツト・ワード
を発生させる。第２の符号化モードが受信される
毎に、バス３４０上の直例信号は12の相続く符号
化されたビデオ信号サンプルを表わす12の８ビツ
トPCMより成る。

データ・セレクタ３４２は各論理“０”モード
ビツトに対してバス３４１上の第１モード符号化
情報をバス３４３に結合し、各論理“１”モード
ビツトに対してバス３４０上の第２モード符号化
情報をバス３４３に結合する。モード・ビツト遅
延線３８０はモード・ビツトを適当な時間遅延さ
せ、セレクタ３４２が符号化モードの開始時点で
切換えを行うことを保証する。データ・セレクタ
の動作が対称的になるように、バス３４０上のデ
イジタル・ワードは、データ・セレクタ３４２に
対するバス３４０以外に地気導線３６０を結合す
ることによつて得られる論理の“０”なる第９番
目ビツトを有する９ビツト・ワードに変換され
る。バス３４３の内容はレジスタ３４４を通して
接続され、各CLKパルスによつて記憶・読み出
しが行なわれる。最後に、レジスタ３４４の出力
は導線３４６上の伝送されたアナログ・ビデオ信
号を再生するＤ／Ａ変換器に加えられる。

前述の装置は本発明の原理を応用した多数の他
の装置のほんの一例を示すにすぎないことを理解
されたい。他の装置や変更は本発明の精神と範囲
を逸脱することなく当業者によつて容易に実現可
能である。第１に、例えば任意のアナログまたは
デイジタル入力信号を適当な予測法と組合わせて
使用することが出来る。第２に本発明はPCM符
号化されたワードに制限されるものではなく、多
数の他の方法で符号化されたワードをも適用であ
る。第３に、本実施例ではモードの決定は12のデ
イジタル・ワード毎に行なわれるとしたが、この
数は遅延線を適当に調整することにより増減可能
である。第４に、第１の符号化モードは９ビツト
のPCMワードと７ビツトのDPMワードの交番パ
ターンに限定されるものではない。第１のモード
のワード当りの平均ビツト数が割当てられたビツ
ト数を上まわらない限り、第１のワードと第２の
ワードの任意の予め定められた組合せを使用する
ことが出来る。同様に、第２のモードにあつて
は、各々の第３のワードのビツト数が割当てられ
たビツト数を上まわらない限り、入力信号は様々
な第３のデイジタル・ワードによつて表現可能で
ある。

１４８、１４４ 第３の送信器手段……１３４、１５０ 第４の送信器手段……１３７，１４６、１５２、
１５４ 第５の送信器手段……１４８、１５２、１５４ 第１の受信器手段……３０１、３０４、３０
６、３１７、３２８、３３０、３３１、３３
２、３３６、３３８、３３９、３４２、３４
４、３４５ 第２の受信器手段……３０１、３０４、３０６、
３１７、３３９、３４２、３４４、３４５。

【図面の簡単な説明】

第１図は本発明に従うデユアル・モード符号器
のブロツク図、第２図は本発明に従うデユアル・
モード復号器のブロツク図、および第３図は本発
明の符号器の一実施例における概略動作を表わす
図である。 〔主要部分の符号の説明〕 特許請求の範囲 符号 第１の送信器手段……１０１、１０５、１０６、
１２７、１３０、１３１、１３４ 第２の送信器手段……１０１、１０５、１０６、

Claims (1)

1. 【特許請求の範囲】 １ 伝送されるデイジタル・ワード１つ当りのビ
   ツト数の平均が割当てられたビツト数に制限され
   ているデイジタル伝送システムで使用される装置
   において、該装置は、 入力信号を交互に並んだ第１および第２のデイ
   ジタル・ワードの予め選択された組合せに符号化
   する第１の手段を有し、該組合せ中のワード当り
   の平均ビツト数は前記割当てられたビツト数を上
   まわらず、前記第１のデイジタル・ワードの各々
   は前記割当てられたビツト数より多いビツト数を
   有し、前記第２のデイジタル・ワードの各々は差
   分符号化を用いて形成されており、そのビツト数
   は前記割当てられたビツト数より少く、 更に前記割当てられたビツト数を有する第３の
   デイジタル・ワードに前記入力信号を符号化する
   第２の手段と、 前記予め選択された組合せによつて与えられた
   精度を予め選択された閾値に関し決定する手段
   と、 第１の符号化手段によつて与えられる精度が前
   記第２の符号化手段によつて与えられる精度より
   高い場合に生ずる前記精度決定の第１の結果に応
   動して前記予め選択された組合せより成る第１の
   出力を形成する手段と、 前記第２の符号化手段によつて与えられる精度
   が前記第１の符号化手段によつて与えられる精度
   よりも高い場合に生ずる前記精度決定の第２の結
   果に応動して前記第３のデイジタル・ワードより
   成るもう一方の出力を形成する手段とを有するこ
   とを特徴とするデイジタル伝送システムで使用さ
   れる装置。 ２ 特許請求の範囲第１項記載の装置において、
   前記組合せ中のワード当りの平均ビツト数は前記
   割当てられたビツト数に等しいことを特徴とする
   装置。 ３ 特許請求の範囲第２項記載の装置において、
   前記第１の出力中の前記予め選択された組合せは
   第１のデイジタル・ワードの１部のビツトを第２
   のデイジタル・ワードに組み込むことにより各々
   割当てられたビツト数を有する出力ワードに配置
   されていることを特徴とする装置。 ４ 特許請求の範囲第１、２または３項記載の装
   置において、前記第１の出力は更に前記第１の出
   力を識別する少くとも１つのビツトを含み、前記
   もう一方の出力は更に前記もう一方の出力を識別
   する少くとも１つのビツトを含んでいることを特
   徴とする装置。 ５ 特許請求の範囲第１項記載の装置において、
   前記第２のデイジタル・ワードは線形内挿予測を
   用いて形成されていることを特徴とする装置。 ６ 特許請求の範囲第５項記載の装置において、
   前記線形内挿予測値の各々は前記第１のデイジタ
   ル・ワードの内から選択されたものによつて形成
   されていることを特徴とする装置。 ７ 特許請求の範囲第６項記載の装置において、
   前記第２のデイジタル・ワードの各々は所定の時
   刻における前記入力信号を表わし、前記第１のデ
   イジタル・ワードの内の前記選択されたものは前
   記所定の時刻の前および後の時刻における前記入
   力信号を表わしていることを特徴とする装置。 ８ 特許請求の範囲第１項記載の装置において、
   前記第１のデイジタル・ワードは９ビツトより成
   り、前記第２のデイジタル・ワードは７ビツトよ
   り成り、前記第３のデイジタル・ワードは８ビツ
   トより成ることを特徴とする装置。 ９ 平均として割当てられたビツト数に制限され
   ているデイジタル・ワードを夫々符号化および復
   号する送信器および受信器より成るデイジタル伝
   送システムにおいて、該システムは、 入力信号を交互に並んだ第１および第２のデイ
   ジタル・ワードの予め選択された組合せに符号化
   する第１の送信器手段を含み、該組合せ中のワー
   ド当りの平均ビツト数は前記割当てられたビツト
   数を上まわらず、前記第１のデイジタル・ワード
   の各々は前記割当てられたビツト数より多いビツ
   ト数を有し、前記第２のデイジタル・ワードの
   各々は予測差分符号化を用いて形成されており、
   前記割当てられたビツト数より少ないビツト数を
   有し、 更に前記割当てられたビツト数を有する第３の
   デイジタル・ワードに前記入力信号を符号化する
   第２の送信器手段と、 前記予め選択された組合せによつて提供される
   精度を予め選択された閾値に関して比較決定する
   第３の送信器手段と、 前記精度の比較決定手段の第１の結果に応動し
   て、前記予め選択された組合せと、第１の出力を
   識別する信号より成る第１の出力を形成する第４
   の送信器手段と、 前記精度の比較決定手段の第２の結果に応動し
   て前記第３のデイジタル・ワードともう一方の出
   力を識別する信号より成るもう一方の出力を形成
   する第５の送信器手段と、 前記第１の出力を識別する信号に応動して前記
   予め選択された組合せを復号することにより前記
   入力信号を再現する第１の受信器手段と、 前記もう一方の出力を識別する信号に応動して
   前記第３のデイジタル・ワードを復号することに
   より前記入力信号を再現する第２の受信器手段と
   を有することを特徴とするデイジタル伝送システ
   ム。