JP4511063B2 - 送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 - Google Patents
送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 Download PDFInfo
- Publication number
- JP4511063B2 JP4511063B2 JP2001057513A JP2001057513A JP4511063B2 JP 4511063 B2 JP4511063 B2 JP 4511063B2 JP 2001057513 A JP2001057513 A JP 2001057513A JP 2001057513 A JP2001057513 A JP 2001057513A JP 4511063 B2 JP4511063 B2 JP 4511063B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control signal
- transmission
- bit
- audio data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル音声データとデジタル付加データとをシリアル形態で転送するためのシリアルデータ転送技術に関するものである。
【０００２】
【従来の技術】
以下、例えば送信回路と受信回路との間で、デジタル音声データおよびデジタル付加データを、シリアル形態で転送するための従来のシリアルデータ転送方法およびシリアルデータ転送システムについて説明する。
（従来例１）
図６は従来例１のシリアルデータ転送システムの一構成例を示すブロック図およびシリアルデータ転送方法を説明するための波形図である。また、図７は同従来例１における音声データ転送部分の内部構成を示すブロック図である。
【０００３】
図６において、３は送信側から送信する音声データ、４は送信側から送信する付加データ、５は受信側で受信した音声データ、６は受信側で受信した付加データ、７は音声データ受信回路、１００は音声データ送信回路、１０１は付加データ送信回路、１０２は付加データ受信回路である。
【０００４】
また、図７において、１０３は制御信号生成回路（Ａ）、１０４は送信データレジスタ（Ａ）、１０５は送信制御回路（Ａ）、１０６はｎビット対応のパラレルシリアル変換器、１０７はパラレルシリアル変換器ロード信号（Ａ）、１０８は受信データレジスタ（Ａ）、１０９はｎビット対応のシリアルパラレル変換器である。
【０００５】
また、図６（ａ）の第２制御信号は、図６（ｂ）に示すように、転送速度に応じた速さでデータのビット区切り毎に０と１を繰り返す信号であり、図６（ａ）の第１制御信号は、図６（ｃ）に示すように、上記の第２制御信号のｎ回（所定の回数）の立ち下がりエッジ毎に０と１を繰り返す信号であり、図６（ａ）の音声データ転送信号は、図６（ｄ）に示すように、上記の第１制御信号の各エッジ時に、送信音声データの最終ビット出力が完了する信号となるような転送方法で転送される。
【０００６】
以上のようなシリアルデータ転送システムの動作を、図７の具体的な回路構成図を参照しながら、以下に説明する。
音声データ送信回路１００において、制御信号生成回路（Ａ）１０３により、第２制御信号と第１制御信号を生成し、送信制御回路（Ａ）１０５により、第１制御信号のエッジから第２制御信号の立下りエッジの回数をカウントして、パラレルシリアル変換器ロード信号（Ａ）１０７を生成する。
【０００７】
パラレルシリアル変換器ロード信号（Ａ）１０７のタイミングで、送信データレジスタ（Ａ）１０４からｎビットのパラレルシリアル変換器１０６への送信音声データのロード動作を行った後に、第２制御信号の立下りエッジ毎に、パラレルシリアル変換器１０６内の各ビットを出力側へ順次シフトさせてパラレルシリアル変換を行い、音声データ転送信号を生成する。このようにして、上記シリアルデータ転送方法で用いられる転送信号を発生する。
【０００８】
次に、音声データ受信回路７において、ｎビットのシリアルパラレル変換器１０９により、第２制御信号の立ち上がりエッジ毎に、音声データ送信回路１００からの音声データ転送信号を、その各ビットを次段側へ順次シフトさせながら取り込み、シリアルパラレル変換を行なう。
【０００９】
ｎビットの受信データレジスタ１０８により、ｎビットのシリアルパラレル変換器１０９に格納されているデータを、第１制御信号のエッジ毎に各ビット一斉に取り込み保持することで、受信データレジスタ１０８のｎビットデータは受信音声データ５として出力される。
【００１０】
このようにして、ｎビットの音声データ３を音声データ送信回路１００から音声データ受信回路７に転送することができる。
一方、送信付加データ４については、付加データ送信回路１０１において、音声データ送信回路１００により生成された第１制御信号および第２制御信号を用いて、音声データ３の場合と同様の処理が行われ、図６（ｅ）に示すような付加データ転送信号に変換される。
【００１１】
この付加データ転送信号は、音声データ転送信号の場合と同様の動作により、音声データ送信回路１００からの第１制御信号および第２制御信号を用いて、付加データ受信回路１０２に取り込まれ、音声データ受信回路７と同様の処理が行われて受信付加データ６が得られる。
【００１２】
以上のようにして、音声データ３および付加データ４を送信側から受信側へ転送して、音声データ３および付加データ４と同一の音声データ５および付加データ６を、受信側で得ることができる。ただしこの場合、音声データ３用の転送経路とは別に付加データ４用の転送経路を必要とする。
（従来例２）
図８は従来例２のシリアルデータ転送システムの構成例を示すブロック図およびシリアルデータ転送方法を説明するための波形図である。図８において、１１０は送信回路（II）、１１１は受信回路（II）である。
図８（ａ）の制御信号は、図８（ｂ）に示すように、音声データ３あるいは付加データ４の各ビット区切りに対応する信号であり、図８（ａ）の制御転送信号は、図８（ｃ）に示すように、音声データ３、付加データ４、音声データ３および付加データ４の各データ区切りを表す制御信号が混在した信号となるような転送方法で、転送される。
【００１３】
この方式は、図６（ｄ）、（ｅ）のような各データ転送信号に一部制御信号を加える方式であり、従来例１と比較して、転送速度を上昇させるとともに、少ない転送経路で音声データおよび付加データの転送を行っている。
【００１４】
【発明が解決しようとする課題】
しかしながら上記のような従来のシリアルデータ転送システムにおいて、音声データに加えて付加データの転送も行なう場合は、従来例１の構成では、転送方法が簡単であり、音声データ転送のみの場合の転送装置に付加データ用の転送装置を新たに追加するとともに、音声データは音声データ専用の転送経路で転送し付加データは付加データ専用の転送経路で転送するように、各データ専用の転送経路を設け、各データ転送をそれぞれ独立した転送経路で行なうために、高速に転送を行なうことができるが、必要とする転送経路が、音声データのみを転送する場合と比較して多くなるという問題点を有していた。
【００１５】
一方、従来例２の構成においては、音声データと付加データの転送を一括して行なうため、従来例１と比較して少ない経路で転送することも可能であるが、従来例１とは完全に転送方法が異なるため、受信側が音声データのみ必要な場合でも従来例１の音声データ受信回路を接続することができず、受信側の変更が必要になるという問題点を有していた。
【００１６】
本発明は、上記従来の問題点を解決するもので、余分な経路数を削減し簡単な構成で、従来の音声データのみの転送の場合と同じ経路数でも、音声データおよび付加データを高速に転送することができるとともに、受信側として、どのようなフォーマットの転送信号に対応した音声データ受信回路に対しても、音声データの転送を行うことができるデータ転送方法およびデータ転送システムを提供する。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載の送信装置は、音声データと前記音声データに対応した付加データからなる送信データを送信する送信装置であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの前記音声データの最終ビット出力が完了するようにした前記送信データを生成し、前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信することを特徴とする。
また、本発明の請求項２に記載の送信装置は、請求項１に記載の送信装置であって、前記第１の制御信号と前記第２の制御信号を生成する制御信号生成回路と、前記音声データと、前記付加データを格納するためのｎ＋ｍビットのレジスタと、前記ｎ＋ｍビットのレジスタから前記音声データと前記付加データを読み込み、前記シリアルデータへ変換し、前記送信データを生成するパラレルシリアル変換器とを備えていることを特徴とする。
また、本発明の請求項３に記載の送信装置は、請求項２に記載の送信装置であって、前記第１の制御信号のエッジから前記第２の制御信号のエッジの回数をカウントして、パラレルシリアル変換器ロード信号を生成する送信制御回路を更に備え、前記パラレルシリアル変換器は、前記パラレルシリアル変換器ロード信号のタイミングで、前記音声データと前記付加データを読み込み、前記第２の制御信号のエッジごとに、前記付加データ、前記音声データの順に前記シリアルデータへ変換することを特徴とする。
また、本発明の請求項４に記載の受信装置は、音声データと前記音声データに対応した付加データからなる送信データを受信する受信装置であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号と、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにされた前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得ることを特徴とする。
また、本発明の請求項５に記載の受信装置は、請求項４に記載の受信装置であって、前記パラレルデータへ変換するシリアルパラレル変換器と、前記受信付加データと前記受信音声データとを、それぞれ上位ｍビット、下位ｎビットに格納するためのｎ＋ｍビットレジスタとを備えていることを特徴とする。
また、本発明の請求項６に記載のデータ転送システムは、請求項１〜３のいずれかに記載の送信装置と、前記第１の制御信号と、前記第２の制御信号と、前記送信データを受信する受信装置と、前記第１の制御信号を送信するための経路と、前記第２の制御信号を送信するための経路と、前記送信データを送信するための経路とを備えたことを特徴とする。
また、本発明の請求項７に記載のデータ転送システムは、請求項１〜３のいずれかに記載の送信装置と、請求項４〜５のいずれかに記載の受信装置と、前記第１の制御信号を送信するための経路と、前記第２の制御信号を送信するための経路と、前記送信データを送信するための経路とを備えたことを特徴とする。
また、本発明の請求項８に記載の再生もしくは録音装置は、請求項１〜３のいずれかに記載の送信装置と、請求項４〜５のいずれかに記載の受信装置のいずれかを備えたことを特徴とする。
また、本発明の請求項９に記載の送信方法は、音声データと前記音声データに対応した付加データからなる送信データを送信する送信方法であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにした前記送信データを生成し、前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信することを特徴とする。
また、本発明の請求項１０に記載の受信方法は、音声データと前記音声データに対応した付加データからなる送信データを受信する受信方法であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号と、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにされた前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得ることを特徴とする。
また、本発明の請求項１１に記載のデータ転送方法は、音声データと前記音声データに対応した付加データからなる送信データを送信し、前記送信データを受信するデータ転送方法であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにした前記送信データを生成し、前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信し、前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得ることを特徴とする。
また、本発明の請求項１２に記載の送信装置は、請求項１〜３のいずれかに記載の送信装置であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１３に記載の受信装置は、請求項４〜５のいずれかに記載の受信装置であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１４に記載のデータ転送システムは、請求項６〜７のいずれかに記載のデータ転送システムであって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１５に記載の再生もしくは録音装置は、請求項８に記載の再生もしくは録音装置であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１６に記載の送信方法は、請求項９に記載の送信方法であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１７に記載の受信方法は、請求項１０に記載の受信方法であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１８に記載のデータ転送方法は、請求項１１に記載のデータ転送方法であって、前記付加データは、サブコードデータを含むことを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法について、それらの実施の形態としてシリアルデータ転送方法およびシリアルデータ転送システムを、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のシリアルデータ転送方法およびシリアルデータ転送システムを、１６ビットの音声データおよび１６ビットの付加データを転送する場合を例に挙げて説明する。
【００２８】
図１は本実施の形態１のシリアルデータ転送システムの構成を示すブロック図である。また、図３は同実施の形態１のシリアルデータ転送システムを説明するための概念図である。図１および図３において、１は送信回路、２は受信回路、３は送信する音声データ、４は送信する付加データ、５は受信した音声データ、６は受信した付加データ、７は音声データ受信回路、８は制御信号生成回路、９は送信データレジスタ、１０は送信制御回路、１１はｎ＋ｍビットパラレルシリアル変換器、１２は受信データレジスタ、１３はパラレルシリアル変換器ロード信号、１４はｎ＋ｍビットシリアルパラレル変換器である。
【００２９】
図２は同実施の形態１におけるシリアルデータ転送方法を説明するための波形図である。
図１の第２制御信号は、図２（ａ）に示すように、転送速度に応じた速さで各ビット毎に０と１を繰り返すと信号とし、図１の第１制御信号は、図２（ｂ）に示すように、第２制御信号のｎ＋ｍ回の立ち下がりエッジごとに０と１を繰り返す信号とし、図１の転送信号は、図２（ｃ）に示すように、付加データ、音声データの順にシリアルに転送されており、第１制御信号のエッジ時に送信音声データの最終ビット出力が完了する信号とする。
【００３０】
以上のようなシリアルデータ転送システムの動作について、その具体的な構成を示す図１、およびシリアルデータ転送方法を示す図２を用いて、以下に説明する。
【００３１】
送信回路１において、制御信号生成回路８により、第２制御信号および第１制御信号を生成し、送信制御回路１０により、第１制御信号のエッジから第２制御信号の立下りエッジの回数をカウントして、パラレルシリアル変換器ロード信号１３を生成する。
【００３２】
パラレルシリアル変換器ロード信号１３のタイミングで、送信データレジスタ９からｎ＋ｍビットのパラレルシリアル変換器１１への送信音声データおよび送信付加データのロード動作を行い、パラレルシリアル変換器１１により、第２制御信号の立下りごとに、付加データ、音声データの順にパラレルシリアル変換を行い、転送信号を生成する。このようにして上記の転送方法で用いられる信号を発生する。
【００３３】
受信回路２おいて、ｎ＋ｍビットのシリアルパラレル変換器１４により、送信回路１からの第２制御信号の立ち上がりエッジ毎に、送信回路１からの転送信号を取り込み、内部で順次シフトしながらシリアルパラレル変換を行なう。
【００３４】
ｎ＋ｍビットの受信データレジスタ１２において、ｎ＋ｍビットシリアルパラレル変換器１４に格納されているデータを、第１制御信号のエッジ毎に取り込み保持することで、受信データレジスタ１２の下位ｎビットデータは受信音声データとなり、上位ｍビットデータは受信付加データとなる。
【００３５】
さらに図３（ｂ）に示すように、受信側が従来の音声データ受信回路７の場合には、ｎ＋ｍビットシリアルパラレル変換器１４の代わりに、ｎビットシリアルパラレル変換器でシリアルパラレル変換を行っており、第１制御信号のエッジ時に、ｎ＋ｍビットシリアルパラレル変換器１４の代わりに、ｎビットシリアルパラレル変換器に保持されているデータを、受信データレジスタ１２に格納する。
【００３６】
第１制御信号のエッジから１６ビット以前のデータすなわち付加データは、ｎ回以上第２制御信号の立ち上がりエッジが来るため、ｎビットシリアルパラレル変換器の部分で付加データは無視され、ｎビットシリアルパラレル変換器には、第１制御信号のエッジからｎビット以降のデータ、すなわち音声データのみが残る。
【００３７】
したがって、従来の音声データ受信回路７を接続した場合でも、音声データだけの転送は可能である。
このようなデータ転送方法を用いることで、従来のような音声データのみの転送の場合と同じ経路数でも、音声データと付加データの転送を行なうことができる。
【００３８】
さらに、この方法では、従来の音声データ転送回路と比較して、ほぼ同様の構成であるため、音声データ転送方法による場合と同程度に高速転送を行なうことができ、付加データを転送するために追加する回路も少なくすることができる。（実施の形態２）
以下、実施の形態１のシリアルデータ転送方法で、付加データとして、音声データのパリティを同時転送する場合を、実施の形態２として説明する。
【００３９】
図４は本実施の形態２のシリアルデータ転送システムの構成を示すブロック図である。図４において、１５はパリティ生成回路、１６はパリティ検出回路、１７は補間回路、１８は補間音声データである。
【００４０】
パリティ生成回路１５により、送信音声データ３よりパリティを生成して、送信付加データとし、この付加データと音声データとを本シリアルデータ転送方法で転送し、受信回路２で、受信音声データおよび受信付加データを得る。
【００４１】
パリティ検出回路１６において、受信回路２からの受信付加データおよび受信音声データのパリティを確認し、音声データの誤りを検出する。パリティ検出回路１６にて誤りと検出された場合は、補間回路１７にて音声データに対する補間を行ない補間音声データ１８を得ることで、転送経路に異常があった場合でも、音声データとしてほぼ問題のないデータを得ることができる。
【００４２】
従来例１の転送形式は、従来例２の転送形式と比較して、制御信号とデータ信号が独立しているため、信頼性が高い転送形式であったが、データ転送経路でのノイズ等による誤り検出することが不可能であった。またパリティデータのみを別経路で送る場合であれば、パリティデータ経路が異常で音声データ転送経路が正常であった場合、音声データ経路は正常であるにもかかわらず、異常と判定してしまう確率が高くなってしまう。
【００４３】
しかし本実施の形態２のように転送を行なうことで、データ転送経路でのノイズ等による誤りを検出することが可能となり、本転送方法では、パリティデータ経路と音声データ経路を同一経路で送ることができるため、両経路の正常・異常が一致するため転送経路の異常の検出できる確立が高くなり、従来と比較して、高い信頼性のデータ転送が可能となる。
【００４４】
なお、上記の実施の形態２では、パリティで説明をおこなったが、パリティではなく音声データの誤り符号を付加データとして転送し、補間回路を補間回路ではなく訂正回路とすることで、誤りの検出だけでなく訂正も行なうことで、音声データのように補間可能なデータではなく、一般的な補間不可能なデジタルデータの場合にも利用でき、さらに信頼性の高い転送方法とすることができる。
（実施の形態３）
以下、実施の形態１のシリアルデータ転送方法で、付加データとして、送信側の内部における作動状態等の内部状態をテスト評価するために、内部状態を表すデータ信号も同時転送する場合を、実施の形態３として説明する。
【００４５】
図５は本実施の形態３のシリアルデータ転送システムの構成を示すブロック図である。図５において、１９は内部データ、２０は選択信号である。また、図５（ａ）は通常の使用状態、図５（ｂ）は評価テストの状態とする。
【００４６】
図５（ａ）の通常使用状態では、選択信号２０はダミーデータを選択しており、付加データ部分のデータは特別な意味を持つものではなく、受信側には、本実施の形態のシリアル転送方法による音声データおよび付加データの受信が可能な受信回路２、あるいは音声データのみを受信する従来の音声データ受信回路７のどちらを接続してもよく、必要とされる音声データのみを受信することができる。
【００４７】
しかし、図５（ｂ）の評価テスト状態では、選択信号２０は内部データ１９を選択しており、付加データとして内部データ１９が転送され、本実施の形態のシリアル転送方法による音声データおよび付加データの受信が可能な受信回路２を接続することで、受信側で、内部データのモニタを行なうことができ、送信側の内部における作動状態等の内部状態をテスト評価することができる。
【００４８】
このようにして、付加データとして内部データを転送するかしないかを切り替えることにより、端子の追加や外部仕様を変えることなく、送信側の内部信号を、受信側でモニタすることが可能になるため、回路のテストおよび評価を容易に行なうことができる。
（実施の形態４）
以下、実施の形態１のシリアルデータ転送方法で、音声データとして、ＣＤ（コンパクトディスク）の音声データを転送すると同時に、付加データとしてコンパクトディスクに記録されている音声データ以外のデータであるサブコードデータを同時転送する場合を、実施の形態４として説明する。
【００４９】
通常、ＣＤにおいては、１６ビットのデータ２４個ごとに８ビットのサブコードデータが付加されており、音声データ２４×９８個ごとにサブコードデータ９６個があり、それら９６個をひとまとまりのデータとしてサブコードは使用される。
【００５０】
そのため音声データとともにサブコードデータを付加データとして転送する場合は、各８ビットサブコードデータの区切りと９６個のサブコードデータの区切りを判別する必要がある。
【００５１】
そこで付加データとして９ビットデータを転送することとし、その付加データの下位８ビットをサブコードデータ、上位１ビットを区切りをあらわすデータとする。たとえば音声データ２４個ごとに付加データの上位ビットを反転させ、上位ビットが同一の値の場合は、同一のサブコードを付加データの下位８ビットとすることで、容易に各８ビットサブコードデータの区切りを検出することができる。
【００５２】
また、９６個のサブコードデータの区切りとして、音声データ２４×９８個ごとにサブコードデータ９６個しかないため、音声データ２４×２個分は、付加データの最上位ビットを、通常は２４個ごとに反転するものを１２個ごととすることで、９６個のサブコードデータの区切りを判別することができる。
【００５３】
以上のようにして、単一の経路でＣＤに記録されているすべてのデータを転送することが可能となる。
そのため、ＣＤの内容のコピー等を行なう場合など単一の経路で高速に元のコンパクトディスク内容の、時間データおよびタイトル等の転送をおこなうことができる。
【００５４】
また、この場合は、このデジタル音声データシリアルフォーマットで転送できる付加データのレートに対して、サブコードデータのレートは十分に低いため、付加データの最上位ビットを同期信号をとすることで、容易にサブコード区切り位置を検出可能なフォーマットとすることができる。
【００５５】
【発明の効果】
以上のように本発明によれば、ｎビット音声データおよびｍビット付加データを転送する場合、送信側で、生成した各データのビット区切り対応の第２制御信号と、第２制御信号の一方のエッジのｎ＋ｍ回毎に０、１を繰り返す第１制御信号とに基づいて、ｎビット音声データおよびｍビット付加データを、第２制御信号のタイミングでｎ＋ｍビットのパラレルシリアル変換器によりパラレルシリアル変換を行い、第１制御信号のエッジ時に各音声データの最終ビット出力が完了するようにした転送信号を生成し、これら第２制御信号、第１制御信号および転送信号を送信側出力とし、受信側で、第２制御信号を用いてｎ＋ｍビットシリアルパラレル変換器でシリアルパラレル変換を行ない、第１制御信号のエッジ時に、ｎ＋ｍビットシリアルパラレル変換器に格納されているデータの下位ｎビットデータを受信した音声データ、上位ｍビットデータを受信した付加データとして、ｎビット音声データおよびｍビット付加データを得ることにより、音声データと付加データの転送を、音声データのみの転送の場合と同じ経路数で行なうことができる。
【００５６】
そのため、余分な経路数を削減し簡単な構成で、従来の音声データのみの転送の場合と同じ経路数でも、音声データおよび付加データを高速に転送することができるとともに、受信側として、どのようなフォーマットの転送信号に対応した音声データ受信回路に対しても、音声データの転送を行うことができる。
【００５７】
また、付加データに音声データのパリティ等を付加することにより、従来の音声データ転送と比較して、信頼性の高い高速な転送を実現することができる。
さらに、付加データとして、送信側の内部状態を表す内部データ信号を付加することにより、新たに端子を追加することなく内部データを転送して、送信側の内部状態を簡単にモニタすることができる。
【００５８】
また、付加データとして、時間データ以外のデータ信号を転送することにより、そのデータ信号を、例えば録音装置などの各種機能制御等に利用することもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のシリアルデータ転送システムの構成を示すブロック図
【図２】同実施の形態１におけるシリアルデータ転送方法を説明するための波形図
【図３】同実施の形態１のシリアルデータ転送システムを説明するための概念図
【図４】本発明の実施の形態２のシリアルデータ転送システムの構成を示すブロック図
【図５】本発明の実施の形態３のシリアルデータ転送システムの構成を示すブロック図
【図６】従来のシリアルデータ転送システムの一構成例を示すブロック図およびシリアルデータ転送方法を説明するための波形図
【図７】同従来例における音声データ転送部分の内部構成を示すブロック図
【図８】従来のシリアルデータ転送システムの他の構成例を示すブロック図およびシリアルデータ転送方法を説明するための他の波形図
【符号の説明】
１ 送信回路
２ 受信回路
３ 送信音声データ
４ 送信付加データ
５ 受信音声データ
６ 受信付加データ
７ 音声データ受信回路
８ 制御信号生成回路
９ 送信データレジスタ
１０ 送信制御回路
１１ ｎ＋ｍビットパラレルシリアル変換器
１２ 受信データレジスタ
１３ パラレルシリアル変換器ロード信号
１４ ｎ＋ｍビットシリアルパラレル変換器
１５ パリティ生成回路
１６ パリティ検出回路
１７ 補間回路
１８ 補間音声データ
１９ 内部データ
２０ 選択信号
１００ 音声データ送信回路
１０１ 付加データ送信回路
１０２ 付加データ受信回路
１０３ 制御信号生成回路（Ａ）
１０４ 送信データレジスタ（Ａ）
１０５ 送信制御回路（Ａ）
１０６ ｎビットパラレルシリアル変換器
１０７ パラレルシリアル変換器ロード信号（Ａ）
１０８ 受信データレジスタ（Ａ）
１０９ ｎビットシリアルパラレル変換器
１１０ 送信回路（II）
１１１ 受信回路（II）
【発明の属する技術分野】
本発明は、デジタル音声データとデジタル付加データとをシリアル形態で転送するためのシリアルデータ転送技術に関するものである。
【０００２】
【従来の技術】
以下、例えば送信回路と受信回路との間で、デジタル音声データおよびデジタル付加データを、シリアル形態で転送するための従来のシリアルデータ転送方法およびシリアルデータ転送システムについて説明する。
（従来例１）
図６は従来例１のシリアルデータ転送システムの一構成例を示すブロック図およびシリアルデータ転送方法を説明するための波形図である。また、図７は同従来例１における音声データ転送部分の内部構成を示すブロック図である。
【０００３】
図６において、３は送信側から送信する音声データ、４は送信側から送信する付加データ、５は受信側で受信した音声データ、６は受信側で受信した付加データ、７は音声データ受信回路、１００は音声データ送信回路、１０１は付加データ送信回路、１０２は付加データ受信回路である。
【０００４】
また、図７において、１０３は制御信号生成回路（Ａ）、１０４は送信データレジスタ（Ａ）、１０５は送信制御回路（Ａ）、１０６はｎビット対応のパラレルシリアル変換器、１０７はパラレルシリアル変換器ロード信号（Ａ）、１０８は受信データレジスタ（Ａ）、１０９はｎビット対応のシリアルパラレル変換器である。
【０００５】
また、図６（ａ）の第２制御信号は、図６（ｂ）に示すように、転送速度に応じた速さでデータのビット区切り毎に０と１を繰り返す信号であり、図６（ａ）の第１制御信号は、図６（ｃ）に示すように、上記の第２制御信号のｎ回（所定の回数）の立ち下がりエッジ毎に０と１を繰り返す信号であり、図６（ａ）の音声データ転送信号は、図６（ｄ）に示すように、上記の第１制御信号の各エッジ時に、送信音声データの最終ビット出力が完了する信号となるような転送方法で転送される。
【０００６】
以上のようなシリアルデータ転送システムの動作を、図７の具体的な回路構成図を参照しながら、以下に説明する。
音声データ送信回路１００において、制御信号生成回路（Ａ）１０３により、第２制御信号と第１制御信号を生成し、送信制御回路（Ａ）１０５により、第１制御信号のエッジから第２制御信号の立下りエッジの回数をカウントして、パラレルシリアル変換器ロード信号（Ａ）１０７を生成する。
【０００７】
パラレルシリアル変換器ロード信号（Ａ）１０７のタイミングで、送信データレジスタ（Ａ）１０４からｎビットのパラレルシリアル変換器１０６への送信音声データのロード動作を行った後に、第２制御信号の立下りエッジ毎に、パラレルシリアル変換器１０６内の各ビットを出力側へ順次シフトさせてパラレルシリアル変換を行い、音声データ転送信号を生成する。このようにして、上記シリアルデータ転送方法で用いられる転送信号を発生する。
【０００８】
次に、音声データ受信回路７において、ｎビットのシリアルパラレル変換器１０９により、第２制御信号の立ち上がりエッジ毎に、音声データ送信回路１００からの音声データ転送信号を、その各ビットを次段側へ順次シフトさせながら取り込み、シリアルパラレル変換を行なう。
【０００９】
ｎビットの受信データレジスタ１０８により、ｎビットのシリアルパラレル変換器１０９に格納されているデータを、第１制御信号のエッジ毎に各ビット一斉に取り込み保持することで、受信データレジスタ１０８のｎビットデータは受信音声データ５として出力される。
【００１０】
このようにして、ｎビットの音声データ３を音声データ送信回路１００から音声データ受信回路７に転送することができる。
一方、送信付加データ４については、付加データ送信回路１０１において、音声データ送信回路１００により生成された第１制御信号および第２制御信号を用いて、音声データ３の場合と同様の処理が行われ、図６（ｅ）に示すような付加データ転送信号に変換される。
【００１１】
この付加データ転送信号は、音声データ転送信号の場合と同様の動作により、音声データ送信回路１００からの第１制御信号および第２制御信号を用いて、付加データ受信回路１０２に取り込まれ、音声データ受信回路７と同様の処理が行われて受信付加データ６が得られる。
【００１２】
以上のようにして、音声データ３および付加データ４を送信側から受信側へ転送して、音声データ３および付加データ４と同一の音声データ５および付加データ６を、受信側で得ることができる。ただしこの場合、音声データ３用の転送経路とは別に付加データ４用の転送経路を必要とする。
（従来例２）
図８は従来例２のシリアルデータ転送システムの構成例を示すブロック図およびシリアルデータ転送方法を説明するための波形図である。図８において、１１０は送信回路（II）、１１１は受信回路（II）である。
図８（ａ）の制御信号は、図８（ｂ）に示すように、音声データ３あるいは付加データ４の各ビット区切りに対応する信号であり、図８（ａ）の制御転送信号は、図８（ｃ）に示すように、音声データ３、付加データ４、音声データ３および付加データ４の各データ区切りを表す制御信号が混在した信号となるような転送方法で、転送される。
【００１３】
この方式は、図６（ｄ）、（ｅ）のような各データ転送信号に一部制御信号を加える方式であり、従来例１と比較して、転送速度を上昇させるとともに、少ない転送経路で音声データおよび付加データの転送を行っている。
【００１４】
【発明が解決しようとする課題】
しかしながら上記のような従来のシリアルデータ転送システムにおいて、音声データに加えて付加データの転送も行なう場合は、従来例１の構成では、転送方法が簡単であり、音声データ転送のみの場合の転送装置に付加データ用の転送装置を新たに追加するとともに、音声データは音声データ専用の転送経路で転送し付加データは付加データ専用の転送経路で転送するように、各データ専用の転送経路を設け、各データ転送をそれぞれ独立した転送経路で行なうために、高速に転送を行なうことができるが、必要とする転送経路が、音声データのみを転送する場合と比較して多くなるという問題点を有していた。
【００１５】
一方、従来例２の構成においては、音声データと付加データの転送を一括して行なうため、従来例１と比較して少ない経路で転送することも可能であるが、従来例１とは完全に転送方法が異なるため、受信側が音声データのみ必要な場合でも従来例１の音声データ受信回路を接続することができず、受信側の変更が必要になるという問題点を有していた。
【００１６】
本発明は、上記従来の問題点を解決するもので、余分な経路数を削減し簡単な構成で、従来の音声データのみの転送の場合と同じ経路数でも、音声データおよび付加データを高速に転送することができるとともに、受信側として、どのようなフォーマットの転送信号に対応した音声データ受信回路に対しても、音声データの転送を行うことができるデータ転送方法およびデータ転送システムを提供する。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載の送信装置は、音声データと前記音声データに対応した付加データからなる送信データを送信する送信装置であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの前記音声データの最終ビット出力が完了するようにした前記送信データを生成し、前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信することを特徴とする。
また、本発明の請求項２に記載の送信装置は、請求項１に記載の送信装置であって、前記第１の制御信号と前記第２の制御信号を生成する制御信号生成回路と、前記音声データと、前記付加データを格納するためのｎ＋ｍビットのレジスタと、前記ｎ＋ｍビットのレジスタから前記音声データと前記付加データを読み込み、前記シリアルデータへ変換し、前記送信データを生成するパラレルシリアル変換器とを備えていることを特徴とする。
また、本発明の請求項３に記載の送信装置は、請求項２に記載の送信装置であって、前記第１の制御信号のエッジから前記第２の制御信号のエッジの回数をカウントして、パラレルシリアル変換器ロード信号を生成する送信制御回路を更に備え、前記パラレルシリアル変換器は、前記パラレルシリアル変換器ロード信号のタイミングで、前記音声データと前記付加データを読み込み、前記第２の制御信号のエッジごとに、前記付加データ、前記音声データの順に前記シリアルデータへ変換することを特徴とする。
また、本発明の請求項４に記載の受信装置は、音声データと前記音声データに対応した付加データからなる送信データを受信する受信装置であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号と、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにされた前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得ることを特徴とする。
また、本発明の請求項５に記載の受信装置は、請求項４に記載の受信装置であって、前記パラレルデータへ変換するシリアルパラレル変換器と、前記受信付加データと前記受信音声データとを、それぞれ上位ｍビット、下位ｎビットに格納するためのｎ＋ｍビットレジスタとを備えていることを特徴とする。
また、本発明の請求項６に記載のデータ転送システムは、請求項１〜３のいずれかに記載の送信装置と、前記第１の制御信号と、前記第２の制御信号と、前記送信データを受信する受信装置と、前記第１の制御信号を送信するための経路と、前記第２の制御信号を送信するための経路と、前記送信データを送信するための経路とを備えたことを特徴とする。
また、本発明の請求項７に記載のデータ転送システムは、請求項１〜３のいずれかに記載の送信装置と、請求項４〜５のいずれかに記載の受信装置と、前記第１の制御信号を送信するための経路と、前記第２の制御信号を送信するための経路と、前記送信データを送信するための経路とを備えたことを特徴とする。
また、本発明の請求項８に記載の再生もしくは録音装置は、請求項１〜３のいずれかに記載の送信装置と、請求項４〜５のいずれかに記載の受信装置のいずれかを備えたことを特徴とする。
また、本発明の請求項９に記載の送信方法は、音声データと前記音声データに対応した付加データからなる送信データを送信する送信方法であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにした前記送信データを生成し、前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信することを特徴とする。
また、本発明の請求項１０に記載の受信方法は、音声データと前記音声データに対応した付加データからなる送信データを受信する受信方法であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号と、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにされた前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得ることを特徴とする。
また、本発明の請求項１１に記載のデータ転送方法は、音声データと前記音声データに対応した付加データからなる送信データを送信し、前記送信データを受信するデータ転送方法であって、前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにした前記送信データを生成し、前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信し、前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得ることを特徴とする。
また、本発明の請求項１２に記載の送信装置は、請求項１〜３のいずれかに記載の送信装置であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１３に記載の受信装置は、請求項４〜５のいずれかに記載の受信装置であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１４に記載のデータ転送システムは、請求項６〜７のいずれかに記載のデータ転送システムであって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１５に記載の再生もしくは録音装置は、請求項８に記載の再生もしくは録音装置であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１６に記載の送信方法は、請求項９に記載の送信方法であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１７に記載の受信方法は、請求項１０に記載の受信方法であって、前記付加データは、サブコードデータを含むことを特徴とする。
また、本発明の請求項１８に記載のデータ転送方法は、請求項１１に記載のデータ転送方法であって、前記付加データは、サブコードデータを含むことを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法について、それらの実施の形態としてシリアルデータ転送方法およびシリアルデータ転送システムを、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のシリアルデータ転送方法およびシリアルデータ転送システムを、１６ビットの音声データおよび１６ビットの付加データを転送する場合を例に挙げて説明する。
【００２８】
図１は本実施の形態１のシリアルデータ転送システムの構成を示すブロック図である。また、図３は同実施の形態１のシリアルデータ転送システムを説明するための概念図である。図１および図３において、１は送信回路、２は受信回路、３は送信する音声データ、４は送信する付加データ、５は受信した音声データ、６は受信した付加データ、７は音声データ受信回路、８は制御信号生成回路、９は送信データレジスタ、１０は送信制御回路、１１はｎ＋ｍビットパラレルシリアル変換器、１２は受信データレジスタ、１３はパラレルシリアル変換器ロード信号、１４はｎ＋ｍビットシリアルパラレル変換器である。
【００２９】
図２は同実施の形態１におけるシリアルデータ転送方法を説明するための波形図である。
図１の第２制御信号は、図２（ａ）に示すように、転送速度に応じた速さで各ビット毎に０と１を繰り返すと信号とし、図１の第１制御信号は、図２（ｂ）に示すように、第２制御信号のｎ＋ｍ回の立ち下がりエッジごとに０と１を繰り返す信号とし、図１の転送信号は、図２（ｃ）に示すように、付加データ、音声データの順にシリアルに転送されており、第１制御信号のエッジ時に送信音声データの最終ビット出力が完了する信号とする。
【００３０】
以上のようなシリアルデータ転送システムの動作について、その具体的な構成を示す図１、およびシリアルデータ転送方法を示す図２を用いて、以下に説明する。
【００３１】
送信回路１において、制御信号生成回路８により、第２制御信号および第１制御信号を生成し、送信制御回路１０により、第１制御信号のエッジから第２制御信号の立下りエッジの回数をカウントして、パラレルシリアル変換器ロード信号１３を生成する。
【００３２】
パラレルシリアル変換器ロード信号１３のタイミングで、送信データレジスタ９からｎ＋ｍビットのパラレルシリアル変換器１１への送信音声データおよび送信付加データのロード動作を行い、パラレルシリアル変換器１１により、第２制御信号の立下りごとに、付加データ、音声データの順にパラレルシリアル変換を行い、転送信号を生成する。このようにして上記の転送方法で用いられる信号を発生する。
【００３３】
受信回路２おいて、ｎ＋ｍビットのシリアルパラレル変換器１４により、送信回路１からの第２制御信号の立ち上がりエッジ毎に、送信回路１からの転送信号を取り込み、内部で順次シフトしながらシリアルパラレル変換を行なう。
【００３４】
ｎ＋ｍビットの受信データレジスタ１２において、ｎ＋ｍビットシリアルパラレル変換器１４に格納されているデータを、第１制御信号のエッジ毎に取り込み保持することで、受信データレジスタ１２の下位ｎビットデータは受信音声データとなり、上位ｍビットデータは受信付加データとなる。
【００３５】
さらに図３（ｂ）に示すように、受信側が従来の音声データ受信回路７の場合には、ｎ＋ｍビットシリアルパラレル変換器１４の代わりに、ｎビットシリアルパラレル変換器でシリアルパラレル変換を行っており、第１制御信号のエッジ時に、ｎ＋ｍビットシリアルパラレル変換器１４の代わりに、ｎビットシリアルパラレル変換器に保持されているデータを、受信データレジスタ１２に格納する。
【００３６】
第１制御信号のエッジから１６ビット以前のデータすなわち付加データは、ｎ回以上第２制御信号の立ち上がりエッジが来るため、ｎビットシリアルパラレル変換器の部分で付加データは無視され、ｎビットシリアルパラレル変換器には、第１制御信号のエッジからｎビット以降のデータ、すなわち音声データのみが残る。
【００３７】
したがって、従来の音声データ受信回路７を接続した場合でも、音声データだけの転送は可能である。
このようなデータ転送方法を用いることで、従来のような音声データのみの転送の場合と同じ経路数でも、音声データと付加データの転送を行なうことができる。
【００３８】
さらに、この方法では、従来の音声データ転送回路と比較して、ほぼ同様の構成であるため、音声データ転送方法による場合と同程度に高速転送を行なうことができ、付加データを転送するために追加する回路も少なくすることができる。（実施の形態２）
以下、実施の形態１のシリアルデータ転送方法で、付加データとして、音声データのパリティを同時転送する場合を、実施の形態２として説明する。
【００３９】
図４は本実施の形態２のシリアルデータ転送システムの構成を示すブロック図である。図４において、１５はパリティ生成回路、１６はパリティ検出回路、１７は補間回路、１８は補間音声データである。
【００４０】
パリティ生成回路１５により、送信音声データ３よりパリティを生成して、送信付加データとし、この付加データと音声データとを本シリアルデータ転送方法で転送し、受信回路２で、受信音声データおよび受信付加データを得る。
【００４１】
パリティ検出回路１６において、受信回路２からの受信付加データおよび受信音声データのパリティを確認し、音声データの誤りを検出する。パリティ検出回路１６にて誤りと検出された場合は、補間回路１７にて音声データに対する補間を行ない補間音声データ１８を得ることで、転送経路に異常があった場合でも、音声データとしてほぼ問題のないデータを得ることができる。
【００４２】
従来例１の転送形式は、従来例２の転送形式と比較して、制御信号とデータ信号が独立しているため、信頼性が高い転送形式であったが、データ転送経路でのノイズ等による誤り検出することが不可能であった。またパリティデータのみを別経路で送る場合であれば、パリティデータ経路が異常で音声データ転送経路が正常であった場合、音声データ経路は正常であるにもかかわらず、異常と判定してしまう確率が高くなってしまう。
【００４３】
しかし本実施の形態２のように転送を行なうことで、データ転送経路でのノイズ等による誤りを検出することが可能となり、本転送方法では、パリティデータ経路と音声データ経路を同一経路で送ることができるため、両経路の正常・異常が一致するため転送経路の異常の検出できる確立が高くなり、従来と比較して、高い信頼性のデータ転送が可能となる。
【００４４】
なお、上記の実施の形態２では、パリティで説明をおこなったが、パリティではなく音声データの誤り符号を付加データとして転送し、補間回路を補間回路ではなく訂正回路とすることで、誤りの検出だけでなく訂正も行なうことで、音声データのように補間可能なデータではなく、一般的な補間不可能なデジタルデータの場合にも利用でき、さらに信頼性の高い転送方法とすることができる。
（実施の形態３）
以下、実施の形態１のシリアルデータ転送方法で、付加データとして、送信側の内部における作動状態等の内部状態をテスト評価するために、内部状態を表すデータ信号も同時転送する場合を、実施の形態３として説明する。
【００４５】
図５は本実施の形態３のシリアルデータ転送システムの構成を示すブロック図である。図５において、１９は内部データ、２０は選択信号である。また、図５（ａ）は通常の使用状態、図５（ｂ）は評価テストの状態とする。
【００４６】
図５（ａ）の通常使用状態では、選択信号２０はダミーデータを選択しており、付加データ部分のデータは特別な意味を持つものではなく、受信側には、本実施の形態のシリアル転送方法による音声データおよび付加データの受信が可能な受信回路２、あるいは音声データのみを受信する従来の音声データ受信回路７のどちらを接続してもよく、必要とされる音声データのみを受信することができる。
【００４７】
しかし、図５（ｂ）の評価テスト状態では、選択信号２０は内部データ１９を選択しており、付加データとして内部データ１９が転送され、本実施の形態のシリアル転送方法による音声データおよび付加データの受信が可能な受信回路２を接続することで、受信側で、内部データのモニタを行なうことができ、送信側の内部における作動状態等の内部状態をテスト評価することができる。
【００４８】
このようにして、付加データとして内部データを転送するかしないかを切り替えることにより、端子の追加や外部仕様を変えることなく、送信側の内部信号を、受信側でモニタすることが可能になるため、回路のテストおよび評価を容易に行なうことができる。
（実施の形態４）
以下、実施の形態１のシリアルデータ転送方法で、音声データとして、ＣＤ（コンパクトディスク）の音声データを転送すると同時に、付加データとしてコンパクトディスクに記録されている音声データ以外のデータであるサブコードデータを同時転送する場合を、実施の形態４として説明する。
【００４９】
通常、ＣＤにおいては、１６ビットのデータ２４個ごとに８ビットのサブコードデータが付加されており、音声データ２４×９８個ごとにサブコードデータ９６個があり、それら９６個をひとまとまりのデータとしてサブコードは使用される。
【００５０】
そのため音声データとともにサブコードデータを付加データとして転送する場合は、各８ビットサブコードデータの区切りと９６個のサブコードデータの区切りを判別する必要がある。
【００５１】
そこで付加データとして９ビットデータを転送することとし、その付加データの下位８ビットをサブコードデータ、上位１ビットを区切りをあらわすデータとする。たとえば音声データ２４個ごとに付加データの上位ビットを反転させ、上位ビットが同一の値の場合は、同一のサブコードを付加データの下位８ビットとすることで、容易に各８ビットサブコードデータの区切りを検出することができる。
【００５２】
また、９６個のサブコードデータの区切りとして、音声データ２４×９８個ごとにサブコードデータ９６個しかないため、音声データ２４×２個分は、付加データの最上位ビットを、通常は２４個ごとに反転するものを１２個ごととすることで、９６個のサブコードデータの区切りを判別することができる。
【００５３】
以上のようにして、単一の経路でＣＤに記録されているすべてのデータを転送することが可能となる。
そのため、ＣＤの内容のコピー等を行なう場合など単一の経路で高速に元のコンパクトディスク内容の、時間データおよびタイトル等の転送をおこなうことができる。
【００５４】
また、この場合は、このデジタル音声データシリアルフォーマットで転送できる付加データのレートに対して、サブコードデータのレートは十分に低いため、付加データの最上位ビットを同期信号をとすることで、容易にサブコード区切り位置を検出可能なフォーマットとすることができる。
【００５５】
【発明の効果】
以上のように本発明によれば、ｎビット音声データおよびｍビット付加データを転送する場合、送信側で、生成した各データのビット区切り対応の第２制御信号と、第２制御信号の一方のエッジのｎ＋ｍ回毎に０、１を繰り返す第１制御信号とに基づいて、ｎビット音声データおよびｍビット付加データを、第２制御信号のタイミングでｎ＋ｍビットのパラレルシリアル変換器によりパラレルシリアル変換を行い、第１制御信号のエッジ時に各音声データの最終ビット出力が完了するようにした転送信号を生成し、これら第２制御信号、第１制御信号および転送信号を送信側出力とし、受信側で、第２制御信号を用いてｎ＋ｍビットシリアルパラレル変換器でシリアルパラレル変換を行ない、第１制御信号のエッジ時に、ｎ＋ｍビットシリアルパラレル変換器に格納されているデータの下位ｎビットデータを受信した音声データ、上位ｍビットデータを受信した付加データとして、ｎビット音声データおよびｍビット付加データを得ることにより、音声データと付加データの転送を、音声データのみの転送の場合と同じ経路数で行なうことができる。
【００５６】
そのため、余分な経路数を削減し簡単な構成で、従来の音声データのみの転送の場合と同じ経路数でも、音声データおよび付加データを高速に転送することができるとともに、受信側として、どのようなフォーマットの転送信号に対応した音声データ受信回路に対しても、音声データの転送を行うことができる。
【００５７】
また、付加データに音声データのパリティ等を付加することにより、従来の音声データ転送と比較して、信頼性の高い高速な転送を実現することができる。
さらに、付加データとして、送信側の内部状態を表す内部データ信号を付加することにより、新たに端子を追加することなく内部データを転送して、送信側の内部状態を簡単にモニタすることができる。
【００５８】
また、付加データとして、時間データ以外のデータ信号を転送することにより、そのデータ信号を、例えば録音装置などの各種機能制御等に利用することもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のシリアルデータ転送システムの構成を示すブロック図
【図２】同実施の形態１におけるシリアルデータ転送方法を説明するための波形図
【図３】同実施の形態１のシリアルデータ転送システムを説明するための概念図
【図４】本発明の実施の形態２のシリアルデータ転送システムの構成を示すブロック図
【図５】本発明の実施の形態３のシリアルデータ転送システムの構成を示すブロック図
【図６】従来のシリアルデータ転送システムの一構成例を示すブロック図およびシリアルデータ転送方法を説明するための波形図
【図７】同従来例における音声データ転送部分の内部構成を示すブロック図
【図８】従来のシリアルデータ転送システムの他の構成例を示すブロック図およびシリアルデータ転送方法を説明するための他の波形図
【符号の説明】
１ 送信回路
２ 受信回路
３ 送信音声データ
４ 送信付加データ
５ 受信音声データ
６ 受信付加データ
７ 音声データ受信回路
８ 制御信号生成回路
９ 送信データレジスタ
１０ 送信制御回路
１１ ｎ＋ｍビットパラレルシリアル変換器
１２ 受信データレジスタ
１３ パラレルシリアル変換器ロード信号
１４ ｎ＋ｍビットシリアルパラレル変換器
１５ パリティ生成回路
１６ パリティ検出回路
１７ 補間回路
１８ 補間音声データ
１９ 内部データ
２０ 選択信号
１００ 音声データ送信回路
１０１ 付加データ送信回路
１０２ 付加データ受信回路
１０３ 制御信号生成回路（Ａ）
１０４ 送信データレジスタ（Ａ）
１０５ 送信制御回路（Ａ）
１０６ ｎビットパラレルシリアル変換器
１０７ パラレルシリアル変換器ロード信号（Ａ）
１０８ 受信データレジスタ（Ａ）
１０９ ｎビットシリアルパラレル変換器
１１０ 送信回路（II）
１１１ 受信回路（II）
Claims (18)
- 音声データと前記音声データに対応した付加データからなる送信データを送信する送信装置であって、
前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、
前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの前記音声データの最終ビット出力が完了するようにした前記送信データを生成し、
前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信する
ことを特徴とする送信装置。 - 前記第１の制御信号と前記第２の制御信号を生成する制御信号生成回路と、
前記音声データと、前記付加データを格納するためのｎ＋ｍビットのレジスタと、
前記ｎ＋ｍビットのレジスタから前記音声データと前記付加データを読み込み、前記シリアルデータへ変換し、前記送信データを生成するパラレルシリアル変換器とを備えている
ことを特徴とする請求項１に記載の送信装置。 - 前記第１の制御信号のエッジから前記第２の制御信号のエッジの回数をカウントして、パラレルシリアル変換器ロード信号を生成する送信制御回路を更に備え、
前記パラレルシリアル変換器は、前記パラレルシリアル変換器ロード信号のタイミングで、前記音声データと前記付加データを読み込み、前記第２の制御信号のエッジごとに、前記付加データ、前記音声データの順に前記シリアルデータへ変換する
ことを特徴とする請求項２に記載の送信装置。 - 音声データと前記音声データに対応した付加データからなる送信データを受信する受信装置であって、
前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号と、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにされた前記送信データを受信し、
前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得る
ことを特徴とする受信装置。 - 前記パラレルデータへ変換するシリアルパラレル変換器と、
前記受信付加データと前記受信音声データとを、それぞれ上位ｍビット、下位ｎビットに格納するためのｎ＋ｍビットレジスタとを備えている
ことを特徴とする請求項４に記載の受信装置。 - 請求項１〜３のいずれかに記載の送信装置と、
前記第１の制御信号と、前記第２の制御信号と、前記送信データを受信する受信装置と、
前記第１の制御信号を送信するための経路と、
前記第２の制御信号を送信するための経路と、
前記送信データを送信するための経路とを備えた
ことを特徴とするデータ転送システム。 - 請求項１〜３のいずれかに記載の送信装置と、
請求項４〜５のいずれかに記載の受信装置と、
前記第１の制御信号を送信するための経路と、
前記第２の制御信号を送信するための経路と、
前記送信データを送信するための経路とを備えた
ことを特徴とするデータ転送システム。 - 請求項１〜３のいずれかに記載の送信装置と、
請求項４〜５のいずれかに記載の受信装置のいずれかを備えた
ことを特徴とする再生もしくは録音装置。 - 音声データと前記音声データに対応した付加データからなる送信データを送信する送信方法であって、
前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、
前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにした前記送信データを生成し、
前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信する
ことを特徴とする送信方法。 - 音声データと前記音声データに対応した付加データからなる送信データを受信する受信方法であって、
前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号と、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにされた前記送信データを受信し、
前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得る
ことを特徴とする受信方法。 - 音声データと前記音声データに対応した付加データからなる送信データを送信し、前記送信データを受信するデータ転送方法であって、
前記送信データの送信速度に応じた速さで各ビット毎に０と１を繰り返す第２の制御信号と、前記第２の制御信号のｎ＋ｍ回のエッジ毎に０と１を繰り返す第１の制御信号を生成し、
前記第１の制御信号と第２の制御信号に基づいて、ｎビットの前記音声データとｍビットの前記付加データをｎ＋ｍビットのシリアルデータへ変換し、前記第１の制御信号のエッジ時に前記ｎビットの音声データの最終ビット出力が完了するようにした前記送信データを生成し、
前記第１の制御信号と、前記第２の制御信号と、前記送信データを送信し、
前記送信データを受信し、前記第２の制御信号を用いて前記送信データをパラレルデータへ変換し、前記送信データの上位ｍビットデータを受信付加データ、下位ｎビットデータを受信音声データとして得る
ことを特徴とするデータ転送方法。 - 前記付加データは、サブコードデータを含むことを特徴とする請求項１〜３のいずれかに記載の送信装置。
- 前記付加データは、サブコードデータを含むことを特徴とする請求項４〜５のいずれかに記載の受信装置。
- 前記付加データは、サブコードデータを含むことを特徴とする請求項６〜７のいずれかに記載のデータ転送システム。
- 前記付加データは、サブコードデータを含むことを特徴とする請求項８に記載の再生もしくは録音装置。
- 前記付加データは、サブコードデータを含むことを特徴とする請求項９に記載の送信方法。
- 前記付加データは、サブコードデータを含むことを特徴とする請求項１０に記載の受信方法。
- 前記付加データは、サブコードデータを含むことを特徴とする請求項１１に記載のデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057513A JP4511063B2 (ja) | 2001-03-02 | 2001-03-02 | 送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057513A JP4511063B2 (ja) | 2001-03-02 | 2001-03-02 | 送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261716A JP2002261716A (ja) | 2002-09-13 |
| JP4511063B2 true JP4511063B2 (ja) | 2010-07-28 |
Family
ID=18917377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057513A Expired - Fee Related JP4511063B2 (ja) | 2001-03-02 | 2001-03-02 | 送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4511063B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139453B2 (en) | 2006-09-22 | 2012-03-20 | Panasonic Corporation | Buffering control method, and buffering control device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637847A (ja) * | 1992-07-13 | 1994-02-10 | Victor Co Of Japan Ltd | シリアルデータ送信機及び受信機 |
| JPH08256131A (ja) * | 1995-03-16 | 1996-10-01 | Matsushita Electric Ind Co Ltd | 音声パケット補間装置 |
| JPH1146171A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | 時分割多重化信号分離装置 |
| JPH11284624A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Corp | データ変換装置 |
| JPH11284606A (ja) * | 1998-03-30 | 1999-10-15 | Canon Inc | 通信システムおよび方法 |
| JP2000253094A (ja) * | 1999-02-25 | 2000-09-14 | Denso Corp | シリアル通信方法及びシリアル通信装置 |
| JP2001127826A (ja) * | 1999-10-28 | 2001-05-11 | Ricoh Co Ltd | 同期シリアル通信コントローラ |
-
2001
- 2001-03-02 JP JP2001057513A patent/JP4511063B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637847A (ja) * | 1992-07-13 | 1994-02-10 | Victor Co Of Japan Ltd | シリアルデータ送信機及び受信機 |
| JPH08256131A (ja) * | 1995-03-16 | 1996-10-01 | Matsushita Electric Ind Co Ltd | 音声パケット補間装置 |
| JPH1146171A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | 時分割多重化信号分離装置 |
| JPH11284624A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Corp | データ変換装置 |
| JPH11284606A (ja) * | 1998-03-30 | 1999-10-15 | Canon Inc | 通信システムおよび方法 |
| JP2000253094A (ja) * | 1999-02-25 | 2000-09-14 | Denso Corp | シリアル通信方法及びシリアル通信装置 |
| JP2001127826A (ja) * | 1999-10-28 | 2001-05-11 | Ricoh Co Ltd | 同期シリアル通信コントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002261716A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8363751B2 (en) | Communication method and communication system | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| KR850001444B1 (ko) | 디지탈 신호 처리장치 | |
| JP4511063B2 (ja) | 送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 | |
| US7251304B2 (en) | Bit synchronizing circuit configured to obviate errors from meta-stability | |
| JP4444570B2 (ja) | 検出装置、検出方法、及びプログラム | |
| JP2004180113A5 (ja) | ||
| EP0408754B1 (en) | Interframe deinterlave switching circuit | |
| JP3825847B2 (ja) | 通信装置 | |
| JP2656345B2 (ja) | デイジタル信号伝送装置 | |
| JP3252681B2 (ja) | ディジタルデータ出力装置 | |
| JP2817803B2 (ja) | シンク発生方法 | |
| JPH01196774A (ja) | データ種別検出装置 | |
| JPS61126670A (ja) | デイジタル符号誤り補正装置 | |
| JP2806127B2 (ja) | バイポーラ信号ユニポーラ信号間の信号変換回路 | |
| EP1732280A1 (en) | Network system | |
| JPS5818027B2 (ja) | シンゴウデンソウホウシキ | |
| KR100230423B1 (ko) | 디지탈 다기능 디스크 시스템에서의 서브코드 q채널 인터페이스 장치 | |
| JP3838301B2 (ja) | ディジタル信号受信回路 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPH07162315A (ja) | 復調回路 | |
| JP2002158629A (ja) | データ転送エラー制御システムとその方法 | |
| JPS61142576A (ja) | デジタル信号再生装置 | |
| JPH0374984B2 (ja) | ||
| JPH1028146A (ja) | 符号誤り訂正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4511063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |