JP2000253094A - シリアル通信方法及びシリアル通信装置 - Google Patents

Abstract

(57)【要約】 【課題】コマンドに対応する処理に時間を要する場合に
も通信速度を向上させる。 【解決手段】第１，第２のマイコン１０，２０はマスタ
／スレーブの関係にあり、周知のＣＰＵ、ＲＯＭ、ＲＡ
Ｍの他、通信制御部及びシリアル通信ブロック等の構成
を各々有する。第２のマイコン２０には、第１のマイコ
ン１０から一定周期でシリアル通信クロック（ＳＣＬ
Ｋ）が連続送信される。各マイコンのシリアル通信ブロ
ック１７，２９は、切替可能な一対のシフトレジスタを
有する。そして、通信制御部１６，２８は、相手側のマ
イコンから送信される信号（ＳＲＸＤ）を所定クロック
数分読み取り、次の所定クロック数の間に、前記読み取
った信号（ＳＲＸＤ）中の処理コマンドに従って処理を
行い、更にその次の所定クロック数の間に、前記処理コ
マンドに対応した処理結果（ＳＴＸＤ）を相手側のマイ
コンに送信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば車両用エン
ジンの電子制御装置（エンジンＥＣＵ）におけるシリア
ル通信技術に係り、複数のマイクロコンピュータ（マイ
コン）間でシリアル通信を行うシリアル通信方法及びシ
リアル通信装置に関する。

【０００２】

【従来の技術】この種の従来技術として、特開平９−２
８２２６５号公報の装置が知られており、同公報の装置
はマスタ／スレーブの関係を有する２つのマイコン間で
双方向にデータ（メッセージ）をシリアル通信するもの
として構成されている。例えば、マスタ側マイコンは点
火時期制御や燃料噴射制御等、主要なエンジン制御を司
り、スレーブ側マイコンはエンジン制御に必要な各種セ
ンサによるセンシングデータのＡ／Ｄ変換、負荷演算や
その他補助的な制御を行う。ここで、同公報の装置にあ
ってはシリアル通信クロックに同期してメッセージが送
信され、マイコン間で授受されるメッセージには、例え
ばＡ／Ｄ変換やＲＡＭ読み出しのデータの他に、それら
各処理の要求コマンドが含まれる。

【０００３】実際のデータ通信に際しては、クロックの
最初の立ち下がりに同期して処理完了信号（同公報図６
のＥＯＣＴ信号）がひとまず論理ハイレベルに立ち上げ
られると共に、各マイコンのシフトレジスタに各々セッ
トされているメッセージが交換される。そして、１セッ
ト分のメッセージ交換が終了すると、クロックが一旦停
止され、それに伴い処理完了信号（ＥＯＣＴ）が論理ロ
ーレベルに立ち下げられる。その後、スレーブ側マイコ
ンは、マスタ側マイコンから受信したメッセージ内の要
求コマンドに従いＡ／Ｄ変換、ＲＡＭデータ読み出し
等、所定の処理を実行し、その処理が終了した時点で処
理完了信号（ＥＯＣＴ）を再び論理ハイレベルに立ち上
げる。マスタ側マイコンは、処理完了信号が論理ハイレ
ベルに立ち上げられたことによりデータ送信の準備がで
きた旨を判断し、クロックを再起動させて次のメッセー
ジをスレーブ側マイコンへ送信する。

【０００４】

【発明が解決しようとする課題】ところで、上記特開平
９−２８２２６５号公報の装置では、スレーブ側マイコ
ンが要求コマンドに応じた所定の処理を実行している間
（同公報の図６で言えば、ＥＯＣＴ＝Ｌの間）、クロッ
クが停止して通信が中断される。特に、マスタ側マイコ
ンからの要求がＡ／Ｄ変換である場合など、スレーブ側
マイコンでの処理時間を要する場合には通信停止の時間
が長くなる。従って、通信している時間に比べて通信が
停止している時間が大きくなり、通信速度を向上させる
ことが困難となる。またかかる装置では、スレーブ応答
用通信線（ＥＯＣＴ線）が不可欠となり、構成の簡素化
を図る上で不都合であった。

【０００５】上記装置に対し、スレーブ応答用通信線
（ＥＯＣＴ線）を用いず、一定時間の経過後に次のメッ
セージ（コマンド及びデータ）を送信する方法も考えら
れる。すなわち、スレーブ側マイコンでは、クロックに
同期してメッセージを受信した後、要求コマンドに従っ
て所定の処理（Ａ／Ｄ変換やＲＡＭ書き込みの処理）を
行い、更にその後、当該スレーブ側マイコンの処理が確
実に終了する一定時間（例えば４０μｓ）毎に次のメッ
セージを受信する。ここで、スレーブ側マイコンの処理
が終了しようと終了しまいと、マスタ側マイコンは一定
時間４０μｓ毎に次のメッセージを送信する。なお、ス
レーブ側マイコンでの処理が正しく終了したかどうか
は、送信されてきたメッセージ内の識別ビットから判断
される。

【０００６】しかしこの場合、スレーブ応答用通信線
（ＥＯＣＴ線）は不要となるものの、スレーブ側マイコ
ンでの処理が確実に終了する一定時間（４０μｓ）を待
ってから次のメッセージを送信する必要があるため、特
開平９−２８２２６５号公報の装置よりも更に通信時間
が長くなるという問題があった。

【０００７】また既存の通信方法として、特開平９−２
８２２６５号公報とは異なり、全てのメッセージの送信
が終了するまでクロックを停止させないものもあるが、
マスタ側マイコンからの要求コマンドがＲＡＭデータの
読み出しや書き込みの他、Ａ／Ｄ変換等、処理時間を要
するものを含む場合、スレーブ側マイコンでの処理時間
を要し、実質上、適用が不可能となる。

【０００８】因みに、他の従来技術として特許第２７１
９７３４号公報のシリアル通信装置では、マスタ側及び
スレーブ側の間にクロック、マスタデータ及びスレーブ
データ用の各通信線と、同期初期化要求及びスレーブ応
答用の各制御線とを設けている。そして、マスタ側装置
は、マスタデータの送信開始時又はスレーブデータ受信
開始時に同期初期化要求を送信し、他方、スレーブ側装
置は、マスタデータの受信後とスレーブデータ送信前に
スレーブ応答を送信する。ところが、かかる装置におい
ても、コマンドの実施に際して通信が中断される、スレ
ーブ応答用通信線を要する、といった問題があった。

【０００９】本発明は、上記問題に着目してなされたも
のであって、第１の目的は、コマンドに対応する処理に
時間を要する場合にも通信速度を向上させることができ
るシリアル通信方法及びシリアル通信装置を提供するこ
とである。また第２の目的は、構成の簡素化を図ること
ができるシリアル通信装置を提供することである。

【００１０】

【課題を解決するための手段】本発明のシリアル通信方
法及びシリアル通信装置では、一定周期で連続送信され
るシリアル通信クロックに同期して、相手側のマイクロ
コンピュータからの処理コマンドを受信すると共に該処
理コマンドに対応した処理結果を送信することを前提と
する。

【００１１】請求項１に記載の発明ではその特徴とし
て、相手側のマイクロコンピュータから送信される信号
を所定クロック数分読み取り、次の所定クロック数の間
に、前記読み取った信号中の処理コマンドに従って処理
を行い、更にその次の所定クロック数の間に、前記処理
コマンドに対応した処理結果を相手側のマイクロコンピ
ュータに送信する。

【００１２】上記発明によれば、所定クロック数分を１
セットとする通信データは、一定周期で連続送信される
シリアル通信クロックに同期して途切れることなく送信
される。このとき、所定クロック数毎の任意の一期間で
は、所定クロック数分のデータが相手側のマイクロコン
ピュータから受信される他、前回受信したコマンドに対
応した処理結果がセットされると共に、その時のデータ
受信と引き替えに、前々回受信したコマンドの処理結果
が送信されることとなる。すなわち、データの送受信と
コマンドの実施とが同時進行され、こうした動作が通信
中に繰り返される。従って、処理コマンドに対応する処
理が例えばＡ／Ｄ変換であり、その処理に時間を要する
場合であってもコマンド毎に通信が中断されることはな
く、通信速度を向上させることができる。この場合、同
一の通信時間で比較すると、従来の通信方法よりも大量
のデータ転送が可能となる。

【００１３】請求項２に記載の発明では、切り替え可能
な一対のレジスタと、所定クロック数毎に前記レジスタ
の通信／非通信の状態を交互に切り替える切替手段と、
一方のレジスタでシリアル通信が行われる時、他方のレ
ジスタを使い、前回受信した処理コマンドに従って処理
を行いその処理結果をセットする通信制御手段と、を備
える。

【００１４】本発明によれば、レジスタの一方のみを使
ってデータ通信が行われ、それと同時に、データ通信を
行っていない他方のレジスタでは、前回受信した処理コ
マンドに従って処理が行われると共にその処理結果がセ
ットされる。そして、所定クロック数後にレジスタが切
り替えられると、それまで通信を行っていたレジスタで
はコマンドの実施に伴う処理結果がセットされると共
に、他方のレジスタでは、切り替え前にセットされた処
理結果が相手側のマイクロコンピュータへ送信される。
なお、このデータ送信と引き替えに、所定クロック数分
の新たなデータが受信される。

【００１５】こうして一対のレジスタを交互に使い通信
を行うことで、受信直後の処理コマンドを一時的に退避
させ、その退避先で所定の処理を行わせることができ
る。従って、処理コマンドに対応する処理が例えばＡ／
Ｄ変換であり、その処理に時間を要する場合であっても
コマンド毎に通信が中断されることはなく、通信速度を
向上させることができる。また更に、所定クロック数分
の通信毎に通信準備が完了したかどうかをチェックする
必要がないため、スレーブ応答用通信線（例えば特開平
９−２８２２６５号公報のＥＯＣＴ線）が削除でき、構
成の簡素化を図ることができる。

【００１６】また、請求項３に記載の発明では、相手側
のマイクロコンピュータとの間で通信データを送受信す
るための第１のレジスタと、該第１のレジスタの通信デ
ータを一時的に格納するための第２のレジスタと、第１
のレジスタにて所定クロック数分のデータを受信する
と、当該データを第２のレジスタに読み出し且つその中
の処理コマンドに対応した処理結果を第２のレジスタに
セットし、所定クロック数が経過した時点で、前記処理
結果を第１のレジスタに書き込むと共に、次の受信デー
タを第２のレジスタに読み出す通信制御手段と、を備え
る。

【００１７】本発明によれば、第２のレジスタでは、所
定クロック数分の受信データを読み出すと、該データ中
における処理コマンドに従って処理が行われると共に、
その処理結果がセットされる。そして、所定クロック数
が経過した時点で、前記処理結果が第１のレジスタに書
き込まれると共に、次の受信データが第２のレジスタに
読み出される。その後、前記処理結果が第１のレジスタ
から相手側のマイクロコンピュータへ送信され、このデ
ータ送信と引き替えに、所定クロック数分の新たなデー
タが第１のレジスタで受信される。

【００１８】こうして通信専用の第１のレジスタと処理
専用の第２のレジスタとを使い通信を行うことで、受信
直後の処理コマンドを一時的に退避させ、その退避先で
所定の処理を行わせることができる。従って、処理コマ
ンドに対応する処理が例えばＡ／Ｄ変換であり、その処
理に時間を要する場合であってもコマンド毎に通信が中
断されることはなく、通信速度を向上させることができ
る。また更に、所定クロック数分の通信毎に通信準備が
完了したかどうかをチェックする必要がないため、スレ
ーブ応答用通信線（例えば特開平９−２８２２６５号公
報のＥＯＣＴ線）が削除でき、構成の簡素化を図ること
ができる。

【００１９】請求項４に記載の発明では、請求項３に記
載の発明において、前記第２のレジスタは、所定クロッ
ク数分のデータをそれぞれ格納可能な一対のレジスタか
らなり、前記通信制御手段は、第１のレジスタにて受信
した所定クロック数分のデータを一方の第２のレジスタ
に読み出し、該読み出した処理コマンドの実施後、処理
結果を他方の第２のレジスタにセットする。

【００２０】つまり、第１のレジスタでの所定クロック
数分のデータ受信が完了したタイミングでは、 ・第１のレジスタの受信データを第２のレジスタに読み
出す。 ・第２のレジスタの処理結果を第１のレジスタに書き込
む。 といった各処理を行うが、上記の如く一対の第２のレジ
スタを用いることで、それら各処理を効率良く行うこと
ができる。

【００２１】請求項５に記載の発明では、請求項４に記
載の発明において、前記第１のレジスタは、所定クロッ
ク数分のデータを受信するための受信部と、同じく所定
クロック数分のデータを送信するための送信部とを持
つ。

【００２２】上記構成によれば、第１のレジスタが受信
部と送信部とを各々持つことで、第１のレジスタでのデ
ータ受信後には、受信部の受信データが第２のレジスタ
に読み出され、それと同時に、第２のレジスタの処理結
果が送信部に書き込まれる。つまり、これらデータ読み
出し／書き込みの処理を同時に行うことができ、その処
理時間が短縮される。従って、シリアル通信の更なる高
速化が可能となる。

【００２３】請求項６に記載の発明では、請求項２〜５
の何れかに記載の発明において、所定周期で通信同期の
ための通信同期初期化信号を受信する。本構成によれ
ば、ノイズ等に起因してクロックのずれが発生しても、
通信同期初期化信号を定期的に受信することでその不都
合な状態が解消される。すなわち、通信の同期化が改め
てなされ、適正なるシリアル通信が継続できる。

【００２４】請求項７に記載の発明では、請求項２〜６
の何れかに記載の発明において、連続Ａ／Ｄ変換要求の
コマンドを受信した時、通信とは独立して該連続Ａ／Ｄ
変換を行ってその結果を順次メモリに記憶し、その間に
相手側の他のコマンドを実行し、連続Ａ／Ｄ変換の終了
後、Ａ／Ｄ結果取り込みのコマンドを受信すると、前記
Ａ／Ｄ変換の結果を送信する。

【００２５】本構成によれば、連続Ａ／Ｄ変換の要求に
伴い該Ａ／Ｄ変換に長い時間を要する場合にも、それに
より通信が中断されることはなく、そのＡ／Ｄ変換時間
を利用して相手側の他のコマンドが実施される。連続Ａ
／Ｄ変換の結果はメモリに一旦記憶された後、取り込み
コマンドに従い相手側に送信される。従って、通信の効
率化並びに迅速化が実現できる。

【００２６】請求項８に記載の発明では、請求項２〜７
の何れかに記載の発明において、受信したコマンドが定
義されていない不当コマンドであれば、それ以降の通信
を強制停止させるべく停止信号を出力する。この場合、
クロックずれ等に起因して不正な通信が行われ誤った処
理が実施される、といった不具合が未然に防止できる。

【００２７】

【発明の実施の形態】（第１の実施の形態）以下、この
発明のシリアル通信方法及びシリアル通信装置を具体化
した一実施の形態を図面に従って説明する。

【００２８】第１の実施の形態では、各種のエンジン制
御を司る車両用電子制御ユニット（エンジンＥＣＵ）に
あってマスタ／スレーブの関係にある２つのマイコンを
備える。そして、同ＥＣＵでは、両マイコン間を接続す
る各種通信線を介してシリアル通信が行われる。先ずは
図１を参照して、同実施の形態の装置が適用されるエン
ジンＥＣＵについてその全体の構成を説明する。

【００２９】本通信システムにおいて、第１のマイコン
１０は、図示しないエンジンの燃料噴射量制御や点火時
期制御を行うマイコンであり、本シリアル通信の主導権
を握るマスタ側マイコンとしての役割を担う。また、第
２のマイコン２０は、エンジンに取り付けられた各種セ
ンサ（図示略）からそれらセンシングデータを取り込む
と共に、例えばノック制御や負荷制御等の補助的な制御
を主に実行するマイコンであり、スレーブ側マイコンと
しての役割を担う。第２のマイコン２０には、空気流量
や水温等、各種センシングデータのＡ／Ｄ変換を行うＡ
／Ｄ変換器が内蔵されており、当該第２のマイコン２０
は第１のマイコン１０からの要求に従いＡ／Ｄ変換を実
施する。

【００３０】なお因みに、例えば第２のマイコン２０に
よるノック制御の実施に際しては、車種毎に設定される
仕様別データが第１のマイコン１０から第２のマイコン
２０に送信され、この送信された仕様別データに基づき
ノック制御が実施される。つまり、本実施の形態のエン
ジンＥＣＵでは、車種毎の仕様変更に関係なく第２のマ
イコン２０が共通化されるようになっている。

【００３１】第１のマイコン１０は、制御量としての燃
料噴射量や点火時期等を演算するＣＰＵ１１、プログラ
ムメモリとして用いられるＲＯＭ１２、データメモリと
して用いられるＲＡＭ１３、点火信号や燃料噴射信号な
どを出力する出力バッファ１４をはじめ、クロック発生
回路１５、通信制御部１６及びシリアル通信ブロック１
７を備える。これらＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１
３、出力バッファ１４及び通信制御部１６は、共通のバ
スＢ１を介して接続されている。

【００３２】クロック発生回路１５は、所定の周波数で
シリアル通信用のシフトクロックＳＣＬＫを発生する発
振子１５１と、通信制御部１６によりオン／オフされる
スイッチ１５２とを備える。通信制御部１６は、ＣＰＵ
１１によって起動されることによりシリアル通信ブロッ
ク１７を操作し、ＲＯＭ１２やＲＡＭ１３に格納されて
いるデータを第２のマイコン２０に転送したり、同第２
のマイコン２０から必要なデータを取り込む部分であ
る。

【００３３】シリアル通信ブロック１７は、スイッチＳ
Ｗ１，ＳＷ２により切替可能な一対のシフトレジスタ１
７ａ，１７ｂを備える。スイッチＳＷ１，ＳＷ２は通信
制御部１６により切替操作され、１６クロック分のカウ
ント毎に図のｃ側又はｄ側に切り替えられる。シフトレ
ジスタ１７ａ，１７ｂは、一方がシリアル通信中、他方
では前回受信したメッセージが解析されるものである
が、その詳細は後述する。

【００３４】一方、第２のマイコン２０は、ノック制御
や負荷制御にかかる制御量を演算するＣＰＵ２１、プロ
グラムメモリとして用いられるＲＯＭ２２、データメモ
リとして用いられるＲＡＭ２３をはじめ、Ａ／Ｄ変換器
２４、マルチプレクサ２５、入力バッファ２６、出力バ
ッファ２７、通信制御部２８及びシリアル通信ブロック
２９を備える。これらＣＰＵ２１、ＲＯＭ２２、ＲＡＭ
２３、Ａ／Ｄ変換器２４、入力バッファ２６、出力バッ
ファ２７及び通信制御部２８は、共通のバスＢ２を介し
て接続されている。

【００３５】ここで、空気流量や水温など、各種アナロ
グ信号はアナログマルチプレクサ２５に一旦取り込ま
れ、上記ＣＰＵ２１或いは通信制御部２８によってＡ／
Ｄ変換チャネルとして指定されたチャネルに対応する信
号だけが該マルチプレクサ２５により選択されて、Ａ／
Ｄ変換器２４によりアナログ／デジタル変換される。ま
た、入力バッファ２６は、Ａ／Ｃ（エアコン）スイッチ
の状態やニュートラルスイッチの状態等を示す入力を一
時格納し、出力バッファ２７は、Ｏ2 センサヒータに対
するオン／オフ指令やウォーニングランプに対するオン
／オフ指令等の出力を一時格納する。すなわち、各バッ
ファ２６，２７は、ＰＢポート（入出力ポート）の状態
を一時的に格納する。

【００３６】通信制御部２８は、第１のマイコン１０側
の通信制御部１６から受信される要求コマンドに基づ
き、Ａ／Ｄ変換器２４を起動してＡ／Ｄ変換処理やその
処理結果の返信、並びにＲＡＭ２３へのデータ書き込み
やＲＡＭ２３からのデータ読み出しにかかるメモリアク
セス等を行う部分である。すなわち、通信制御部２８
は、シフトクロックに基づくいわゆるハンドシェイクで
のシリアルデータ交換に際し、その受信されたメッセー
ジ中の要求コマンドを解析してＡ／Ｄ変換器２４やＲＡ
Ｍ２３に対するアクセスを実行する。

【００３７】シリアル通信ブロック２９は、前記シリア
ル通信ブロック１７と同様の構成を持つ。すなわち、ス
イッチＳＷ３，ＳＷ４により切替可能な一対のシフトレ
ジスタ２９ａ，２９ｂを備える。スイッチＳＷ３，ＳＷ
４は通信制御部２８により切替操作され、１６クロック
分のカウント毎に図のａ側又はｂ側に切り替えられる。
シフトレジスタ２９ａ，２９ｂは、一方がシリアル通信
中、他方では前回受信したメッセージが解析されるもの
であるが、その詳細は後述する。

【００３８】第１，第２のマイコン１０，２０間は、シ
フトクロックＳＣＬＫを送信するためのクロック線や、
その他、通信同期初期化信号ＩＯＲＥＳＢ，マスタ信号
ＳＲＸＤ，スレーブ信号ＳＴＸＤ用の各種通信線を介し
て接続されている。ここで、通信制御部１６，２８には
クロック発生回路１５からシフトクロックＳＣＬＫが送
信され、通信制御部１６から通信制御部２８に向けては
通信同期初期化信号ＩＯＲＥＳＢが送信される。通信途
中においてはシフトクロックＳＣＬＫは停止されること
なく、一定周期で連続的に送信される。通信同期初期化
信号ＩＯＲＥＳＢは、所定周期（例えば４ｍｓ毎）に送
信される。

【００３９】シリアル通信ブロック１７，２９の各シフ
トレジスタは、図示の態様でループ状に接続されてお
り、シフトクロックＳＣＬＫに基づいて互いのデータが
交換されるようになる。このとき、シリアル通信ブロッ
ク１７からシリアル通信ブロック２９に向けてはマスタ
信号ＳＲＸＤが送信され、逆のシリアル通信ブロック２
９からシリアル通信ブロック１７に向けてはそのマスタ
信号ＳＲＸＤに応答するスレーブ信号ＳＴＸＤが送信さ
れる。

【００４０】すなわちこれらシフトレジスタでは、シフ
トクロックＳＣＬＫの１クロック毎に例えば、 ・シフトレジスタ１７ａのＭＳＢがシフトレジスタ２９
ａのＬＳＢに転送される。 ・シフトレジスタ２９ａのＭＳＢがシフトレジスタ１７
ａのＬＳＢに転送される。 といったシフト動作が同時に実行され、ここでの例の場
合、シフトクロックＳＣＬＫが１６クロック出力される
ことで、それら各シフトレジスタ１７ａ，２９ａにセッ
トされている１６ビット分の信号（メッセージ）が全て
交換されるようになる。

【００４１】通信制御部１６において、シリアル通信ブ
ロック１７のシフトレジスタ１７ａ，１７ｂにセットす
る１６ビットのマスタ信号ＳＲＸＤには、授受の対象と
なる通常１バイト（８ビット）からなるデータの他に、 （Ａ）Ａ／Ｄ変換要求コマンド （Ｂ）ＲＡＭ２３へのデータ書き込み要求コマンド （Ｃ）ＲＡＭ２３からのデータ読み出し要求コマンド 等のコマンドが含まれる。

【００４２】以下に、同システムにおいて実行されるデ
ータ通信の具体例について、上記各コマンドによる要求
内容との対応のもとに順次列記する。また併せて、図２
を参照し、上記（Ａ）〜（Ｃ）の各要求に際して第１の
マイコン１０（マスタ側マイコン）のシフトレジスタ１
７ａ，１７ｂにセットされるシリアルデータのデータ構
造、並びに第２のマイコン２０（スレーブ側マイコン）
のシフトレジスタ２９ａ，２９ｂにセットされるシリア
ルデータのデータ構造を説明する。

【００４３】（Ａ）Ａ／Ｄ変換要求 第１のマイコン１０自身は、先の図１に示されるように
Ａ／Ｄ変換器を持たない。このため、前述した燃料噴射
量制御や点火時期制御に際して、例えば冷却水温等につ
いてのセンシングデータを取り込む必要が生じた場合に
は、第２のマイコン２０に対してＡ／Ｄ変換要求を発
し、前記Ａ／Ｄ変換器２４を通じてＡ／Ｄ変換処理され
た結果を転送してもらうこととなる。

【００４４】こうしたＡ／Ｄ変換要求に際し、第１のマ
イコン１０から第２のマイコン２０へは図２（ａ）に示
されるように、 ・Ａ／Ｄ変換コマンド、 ・Ａ／Ｄ変換の指定チャネル、 ・ダミーデータ、 といったデータ構造にて１６ビットからなるマスタ信号
ＳＲＸＤが送信される。

【００４５】一方、上記信号ＳＲＸＤを受信した第２の
マイコン２０からは図２（ｂ）に示されるように、 ・指定されたＡ／Ｄ変換チャネル、 ・当該Ａ／Ｄ変換が正常終了したか否かを示す識別ビッ
トＦ、 ・Ａ／Ｄ変換結果、 といったデータ構造にて、これも１６ビットからなるス
レーブ信号ＳＴＸＤが返信される。

【００４６】（Ｂ）ＲＡＭ２３へのデータ書き込み要求 第１のマイコン１０から第２のマイコン２０のＲＡＭ２
３に対して書き込み要求されるデータとしては、例え
ば、 ・ノック判定補正値のマップデータ、 ・フェイル判定レベルのマップデータ、 ・ゲート区間のマップデータ、 等からなるノック制御用のデータがあり、同制御データ
は第１のマイコン１０のＲＯＭ１２に予め登録されてい
る。

【００４７】同データ書き込み要求に際し、第１のマイ
コン１０から第２のマイコン２０へは図２（ｃ）に示さ
れるように、 ・ＲＡＭ書き込みコマンド、 ・ＲＡＭ２３内の書き込みアドレス、 ・各マップデータ等の書き込みデータ、 といったデータ構造にて１６ビットからなるマスタ信号
ＳＲＸＤが送信される。

【００４８】一方、上記信号ＳＲＸＤを受信した第２の
マイコン２０からは図２（ｄ）に示されるように、 ・ＲＡＭ書き込みコマンド、 ・ＲＡＭ２３内の書き込みアドレス、 ・当該データ書き込みが正常終了したか否かを示す識別
ビットＦ、 ・ダミーデータ といったデータ構造にて、これも１６ビットからなるス
レーブ信号ＳＴＸＤが返信される。

【００４９】（Ｃ）ＲＡＭ２３からのデータ読み出し要
求 第１のマイコン１０が第２のマイコン２０のＲＡＭ２３
から読み出し要求するデータとしては、同第２のマイコ
ン２０による例えば負荷状態等についての演算値があ
る。

【００５０】同データ読み出し要求に際し、第１のマイ
コン１０から第２のマイコン２０へは図２（ｅ）に示さ
れるように、 ・ＲＡＭ読み出しコマンド、 ・ＲＡＭ２３内の読み出しアドレス、 ・ダミーデータ、 といったデータ構造にて１６ビットからなるマスタ信号
ＳＲＸＤが送信される。

【００５１】一方、上記信号ＳＲＸＤを受信した第２の
マイコン２０からは図２（ｆ）に示されるように、 ・ＲＡＭ読み出しコマンド、 ・ＲＡＭ２３内の読み出しアドレス、 ・当該データ読み出しが正常終了したか否かを示す識別
ビットＦ、 ・ＲＡＭ２３からの指定された読み出しデータ、 といったデータ構造にて、これも１６ビットからなるス
レーブ信号ＳＴＸＤが返信される。

【００５２】上記（Ａ），（Ｂ），（Ｃ）以外の要求を
第２のマイコン２０が受信した場合、不当コマンドと処
理され、第２のマイコン２０からは図２（ｇ）に示され
るように、 ・要求コマンド、 ・要求アドレス、 ・不当コマンドとして処理されたことを示す識別ビット
Ｆ、 ・ダミーデータ、 といったデータ構造にて、これも１６ビットからなるス
レーブ信号ＳＴＸＤが返信される（但しこのとき、識別
ビットＦ＝０である）。

【００５３】図３は、第１のマイコン１０の通信用ＲＡ
Ｍについてその構造を模式的に示す図である。図３
（ａ）に示されるように、送信用データを格納するＲＡ
Ｍは、各１６ビットのｍ〜ｍ＋ｋまでの複数の領域（ブ
ロック）を有する。また、図３（ｂ）に示されるよう
に、受信用データを格納するＲＡＭは、各１６ビットの
ｎ〜ｎ＋ｋまでの複数の領域（ブロック）を有する。

【００５４】ところで、本実施の形態における装置で
は、既述の通りシフトクロックＳＣＬＫが通信途中に停
止されることなく、一定周期で連続的に送信される。そ
して、Ａ／Ｄ変換など、コマンドに対応する処理に時間
を要する場合にも、次のコマンド受信中に前回のコマン
ドに従って処理を行い、更にその次のコマンド受信時に
全二重方式にて通信を行うことで、シフトクロックＳＣ
ＬＫを止めることなく通信を行うこととしている。

【００５５】上記装置の実現として、シリアル通信ブロ
ック１７，２９内の各々２つのシフトレジスタのうち、
一方を「送信用レジスタ」、他方を「処理用レジスタ」
として用い、それら送信用及び処理用のレジスタを所定
クロック毎に交互に切り替えることとする。この場合、
送信用レジスタ側にて１６ビット分の信号（メッセー
ジ）を全て交換した後、通信を止めることなくそれに引
き続いて前記要求コマンドに応じたＡ／Ｄ変換等の処理
を実施すべく、受信し終わった１６クロック分の信号を
処理用レジスタ側に退避させる。

【００５６】すなわち、送信用レジスタとしての一方の
シフトレジスタでシリアル通信が行われる際、それと同
時に、処理用レジスタとしての他方のシフトレジスタで
は前回受信したコマンドが解析され、そのコマンドに従
った所定の処理が行われる。そして、その処理結果が当
該処理用レジスタにセットされ、送信用レジスタでの１
６クロック分のシリアル通信が終了するのを待った後、
それまでの処理用レジスタが送信用に切り替えられて該
送信用レジスタから前記セットされた処理結果が送信さ
れる。また、１６クロック分のデータを受信したレジス
タがその受信後に処理用レジスタに切り替えられること
で、受信し終えたコマンド等のデータが非通信状態のレ
ジスタに一旦退避される。従って、コマンド毎にデータ
通信が途切れることはない。

【００５７】上述したデータ構造を持つ各信号が第１，
第２のマイコン１０，２０間で授受される際、図４に示
されるように、例えば周波数１ＭＨｚで連続送信される
シフトクロックＳＣＬＫに同期して、同クロックＳＣＬ
Ｋの１６クロック分を１セットとしてデータ部分及びコ
マンド部分からなる信号が送信される。このとき、第１
のマイコン１０から第２のマイコン２０へは、１６μｓ
間に１６ビットのマスタ信号ＳＲＸＤが送信される。

【００５８】図５は、第２のマイコン２０側の動作を主
として、各マイコン１０，２０で上記データ構造を持つ
各信号が授受されるデータ転送態様を示したタイムチャ
ートであり、この図５を併せ参照して、シリアル通信の
概要を説明する。なお、図５では、通信初期においてＡ
／Ｄ変換データがシリアル通信され、その後、ＲＡＭデ
ータやＰＢポートデータがシリアル通信されるようにな
っている。

【００５９】通信開始当初において、第１のマイコン１
０は、通信同期初期化信号ＩＯＲＥＳＢを一時的に論理
ローレベルとし（時刻ｔ１）、それに伴いシリアル通信
ブロック等のレジスタが初期化される。このとき、シリ
アル通信ブロック２９内のシフトレジスタ２９ａ，２９
ｂには初期値（例えば００・・・０）が代入される。ま
た、シフトレジスタ２９ａ，２９ｂのＭＳＢ，ＬＳＢ側
のスイッチＳＷ３，ＳＷ４は何れもａ側に接続されてお
り、この初期状態ではシフトレジスタ２９ａが送信用レ
ジスタとなり、シフトレジスタ２９ｂが処理用レジスタ
となる。

【００６０】時刻ｔ２以降、１ＭＨｚのシフトクロック
ＳＣＬＫが発信され、第１のマイコン１０は、コマンド
及びデータからなるマスタ信号ＳＲＸＤ（図の「ＡＤ要
求１」）をシフトクロックＳＣＬＫに同期させて送信す
る。すなわち、このＡ／Ｄ変換要求に際し、前記図２
（ａ）に示したデータ構造のマスタ信号ＳＲＸＤが第２
のマイコン２０に送信される。このとき、同クロックＳ
ＣＬＫの１６クロック出力に基づき、第１のマイコン１
０からの送信データとシフトレジスタ２９ａ内のデータ
とが交換される。その結果、シフトレジスタ２９ａにお
いては、Ａ／Ｄ変換要求コマンドをはじめ、Ａ／Ｄ変換
の指定チャネルが受信される。

【００６１】１６クロック分のデータ送受信が完了する
と（時刻ｔ３）、スイッチＳＷ３，ＳＷ４がｂ側に切り
替えられ、それまでとは逆に、シフトレジスタ２９ａが
処理用レジスタとなり、シフトレジスタ２９ｂが送信用
レジスタとなる。

【００６２】時刻ｔ３以降、第１のマイコン１０は、シ
フトクロックＳＣＬＫを停止させることなく、前記同
様、図２（ａ）に示したデータ構造のマスタ信号ＳＲＸ
Ｄ（図の「ＡＤ要求２」）を同クロックＳＣＬＫに同期
させて送信する。その結果、シフトレジスタ２９ｂにお
いては、Ａ／Ｄ変換要求コマンドをはじめ、Ａ／Ｄ変換
の指定チャネルが受信される。

【００６３】時刻ｔ３〜ｔ４の「ＡＤ要求２」の受信と
同時に、第２のマイコン２０は、前記シフトレジスタ２
９ａに受信した処理コマンドを解析してその処理コマン
ドに応じた所定の処理（ここではＡ／Ｄ変換処理）を行
う。すなわち、Ａ／Ｄ変換器２４を起動してその指定さ
れたチャネルのＡ／Ｄ変換を行わせ、その結果を取り込
むなど、同要求に応ずるべく所定の処理を実行した後、
前記図２（ｂ）に示したデータ構造のスレーブ信号ＳＴ
ＸＤを処理用レジスタ（シフトレジスタ２９ａ）にセッ
トする。そして、送信用レジスタ（シフトレジスタ２９
ｂ）の通信終了を待つ。なおスレーブ信号ＳＴＸＤに
は、コマンドが正しかったか、処理が正しく終了したか
等の判定結果を示す識別ビットＦも併せてセットされ
る。

【００６４】１６クロック分のデータ送受信が完了する
と（時刻ｔ４）、スイッチＳＷ３，ＳＷ４が再びａ側に
切り替えられ、シフトレジスタ２９ａが送信用レジスタ
に戻り、シフトレジスタ２９ｂが処理用レジスタに戻
る。

【００６５】時刻ｔ４〜ｔ５でもやはり、第１のマイコ
ン１０は、シフトクロックＳＣＬＫを停止させることな
く、前記同様、図２（ａ）に示したデータ構造のマスタ
信号ＳＲＸＤ（図の「ＡＤ要求３」）を同クロックＳＣ
ＬＫに同期させて送信する。このとき、第２のマイコン
２０は、Ａ／Ｄ変換要求コマンドをはじめ、Ａ／Ｄ変換
の指定チャネル等をシフトレジスタ２９ａで受信すると
共に、それと引き替えに、当該レジスタ２９ａに既にセ
ットされているスレーブ信号ＳＴＸＤを第１のマイコン
１０に送信する。このとき、前記「ＡＤ要求１」に応答
したＡ／Ｄ変換結果をはじめ、Ａ／Ｄ変換チャネル、識
別ビットＦが第１のマイコン１０に送信される。

【００６６】第１のマイコン１０では、その時の送信用
レジスタであるシフトレジスタ１７ａでスレーブ信号Ｓ
ＴＸＤを受信した後（時刻ｔ５後）、前記図１のスイッ
チＳＷ１，ＳＷ２の操作によりシフトレジスタ１７ａを
処理用レジスタに切り替え、当該処理用レジスタ内のデ
ータ（上記Ａ／Ｄ変換結果）を自身の通信用ＲＡＭに格
納する。

【００６７】以後は、通信の終了に伴い第１のマイコン
１０からのシフトクロックＳＣＬＫが停止するまで、上
記に準じた処理が繰り返し実行される。要するに、例え
ば「ＡＤ要求１」に基づくデータ通信に着目すると、最
初の１６クロック（時刻ｔ２〜ｔ３）で第１のマイコン
１０からの要求コマンドが読み取られ、次の１６クロッ
ク（時刻ｔ３〜ｔ４）でそのコマンドに応じた処理が行
われ、更にその次の１６クロック（時刻ｔ４〜ｔ５）で
前記コマンドに対応した処理結果が第１のマイコン１０
に返信されることとなる。

【００６８】因みに図６において、例えば時刻ｔ１１〜
ｔ１２，ｔ１２〜ｔ１３では、ＲＡＭ書き込み要求コマ
ンドを含む、前記図２（ｃ）に示したデータ構造のマス
タ信号ＳＲＸＤが、スイッチＳＷ３，ＳＷ４の状態に応
じてシフトレジスタ２９ａ，２９ｂに交互に送信され
る。そして、時刻ｔ１２〜ｔ１３では、その直前の時刻
ｔ１１〜ｔ１２で受信したＳＲＸＤ信号中のＲＡＭ書き
込み要求コマンドに応答してＲＡＭ書き込み処理が実行
されると共に、前記図２（ｄ）に示したデータ構造のス
レーブ信号ＳＴＸＤがその時の処理用レジスタにセット
される。また、その次の時刻ｔ１３〜ｔ１４では、第１
のマイコン１０からの新たな送信データと引き替えに、
ＲＡＭ書き込みの処理結果を含むスレーブ信号ＳＴＸＤ
が第１のマイコン１０に送信される。

【００６９】一連の通信処理を終えると最後に、第１の
マイコン１０から２つのダミーデータが送信されてく
る。従って、第２のマイコン２０は、そのダミーデータ
と引き替えに、シフトレジスタ２９ａ，２９ｂの最後の
処理データを第１のマイコン１０へ送信する。

【００７０】通信同期初期化信号ＩＯＲＥＳＢは、各マ
イコン１０，２０の通信の同期化を定期的に行う目的
で、例えば４ｍｓ毎に論理ローレベルに操作される。こ
れにより、基準タイミングがその都度調整され、ノイズ
等に起因するクロック信号のずれが解消される。

【００７１】次に、第１，第２のマイコン１０，２０を
通じて実行される通信処理の詳細な内容を図６〜図９の
フローチャートを参照しながら説明する（但し、実際に
はこれと同等の処理がハードウェアによる論理演算によ
って実現される）。

【００７２】図６は、各通信制御部１６，２８を通じて
実行されるクロックエッジ割込み処理を示すフローチャ
ートである。図６の処理では、シフトクロックＳＣＬＫ
の状態に基づいて相手側のマイコンからの受信メッセー
ジの有無を常時監視しており、受信メッセージの到来が
あると、これに含まれるコマンドを解析し、該解析した
コマンドの内容に従い上述した各要求に応じた処理を実
行する。

【００７３】詳細には、先ずステップ１０１において、
今回の割込みがシフトクロックＳＣＬＫの立ち下がりエ
ッジであるか否かを判別し、ＹＥＳであればステップ１
０２に進み、送信用レジスタのＭＳＢデータを送信用端
子より送信する。その後、本処理を一旦終了する。

【００７４】ステップ１０１がＮＯであればステップ１
０３に進み、今回の割込みがシフトクロックＳＣＬＫの
立ち上がりエッジであるか否かを判別する。そして、ス
テップ１０３がＹＥＳであればステップ１０４に進み、
送信用レジスタを上位ビット側（図１の左側）へシフト
させる。その後、ステップ１０５では、相手側のマイコ
ンから受信したデータを送信用レジスタのＬＳＢにセッ
トし、続くステップ１０６では、その時のクロックカウ
ンタを「１」デクリメントする。

【００７５】ステップ１０７では、クロックカウンタが
「０」であるか否かを判別し、ＮＯであればそのまま本
処理を終了する。つまり、カウンタ≠０の場合、上述し
た通り、 ・送信用レジスタのＭＳＢデータを送信する（ステップ
１０２）、 ・受信データを送信用レジスタのＬＳＢへセットする
（ステップ１０５）、等の処理を繰り返し行う。

【００７６】１６クロック分のデータ送受信が終了して
ステップ１０７がＹＥＳになるとステップ１０８に進
み、クロックカウンタに「１６」をセットする。その
後、ステップ１０９では、第１，第２のマイコン１０，
２０について個々のデータ処理を起動させる。ここで、
第１のマイコン１０については、後述する図７に示すデ
ータ処理を起動させ、第２のマイコン２０については、
後述する図８に示すデータ処理を起動させる。そして、
データ処理の実施後、当該処理を一旦終了する。

【００７７】第１のマイコン１０にて実行される図７の
データ処理において、先ずステップ２０１では、シリア
ル通信ブロック１７内のスイッチＳＷ１，ＳＷ２を操作
して送信用レジスタと処理用レジスタとを入れ替える。
ここで、例えばシフトレジスタ１７ａでの通信終了時に
は、当該レジスタ１７ａが処理用レジスタに切り替えら
れると共に、シフトレジスタ１７ｂが送信用レジスタに
切り替えられることとなる。

【００７８】その後、ステップ２０２では、処理用レジ
スタの内容を通信用ＲＡＭのｎブロックに保管し、続く
ステップ２０３では、通信用ＲＡＭのｍブロックの内容
を処理用レジスタに書き込む。また、ステップ２０４で
は、通信用ＲＡＭのブロックをｎ＋１，ｍ＋１とし、本
処理を終了する。

【００７９】次に、第２のマイコン２０にて実行される
データ処理手順を、図８のフローチャートに従い説明す
る。ステップ３０１では、シリアル通信ブロック２９内
のスイッチＳＷ３，ＳＷ４を操作して送信用レジスタと
処理用レジスタとを入れ替える。ここで、例えばシフト
レジスタ２９ａでの通信終了時には、当該レジスタ２９
ａが処理用レジスタに切り替えられると共に、シフトレ
ジスタ２９ｂが送信用レジスタに切り替えられることと
なる。

【００８０】その後、ステップ３０２では、処理用レジ
スタ中のコマンドを解析し、続くステップ３０３では、
コマンドの内容を判定する。ここでは、 （Ａ）Ａ／Ｄ変換要求コマンド （Ｂ）ＲＡＭ２３へのデータ書き込み要求コマンド （Ｃ）ＲＡＭ２３からのデータ読み出し要求コマンド の何れであるかを判定する。そして、各コマンドにそれ
ぞれ対応した処理を実行する。

【００８１】すなわちいま、上記解析したコマンドが
「Ａ／Ｄ変換要求」であった場合、ステップ３０４に進
み、処理用レジスタ中のデータに指定されているＡ／Ｄ
変換チャネル（ｃｈ）を選択し、Ａ／Ｄ変換器２４を起
動する。続くステップ３０５では、Ａ／Ｄ変換チャネル
（ｃｈ）とＡ／Ｄ変換結果と識別ビットＦとを処理用レ
ジスタにセットし、当該処理を一旦終了する。

【００８２】また、上記解析したコマンドが「ＲＡＭ２
３へのデータ書き込み要求」であった場合、ステップ３
０６に進み、処理用レジスタ中のデータに含まれる書き
込みアドレスと書き込みデータとに従いＲＡＭ２３への
書き込みを行う。続くステップ３０７では、書き込みア
ドレスと識別ビットＦとを処理用レジスタにセットし、
当該処理を一旦終了する。

【００８３】更に、上記解析したコマンドが「ＲＡＭ２
３からのデータ読み出し要求」であった場合、ステップ
３０８に進み、処理用レジスタ中のデータに含まれる読
み出しアドレスに従いＲＡＭ２３からのデータ読み出し
を行う。続くステップ３０９では、読み出しアドレスと
読み出しデータと識別ビットＦとを処理用レジスタにセ
ットし、当該処理を一旦終了する。

【００８４】図９は、第１マイコン１０での一定周期毎
（例えば４ｍｓ毎）の割込み処理を示すフローチャート
である。同処理によれば、各マイコンの通信の同期化が
行われる。先ずステップ４０１では、通信同期初期化信
号ＩＯＲＥＳＢを論理ローレベルとし、続くステップ４
０２ではそのままの状態で所定時間（例えば１０μｓ）
待つ。その後、ステップ４０３では、通信同期初期化信
号ＩＯＲＥＳＢを論理ハイレベルに戻す。更に、ステッ
プ４０４では、シフトクロックＳＣＬＫを起動させ、当
該処理を一旦終了する。

【００８５】以上詳述した本実施の形態によれば、以下
に示す効果が得られる。 （ａ）シフトクロックＳＣＬＫに同期して処理コマンド
の受信と、該処理コマンドに対応した処理結果の送信と
を行うシリアル通信に際し、クロックが途切れたり、そ
れに伴い通信が中断されたりすることがないので通信速
度が向上する。つまり、処理コマンドに対応する処理が
例えばＡ／Ｄ変換であり、その処理に時間を要する場合
であってもコマンド毎に通信が中断されることはなく、
通信速度を向上させることができる。この場合、同一の
通信時間で比較すると、従来の通信方法よりも大量のデ
ータ転送が可能となる。

【００８６】（ｂ）通信／非通信の状態で交互に切り替
えられる一対のシフトレジスタを用いたので、受信直後
の処理コマンドを一時的に退避させ、その退避先で所定
の処理を行わせることができる。従って、処理コマンド
に対応する処理が例えばＡ／Ｄ変換であり、その処理に
時間を要する場合であってもコマンド毎に通信が中断さ
れることはなく、通信速度を向上させることができる。

【００８７】（ｃ）また上記構成では、１６クロック分
の通信毎に通信準備が完了したかどうかをチェックする
必要がないため、スレーブ応答用通信線（例えば特開平
９−２８２２６５号公報のＥＯＣＴ線）が削除でき、構
成の簡素化を図ることができる。

【００８８】（ｄ）所定周期で通信同期初期化信号ＩＯ
ＲＥＳＢを受信するので、ノイズ等に起因してクロック
のずれが発生してもその不都合な状態が解消される。す
なわち、通信の同期化が改めてなされ、適正なるシリア
ル通信が継続できる。

【００８９】次に、本発明における第２〜第５の実施の
形態を説明する。但し、以下の各実施の形態の構成にお
いて、上述した第１の実施の形態と同等であるものにつ
いては図面に同一の記号を付すと共にその説明を簡略化
する。そして、以下には第１の実施の形態との相違点を
中心に説明する。

【００９０】（第２の実施の形態）本第２の実施の形態
は、要求コマンドに応じたスレーブ側マイコンでの処理
時間が所定クロック数分の所要時間よりも長くなる場合
にも、通信を中断させることなく継続して実施するため
のシリアル通信装置に関する。すなわち、 ・連続Ａ／Ｄ変換要求により複数のＡ／Ｄ変換が連続し
て行われる場合、 ・Ａ／Ｄ変換時間（２０μｓ）＞１６クロックの時間
（１６μｓ）の場合、 ・複数の装置にてＡ／Ｄ変換器を共有するため、Ａ／Ｄ
変換処理が待たされる場合、 等においても、シリアル通信を好適に行うためのシリア
ル通信装置を提案する。

【００９１】ここでは、連続Ａ／Ｄ変換要求が到来する
場合を例にとり、その要求時において、通信とは独立さ
せて連続Ａ／Ｄ変換を行わせる。つまり、第１，第２の
マイコン１０，２０間の通信には、Ａ／Ｄ変換データ以
外に、ＲＡＭデータ（ノック制御の適合値など）の通信
がある。そこで、そのＲＡＭデータの通信時間を有効に
利用して、当該通信とは独立したバックグランドで連続
Ａ／Ｄ変換を行わせることとする。

【００９２】上記連続Ａ／Ｄ変換が実施される場合、第
１のマイコン１０から送信されるマスタ信号ＳＲＸＤに
は、 ・連続Ａ／Ｄ変換要求コマンド、 ・連続Ａ／Ｄ変換結果の取り出し要求コマンド、 等のコマンドが含まれる。

【００９３】より詳細には、第１のマイコン１０から第
２のマイコン２０に向けて連続Ａ／Ｄ変換要求が出力さ
れる際、第１のマイコン１０からは図１０（ａ）に示さ
れるように、 ・連続Ａ／Ｄ変換要求コマンド、 ・Ａ／Ｄ変換開始の指定チャネル、 ・Ａ／Ｄ変換の指定チャネル数、 ・ダミーデータ、 といったデータ構造にて１６ビットからなるマスタ信号
ＳＲＸＤが送信される。

【００９４】また、連続Ａ／Ｄ変換の処理終了後におけ
るＡ／Ｄ変換結果の取り込み要求に際し、同じく第１の
マイコン１０からは図１０（ｂ）に示されるように、 ・連続Ａ／Ｄ変換結果の取り出し要求コマンド、 ・連続Ａ／Ｄ変換結果の取り出しチャネル、 ・ダミーデータ、 といったデータ構造にて１６ビットからなるマスタ信号
ＳＲＸＤが送信される。

【００９５】一方、上記マスタ信号ＳＲＸＤを受信した
第２のマイコン２０からは図１０（ｃ）に示されるよう
に、 ・連続Ａ／Ｄ変換結果の取り出しチャネル、 ・連続Ａ／Ｄ変換が正常終了したか否かを示す識別ビッ
トＦ、 ・連続Ａ／Ｄ変換結果、 といったデータ構造にて、これも１６ビットからなるス
レーブ信号ＳＴＸＤが返信される。

【００９６】図１１は、第２のマイコン２０側の動作を
主として、各マイコン１０，２０で上記データ構造を持
つ各信号が授受されるデータ転送態様を示したタイムチ
ャートである。以下、前記図５との相違点を中心に説明
する。

【００９７】通信同期初期化信号ＩＯＲＥＳＢのリセッ
ト後、時刻ｔ２１〜ｔ２２では、第１のマイコン１０
は、連続Ａ／Ｄ変換要求コマンドを含む、前記図１０
（ａ）に示したデータ構造のマスタ信号ＳＲＸＤをシフ
トクロックＳＣＬＫに同期させて第２のマイコン２０に
送信する。例えば「ｃｈ１〜ｃｈ４までＡ／Ｄ変換を実
行」というコマンドを送信する。

【００９８】このとき、第１のマイコン１０からの送信
データとシフトレジスタ２９ａ（送信用レジスタ）内の
データとが交換され、シフトレジスタ２９ａには、連続
Ａ／Ｄ変換要求コマンドをはじめ、Ａ／Ｄ変換開始の指
定チャネル、Ａ／Ｄ変換の指定チャネル数が受信され
る。

【００９９】１６クロック分のデータ送受信が完了する
と（時刻ｔ２２）、スイッチＳＷ３，ＳＷ４がａ側から
ｂ側に切り替えられ、それまでとは逆に、シフトレジス
タ２９ａが処理用レジスタとなり、シフトレジスタ２９
ｂが送信用レジスタとなる。

【０１００】その後、時刻ｔ２２〜ｔ２３，ｔ２３〜ｔ
２４では、ＲＡＭ書き込み要求コマンドを含む、前記図
２（ｃ）に示したデータ構造のマスタ信号ＳＲＸＤが、
スイッチＳＷ３，ＳＷ４の状態に応じてシフトレジスタ
２９ａ，２９ｂに交互に送信される。そして、時刻ｔ２
３〜ｔ２４では、その直前の時刻ｔ２２〜ｔ２３で受信
したＳＲＸＤ信号中のＲＡＭ書き込み要求コマンドに応
答してＲＡＭ書き込み処理が実行されると共に、前記図
２（ｄ）に示したデータ構造のスレーブ信号ＳＴＸＤが
その時の処理用レジスタにセットされる。また、その次
の時刻ｔ２４〜ｔ２５では、第１のマイコン１０からの
新たな送信データと引き替えに、ＲＡＭ書き込みの処理
結果を含むスレーブ信号ＳＴＸＤが第１のマイコン１０
に送信される。

【０１０１】また時刻ｔ２２以降、第２のマイコン２０
は、通信とは独立したバックグランドにて、前記時刻ｔ
２１〜ｔ２２にて受信したマスタ信号ＳＲＸＤ中のＡ／
Ｄ変換開始の指定チャネルやＡ／Ｄ変換の指定チャネル
数に従い、「ＡＤ１，ＡＤ２，ＡＤ３・・・」といった
連続Ａ／Ｄ変換処理を行う。そして、該Ａ／Ｄ変換した
結果を順次ＲＡＭ２３に格納していく。

【０１０２】ＲＡＭ書き込み要求等に応じた一連の通信
が終了すると、第１のマイコン１０は、次に連続Ａ／Ｄ
変換結果の取り込みを行う。すなわち、時刻ｔ２６〜ｔ
２７では、第１のマイコン１０は、連続Ａ／Ｄ変換結果
の取り出し要求コマンドを含む、前記図１０（ｂ）に示
したデータ構造のマスタ信号ＳＲＸＤ（図の「ＡＤ結果
取出し要求１」）をシフトクロックＳＣＬＫに同期させ
て第２のマイコン２０に送信する。このとき、第１のマ
イコン１０からの送信データとシフトレジスタ２９ａ
（送信用レジスタ）内のデータとが交換され、シフトレ
ジスタ２９ａには、連続Ａ／Ｄ変換結果の取り出し要求
コマンドをはじめ、連続Ａ／Ｄ変換結果の取り出しチャ
ネルが受信される。

【０１０３】その後、時刻ｔ２７では送信用と処理用の
レジスタが切り替えられる。また、時刻ｔ２７〜ｔ２８
では、前記時刻ｔ２６〜ｔ２７と同様、第１のマイコン
１０は、連続Ａ／Ｄ変換結果の取り出し要求コマンドを
含む、前記図１０（ｂ）に示したデータ構造のマスタ信
号ＳＲＸＤ（図の「ＡＤ結果取出し要求２」）をシフト
クロックＳＣＬＫに同期させて第２のマイコン２０に送
信する。このとき、第１のマイコン１０からの送信デー
タとシフトレジスタ２９ｂ（送信用レジスタ）内のデー
タとが交換され、シフトレジスタ２９ｂには、連続Ａ／
Ｄ変換結果の取り出し要求コマンドをはじめ、連続Ａ／
Ｄ変換結果の取り出しチャネルが受信される。

【０１０４】時刻ｔ２７〜ｔ２８の「ＡＤ結果取出し要
求２」の受信と同時に、第２のマイコン２０は、その直
前の時刻ｔ２６〜ｔ２７で受信した処理コマンドに従い
Ａ／Ｄ変換結果の取り出し処理を行う。すなわち、前記
ＲＡＭ２３に格納した連続Ａ／Ｄ変換結果を読み出し、
それを前記図１０（ｃ）に示したデータ構造のスレーブ
信号ＳＴＸＤとして、処理用レジスタ（シフトレジスタ
２９ａ）にセットする。そして、送信用レジスタ（シフ
トレジスタ２９ｂ）の通信終了を待つ。

【０１０５】時刻ｔ２８では、再び送信用と処理用のレ
ジスタが切り替えられる。また、時刻ｔ２８〜ｔ２９で
は、第２のマイコン２０は、送信用レジスタ（シフトレ
ジスタ２９ａ）にセットされているスレーブ信号ＳＴＸ
Ｄを第１のマイコン１０に送信する。すなわち、連続Ａ
／Ｄ変換結果等が第１のマイコン１０に送信される。第
１のマイコン１０では、スレーブ信号ＳＴＸＤを受信し
た後、上記連続Ａ／Ｄ変換結果を自身の通信用ＲＡＭに
格納する。

【０１０６】次に、第２のマイコン２０にて実行される
データ処理手順を、図１２のフローチャートに従い説明
する。この処理は、例えば前記図８の処理に置き替えて
実行される。

【０１０７】ステップ５０１では、シリアル通信ブロッ
ク２９内の送信用レジスタと処理用レジスタとを入れ替
える（前記図８のステップ３０１に同じ）。その後、ス
テップ５０２では、処理用レジスタ中のコマンドを解析
し、続くステップ５０３では、コマンドの内容を判定す
る。ここでは、 ・Ａ／Ｄ変換要求コマンド、 ・ＲＡＭへのデータ書き込み要求コマンド、 ・ＲＡＭからのデータ読み出し要求コマンド、 といった、前記図８で判定した各コマンドに加えその他
に、 ・連続Ａ／Ｄ変換要求コマンド、 ・連続Ａ／Ｄ変換結果の取り出し要求コマンド、 の何れであるかを判定する。そして、各要求にそれぞれ
対応した処理を実行する。

【０１０８】すなわちいま、上記解析したコマンドが
「連続Ａ／Ｄ変換要求」であった場合、ステップ５０４
に進み、処理用レジスタ中のデータに指定されているＡ
／Ｄ変換開始の指定チャネル（ｃｈ）と指定チャネル数
とをセットし、順次Ａ／Ｄ変換器２４を起動する。続く
ステップ５０５では、同じくＡ／Ｄ変換開始の指定チャ
ネル（ｃｈ）と指定チャネル数と識別ビットＦとを処理
用レジスタにセットし、当該処理を一旦終了する。

【０１０９】また、上記解析したコマンドが「連続Ａ／
Ｄ変換結果の取り出し要求」であった場合、ステップ５
０６に進み、処理用レジスタ中のデータに含まれる連続
Ａ／Ｄ変換結果の取り出しチャネルに対応させつつ、Ａ
／Ｄ変換結果をＲＡＭ２３から読み出す。その後、ステ
ップ５０７では、連続Ａ／Ｄ変換結果の取り出しチャネ
ルと連続Ａ／Ｄ変換結果と識別ビットＦとを処理用レジ
スタにセットし、当該処理を一旦終了する。

【０１１０】以上第２の実施の形態によれば、連続Ａ／
Ｄ変換の要求に伴い該Ａ／Ｄ変換に長い時間を要する場
合にも、それにより通信が中断されることはなく、その
Ａ／Ｄ変換時間を利用して第１のマイコン１０からの他
のコマンドが実施される。従って、通信の効率化並びに
迅速化が実現できる。

【０１１１】（第３の実施の形態）複数のマイコン間の
シリアル通信では、ノイズ等によりシフトクロックＳＣ
ＬＫが１個でもずれると、不当コマンドか、全く異なっ
た処理を行うコマンドとなってしまう。そこで本実施の
形態では、定義されていない不当コマンドを一度でも受
信したら、それ以降の通信を強制的に停止させ、誤った
処理の実行を未然に防止する。

【０１１２】図１３は、本実施の形態におけるエンジン
ＥＣＵの構成を示すブロック図である。前記図１の構成
との相違として図１３では、第２のマイコン２０から第
１のマイコン１０に対してチェック信号ＣＨＫを送信す
る。このチェック信号ＣＨＫは、第２のマイコン２０が
不当コマンド等を受信した際、それ以降の通信を強制停
止させるものである。

【０１１３】図１４は、第２のマイコン２０側の動作を
主として、各マイコン１０，２０でのデータ転送態様を
示したタイムチャートである。以下、前記図５との相違
点を中心に説明する。

【０１１４】時刻ｔ３１では、通信同期初期化信号ＩＯ
ＲＥＳＢのリセットに伴い、チェック信号ＣＨＫも一旦
リセットされる。信号ＩＯＲＥＳＢ，ＣＨＫのリセット
動作により、これら各信号の通信線が断線しているかど
うかが第１のマイコン１０にて確認される。

【０１１５】時刻ｔ３２〜ｔ３３，ｔ３３〜ｔ３４，ｔ
３４〜ｔ３５の各期間では、前記図５の時刻ｔ２〜ｔ
３，ｔ３〜ｔ４，ｔ４〜ｔ５の各期間と同様に、第１の
マイコン１０は、１ＭＨｚで連続発信されるシフトクロ
ックＳＣＬＫに同期させて、Ａ／Ｄ変換要求コマンドを
含む、マスタ信号ＳＲＸＤ（図の「ＡＤ要求１，２，
３」）を順次送信する。また、１６クロック毎に送信用
レジスタと処理用レジスタとを切り替え、第２のマイコ
ン２０では、その時々の送信用レジスタにてＡ／Ｄ変換
要求コマンドを受け取ると共に、当該レジスタが処理用
レジスタに切り替わった際、要求コマンドに応じた処理
結果（Ａ／Ｄ変換結果等）をその処理用レジスタにセッ
トする。そして、処理用レジスタが送信用レジスタに戻
ると、第２のマイコン２０は、前記処理結果を第１のマ
イコン１０へ送信する。

【０１１６】その後、時刻ｔ４１において、ノイズ等に
よりシフトクロックＳＣＬＫが数個分だけずれると、第
２のマイコン２０では、受信したコマンドが不当コマン
ドとして認識される（時刻ｔ４２）。同時刻ｔ４２にお
いて、第２のマイコン２０はチェック信号ＣＨＫを論理
ローレベルに立ち下げる。第１のマイコン１０では、チ
ェック信号ＣＨＫの立ち下がりエッジを受け、シリアル
通信を強制的に停止させると共に、通信同期初期化信号
ＩＯＲＥＳＢを論理ローレベルに立ち下げる。

【０１１７】その後、時刻ｔ４３では、通信同期初期化
信号ＩＯＲＥＳＢを論理ローレベルから論理ハイレベル
に立ち上げる。これにより、チェック信号ＣＨＫも同時
に論理ハイレベルに復帰する。

【０１１８】次に、第２のマイコン２０にて実行される
データ処理の一部を、図１５のフローチャートに従い説
明する。この処理は、例えば前記図８のステップ３０２
の直後（又は前記図１２のステップ５０２の直後）に実
行される。

【０１１９】ステップ６０１では、受信したコマンドが
不当コマンドであるか否かを判別し、ＮＯであれば、そ
のまま図示しない後続の処理（図８のステップ３０３、
又は図１２のステップ５０３）に進む。また、不当コマ
ンドであればステップ６０２に進み、チェック信号ＣＨ
Ｋを論理ローレベルとし、続くステップ６０３で異常発
生の旨を表す識別ビットを処理用レジスタにセットす
る。

【０１２０】また、第１のマイコン１０では、前記チェ
ック信号ＣＨＫの立ち下げに伴い、図１６の割込み処理
を起動させる。すなわち、図１６において先ずステップ
７０１では、その時のチェック信号ＣＨＫが論理ローレ
ベルであるか否かを判別する。仮にＣＨＫ＝Ｈの場合、
チェック信号ＣＨＫの立ち下げ時であると誤検出された
のであるから、ステップ７０２に進んで異常割込み発生
の旨を判定し、所定のフェイルセーフ処理を実行する。

【０１２１】また、ＣＨＫ＝Ｌであればステップ７０３
に進み、強制的に通信を終了させる。続くステップ７０
４では、通信同期初期化信号ＩＯＲＥＳＢを論理ローレ
ベルに立ち下げ、当該処理を終了する。

【０１２２】一方、第１のマイコン１０は、一定周期毎
（例えば４ｍｓ毎）に図１７に示す処理を起動させる。
この処理は、例えば前記図９の処理に置き替えて実行さ
れる。図１７において、ステップ８０１では、通信同期
初期化信号ＩＯＲＥＳＢを論理ローレベルとし、続くス
テップ８０２では、第２のマイコン２０から送信されて
くる前記チェック信号ＣＨＫが論理ローレベルか否かを
判別する。通常はＩＯＲＥＳＢ＝Ｌに伴いＣＨＫ＝Ｌと
なる筈であるため、ステップ８０２がＮＯ（ＣＨＫ＝
Ｈ）であればステップ８０３に進み、チェック線断線
（Ｈ固定）とみなして当該異常に対するフェイルセーフ
処理を実行する。

【０１２３】また、ステップ８０２がＹＥＳ（ＣＨＫ＝
Ｌ）であればステップ８０４に進み、通信同期初期化信
号ＩＯＲＥＳＢを論理ハイレベルに戻し、続くステップ
８０５では、前記チェック信号ＣＨＫが論理ハイレベル
か否かを判別する。通常はＩＯＲＥＳＢ＝Ｈに伴いＣＨ
Ｋ＝Ｈとなる筈であるため、ステップ８０５がＮＯ（Ｃ
ＨＫ＝Ｌ）であればステップ８０６に進み、チェック線
断線（Ｌ固定）とみなして当該異常に対するフェイルセ
ーフ処理を実行する。

【０１２４】また、ステップ８０５がＹＥＳ（ＣＨＫ＝
Ｌ）であればステップ８０７に進み、シフトクロックＳ
ＣＬＫを起動させ、本処理を一旦終了する。こうした図
１５の処理によれば、定期的にクロックが再起動され
る。

【０１２５】以上本実施の形態によれば、クロックずれ
等が原因で通信が不正状態に陥り誤った処理が実施され
る、といった不具合が未然に防止できる。また、仮に前
記図１４のタイムチャートで示した通り一時的にクロッ
クずれが発生し、それに伴いチェック信号ＣＨＫが論理
ローレベルに立ち下げられても、すなわち通信が強制停
止されても、定期的な同期初期化の処理（図１７の処
理）により通信の正常復帰が可能となる。

【０１２６】（第４の実施の形態）上記各実施の形態で
は、各マイコンのシリアル通信ブロック内に一対のシフ
トレジスタを設け、それらの通信／非通信の状態（送信
用レジスタ及び処理用レジスタとなる状態）を所定クロ
ック数毎に切り替えていたが、本実施の形態では同シリ
アル通信ブロックの構成を変更する。

【０１２７】図１８に示されるように、例えば第２のマ
イコン２０側のシリアル通信ブロック３１は、「第１の
レジスタ」としての１つのシフトレジスタ３１ａと、
「第２のレジスタ」としての２つの処理用レジスタ３１
ｂ，３１ｃとを備える。これら各レジスタは何れも１６
ビットで構成される。ここで、通信制御部２８は、シフ
トレジスタ３１ａで受信した１６クロック分のデータを
一方の処理用レジスタ３１ｂに読み出し、更にその後、
要求コマンドに対応した処理結果を他方の処理用レジス
タ３１ｃにセットし、１６クロック経過のタイミングで
同処理結果をシフトレジスタ３１ａに書き込むものであ
る。

【０１２８】詳細には、以下に示す一連の通信処理が行
われる。なお、通信の基本動作は前記図５と同じである
ため、ここでは図５を併せ参照しながら動作を説明する
（但し、図５中のＳＷ３，ＳＷ４の動作は無関係であ
る）。 （１）シフトクロックＳＣＬＫに同期して、１６クロッ
ク分のデータがシフトレジスタ３１ａにて受信される
（時刻ｔ２〜ｔ３）。 （２）１６クロック分のデータ受信が完了すると、 ・シフトレジスタ３１ａのデータが処理用レジスタ３１
ｂに瞬時に読み出され、 ・処理用レジスタ３１ｃのデータがシフトレジスタ３１
ａに瞬時に書き込まれる（時刻ｔ３）。 （３）処理用レジスタ３１ｂに入っているコマンドに対
応する処理（指定チャネルのＡ／Ｄ変換、ＲＡＭ書き込
み、ＲＡＭ読み出し等）が行われ、処理結果が処理用レ
ジスタ３１ｃにセットされる（時刻ｔ３〜ｔ４）。 （４）前記（３）と同時に、次の１６クロック分の送信
データがシフトレジスタ３１ａにて受信される（時刻ｔ
３〜ｔ４）。 （５）更に１６クロックが経過すると、前記（２）と同
じく、 ・シフトレジスタ３１ａのデータが処理用レジスタ３１
ｂに瞬時に読み出され、 ・処理用レジスタ３１ｃのデータがシフトレジスタ３１
ａに瞬時に書き込まれる（時刻ｔ４）。 （６）前記（３）と同じく、処理用レジスタ３１ｂに入
っているコマンドに対応する処理が行われ、処理結果が
処理用レジスタ３１ｃにセットされる（時刻ｔ４〜ｔ
５）。 （７）前記（６）と同時に、次の１６クロック分の送信
データがシフトレジスタ３１ａにて受信され、それと引
き替えに、前記処理結果が第１のマイコン１０に送信さ
れる。以降、上記（５）〜（７）の動作が、シフトクロ
ックＳＣＬＫが停止するまで繰り返し実行される。

【０１２９】以上第４の実施の形態によれば、シフトレ
ジスタ３１ａと処理用レジスタ３１ｂ，３１ｃとを使い
通信を行うことで、受信直後の処理コマンドを一時的に
退避させ、その退避先で所定の処理を行わせることがで
きる。従って、上記第１の実施の形態と同様に、処理コ
マンドに対応する処理に時間を要する場合であってもコ
マンド毎に通信が中断されることはなく、通信速度を向
上させることができる。また更に、１６クロック分の通
信毎に通信準備が完了したかどうかをチェックする必要
がないため、スレーブ応答用通信線（例えば特開平９−
２８２２６５号公報のＥＯＣＴ線）が削除でき、構成の
簡素化を図ることができる。特に本実施の形態では、上
記の如く一対の処理用レジスタ３１ｂ，３１ｃを用いる
ので、データ読み出し／書き込みの処理を効率良く行う
ことができる。

【０１３０】（第５の実施の形態）第５の実施の形態で
は、上記第４の実施の形態の一部を変更してシリアル通
信装置を具体化する。上記第４の実施の形態では既述の
通り、クロック数が１６クロックに達すると、 ・シフトレジスタ３１ａのデータを処理用レジスタ３１
ｂに瞬時に読み出す。 ・処理用レジスタ３１ｃのデータをシフトレジスタ３１
ａに瞬時に書き込む。 といった２つの処理を順次実施したが、それら「シフト
レジスタ⇔処理用レジスタ間」の処理は、シフトクロッ
クＳＣＬＫの立ち上がりから次の立ち下がりまでの極短
時間（ＳＣＬＫ＝１ＭＨｚの場合、０．５μｓ以内）に
て実施しなくてはならず、かなりの高速処理が強いられ
る。そこで本実施の形態では、「シフトレジスタ⇔処理
用レジスタ間」のデータ処理を早期に行うことのできる
通信装置について説明する。

【０１３１】図１９は、本実施の形態におけるシリアル
通信ブロックの構成を示す図である。第２のマイコン２
０のシリアル通信ブロック４１は、「第１のレジスタ」
としての３２ビットのシフトレジスタ４１ａと、「第２
のレジスタ」としての１６ビットの処理用レジスタ４１
ｂ，４１ｃとを備える。また、シフトレジスタ４１ａ
は、上位側１６ビットの送信部αと下位側１６ビットの
受信部βとからなる。下位側の受信部βでは、第１のマ
イコン１０から送信されてくるマスタ信号ＳＲＸＤが取
り込まれ、同信号が１６クロック毎に処理用レジスタ４
１ｂに読み出される。また、上位側の送信部αでは、処
理用レジスタ４１ｃから処理後のデータが書き込まれ、
該データがスレーブ信号ＳＴＸＤとして第１のマイコン
１０に送信される。

【０１３２】詳細には、以下に示す一連の通信処理が行
われる。なお、通信の基本動作は前記図５と同じである
ため、ここでは図５を併せ参照しながら動作を説明する
（但し、図５中のＳＷ３，ＳＷ４の動作は無関係であ
る）。 （１）シフトクロックＳＣＬＫに同期して、１６クロッ
ク分のデータがシフトレジスタ４１ａの受信部βにて受
信される（時刻ｔ２〜ｔ３）。このとき、送信データは
シフトレジスタ４１ａのＬＳＢに入り、シフトレジスタ
４１ａのＭＳＢのデータが第１のマイコン１０に送信さ
れる。 （２）クロック数が１６クロックに達し、レジスタ４１
ａのデータの半分が入れ替わると、 ・受信部βのデータが処理用レジスタ４１ｂに瞬時に読
み出され、 ・それと同時に、処理用レジスタ４１ｃのデータが送信
部αに瞬時に書き込まれる（時刻ｔ３）。 （３）処理用レジスタ４１ｂに入っているコマンドに対
応する処理（指定チャネルのＡ／Ｄ変換、ＲＡＭ書き込
み、ＲＡＭ読み出し等）が行われ、処理結果が処理用レ
ジスタ４１ｃにセットされる（時刻ｔ３〜ｔ４）。 （４）前記（３）と同時に、次の１６クロック分の送信
データが受信部βにて受信される（時刻ｔ３〜ｔ４）。 （５）更に１６クロックが経過すると、前記（２）と同
じく、 ・受信部βのデータが処理用レジスタ４１ｂに瞬時に読
み出され、 ・それと同時に、処理用レジスタ４１ｃのデータが送信
部αに瞬時に書き込まれる（時刻ｔ４）。 （６）前記（３）と同じく、処理用レジスタ４１ｂに入
っているコマンドに対応する処理が行われ、処理結果が
処理用レジスタ４１ｃにセットされる（時刻ｔ４〜ｔ
５）。 （７）前記（６）と同時に、次の１６クロック分の送信
データが受信部βにて受信され、それと引き替えに、前
記処理結果が第１のマイコン１０に送信される。以降、
上記（５）〜（７）の動作が、シフトクロックＳＣＬＫ
が停止するまで繰り返し実行される。

【０１３３】なお、前記（１）で受信部βに入ってきた
１６ビットデータ（処理要求）は、（２）で処理用レジ
スタ４１ｂに瞬時に読み出されるが、その際、受信部β
のデータは消えないため、（４）の処理にて送信部α側
にシフトする。その後、（５）の処理にて処理用レジス
タ４１ｃのデータが送信部αに書き込まれ、スレーブ信
号ＳＴＸＤとして出力される。

【０１３４】以上第５の実施の形態によれば、シフトレ
ジスタ４１が送信部αと受信部βとを各々持つことで、
受信部βから処理用レジスタ４１ｂへのデータ読み出し
と、処理用レジスタ４１ｃから送信部αへのデータ書き
込みとを同時に行うことができ、その処理時間が短縮さ
れる。従って、シリアル通信の更なる高速化が可能とな
る。

【０１３５】なお本発明は、上記以外に次の形態にて具
体化できる。上記第４，第５の実施の形態においても既
述の通り、 ・第２のマイコン２０は、所定周期で通信同期初期化信
号ＩＯＲＥＳＢを受信する。 ・第２のマイコン２０は、受信データ中の不当コマンド
を認識すると、チェック信号ＣＨＫをＨ→Ｌとし、通信
を強制停止させる。 といった各処理を併せて行うようにしてもよい。

【０１３６】シリアル通信ブロック内に設けたシフトレ
ジスタは、リングバッファ構成であってもよい。このリ
ングバッファは１６個の記憶領域を持ち、１６クロック
毎に全領域のデータを取り替える構成となる。

【０１３７】上記各実施の形態では、車両用エンジンＥ
ＣＵを例にとり、本発明のシリアル通信装置を具体化し
たが、勿論それに限定されることなく、他の通信システ
ムに適用してもよい。すなわち、一定周期で連続送信さ
れるシリアル通信クロックに同期して、相手側のマイコ
ンからの処理コマンドを受信すると共に該処理コマンド
に対応した処理結果を送信するシリアル通信システムで
あれば、他の如何なるシステムにも本発明が適用でき
る。

【図面の簡単な説明】

【図１】発明の実施の形態におけるエンジンＥＣＵの概
要を示す構成図。

【図２】各種要求時のシリアルデータ構造例を示す略
図。

【図３】ＲＡＭ構造を示す模式図。

【図４】データ転送の基本動作を示すタイムチャート。

【図５】処理要求時のデータ転送態様を示すタイムチャ
ート。

【図６】クロックエッジ割込み処理を示すフローチャー
ト。

【図７】第１のマイコンによるデータ処理を示すフロー
チャート。

【図８】第２のマイコンによるデータ処理を示すフロー
チャート。

【図９】第１のマイコンによる一定周期毎の割込み処理
を示すフローチャート。

【図１０】連続Ａ／Ｄ変換要求時のシリアルデータ構造
例を示す略図。

【図１１】第２の実施の形態においてデータ転送態様を
示すタイムチャート。

【図１２】第２の実施の形態において第２のマイコンに
よるデータ処理を示すフローチャート。

【図１３】第３の実施の形態において各マイコンの構成
図。

【図１４】第３の実施の形態においてデータ転送態様を
示すタイムチャート。

【図１５】第３の実施の形態において第２のマイコンに
よるデータ処理の一部を示すフローチャート。

【図１６】第３の実施の形態においてチェック信号立ち
下げ時の割込み処理を示すフローチャート。

【図１７】第３の実施の形態において一定周期毎の割込
み処理を示すフローチャート。

【図１８】第４の実施の形態においてシリアル通信ブロ
ックの構成を示す図。

【図１９】第５の実施の形態においてシリアル通信ブロ
ックの構成を示す図。

【符号の説明】

１０…第１のマイコン、１１…ＣＰＵ、１５…クロック
発生回路、１６…通信制御手段としての通信制御部、１
７…シリアル通信ブロック、１７ａ，１７ｂ…シフトレ
ジスタ、２０…第２のマイコン、２１…ＣＰＵ、２８…
通信制御手段としての通信制御部、２９…シリアル通信
ブロック、２９ａ，２９ｂ…シフトレジスタ、３１，４
１…シリアル通信ブロック、３１ａ，４１ａ…第１のレ
ジスタとしてのシフトレジスタ、３１ｂ，３１ｃ，４１
ｂ，４１ｃ…第２のレジスタとしての処理用レジスタ、
α…送信部、β…受信部、ＳＷ１〜ＳＷ４…切替手段と
してのスイッチ。

Claims (8)

【特許請求の範囲】
1. 【請求項１】一定周期で連続送信されるシリアル通信ク
   ロックに同期して、相手側のマイクロコンピュータから
   の処理コマンドを受信すると共に該処理コマンドに対応
   した処理結果を送信するシリアル通信方法において、 相手側のマイクロコンピュータから送信される信号を所
   定クロック数分読み取り、 次の所定クロック数の間に、前記読み取った信号中の処
   理コマンドに従って処理を行い、 更にその次の所定クロック数の間に、前記処理コマンド
   に対応した処理結果を相手側のマイクロコンピュータに
   送信することを特徴とするシリアル通信方法。
2. 【請求項２】データ通信線を介して相手側のマイクロコ
   ンピュータとシリアル通信可能に接続され、一定周期で
   連続送信されるシリアル通信クロックに同期して、相手
   側のマイクロコンピュータからの処理コマンドを受信す
   ると共に該処理コマンドに対応した処理結果を送信する
   シリアル通信装置において、 切り替え可能な一対のレジスタと、 所定クロック数毎に前記レジスタの通信／非通信の状態
   を交互に切り替える切替手段と、 一方のレジスタでシリアル通信が行われる時、他方のレ
   ジスタを使い、前回受信した処理コマンドに従って処理
   を行いその処理結果をセットする通信制御手段と、を備
   えることを特徴とするシリアル通信装置。
3. 【請求項３】データ通信線を介して相手側のマイクロコ
   ンピュータとシリアル通信可能に接続され、一定周期で
   連続送信されるシリアル通信クロックに同期して、相手
   側のマイクロコンピュータからの処理コマンドを受信す
   ると共に該処理コマンドに対応した処理結果を送信する
   シリアル通信装置において、 相手側のマイクロコンピュータとの間で通信データを送
   受信するための第１のレジスタと、 該第１のレジスタの通信データを一時的に格納するため
   の第２のレジスタと、 第１のレジスタにて所定クロック数分のデータを受信す
   ると、当該データを第２のレジスタに読み出し且つその
   中の処理コマンドに対応した処理結果を第２のレジスタ
   にセットし、所定クロック数が経過した時点で、前記処
   理結果を第１のレジスタに書き込むと共に、次の受信デ
   ータを第２のレジスタに読み出す通信制御手段と、を備
   えることを特徴とするシリアル通信装置。
4. 【請求項４】請求項３に記載のシリアル通信装置におい
   て、 前記第２のレジスタは、所定クロック数分のデータをそ
   れぞれ格納可能な一対のレジスタからなり、 前記通信制御手段は、第１のレジスタにて受信した所定
   クロック数分のデータを一方の第２のレジスタに読み出
   し、該読み出した処理コマンドの実施後、処理結果を他
   方の第２のレジスタにセットするシリアル通信装置。
5. 【請求項５】請求項４に記載のシリアル通信装置におい
   て、 前記第１のレジスタは、所定クロック数分のデータを受
   信するための受信部と、同じく所定クロック数分のデー
   タを送信するための送信部とを持つシリアル通信装置。
6. 【請求項６】所定周期で通信同期のための通信同期初期
   化信号を受信する請求項２〜５の何れかに記載のシリア
   ル通信装置。
7. 【請求項７】連続Ａ／Ｄ変換要求のコマンドを受信した
   時、通信とは独立して該連続Ａ／Ｄ変換を行ってその結
   果を順次メモリに記憶し、その間に相手側の他のコマン
   ドを実行し、連続Ａ／Ｄ変換の終了後、Ａ／Ｄ結果取り
   込みのコマンドを受信すると、前記Ａ／Ｄ変換の結果を
   送信する請求項２〜６の何れかに記載のシリアル通信装
   置。
8. 【請求項８】受信したコマンドが定義されていない不当
   コマンドであれば、それ以降の通信を強制停止させるべ
   く停止信号を出力する請求項２〜７の何れかに記載のシ
   リアル通信装置。