JP2001127826A - 同期シリアル通信コントローラ - Google Patents
同期シリアル通信コントローラInfo
- Publication number
- JP2001127826A JP2001127826A JP30753899A JP30753899A JP2001127826A JP 2001127826 A JP2001127826 A JP 2001127826A JP 30753899 A JP30753899 A JP 30753899A JP 30753899 A JP30753899 A JP 30753899A JP 2001127826 A JP2001127826 A JP 2001127826A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- clock
- signal line
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 データ送信中にも拘わらず、簡単な構成で確
実に受信データを取り込める同期シリアル通信コントロ
ーラを提供することにある。 【解決手段】 マスタ、スレーブ間の送受信データをク
ロックに同期させて転送する同期シリアル通信コントロ
ーラにおいて、マスタからスレーブに、送信クロックを
転送する送信クロック信号線１と、転送した送信クロッ
クに同期させた送信データを転送する送信データ信号線
２と、受信クロックを転送する受信クロック信号線３
と、スレーブからマスタに受信データを転送する受信デ
ータ信号線４と、受信して欲しい受信データが発生した
ことを知らせる受信要求データを転送する受信要求信号
線５とを備え、マスタは、受信要求データを受信後、送
信データの転送中に拘わらず受信データの受信が可能に
なると、受信クロックを転送することを特徴とした。
実に受信データを取り込める同期シリアル通信コントロ
ーラを提供することにある。 【解決手段】 マスタ、スレーブ間の送受信データをク
ロックに同期させて転送する同期シリアル通信コントロ
ーラにおいて、マスタからスレーブに、送信クロックを
転送する送信クロック信号線１と、転送した送信クロッ
クに同期させた送信データを転送する送信データ信号線
２と、受信クロックを転送する受信クロック信号線３
と、スレーブからマスタに受信データを転送する受信デ
ータ信号線４と、受信して欲しい受信データが発生した
ことを知らせる受信要求データを転送する受信要求信号
線５とを備え、マスタは、受信要求データを受信後、送
信データの転送中に拘わらず受信データの受信が可能に
なると、受信クロックを転送することを特徴とした。
Description
【０００１】
【発明の属する技術分野】本発明は、マスタ、スレーブ
間の送信データや受信データをクロックにより同期させ
て効率よく送る同期シリアル通信コントローラに関する
ものである。
間の送信データや受信データをクロックにより同期させ
て効率よく送る同期シリアル通信コントローラに関する
ものである。
【０００２】
【従来の技術】マスタ、スレーブ間の送受信データをク
ロックに同期させて転送する３信号または４信号で接続
された従来の同期シリアル通信コントローラにおいて
は、送信時のクロックと受信時のクロックが共通に使用
されているため、送信データと受信データを同時に転送
することができなかった。たとえば、図８に示したよう
にマスタ、スレーブ間が送受信クロック信号線ＴＲＣＬ
Ｋ１０１、送信データ信号線ＴＸＤ１０２、受信データ
信号線ＲＸＤ１０４、及び受信要求信号線ＲＥＱ１０５
の４信号線で接続されている場合、マスタからスレーブ
に送信データＴＸＤを送受信クロックＴＲＣＬＫによっ
て送出中、スレーブから受信要求信号ＲＥＱが出ても、
マスタは送信データを送出中は受信データを受け取るこ
とはできなかった。たとえば、スレーブとして操作部を
想定すると、操作部に画面用データを送信しながら、操
作部のキーからの入力データを受信することはできなか
った。
ロックに同期させて転送する３信号または４信号で接続
された従来の同期シリアル通信コントローラにおいて
は、送信時のクロックと受信時のクロックが共通に使用
されているため、送信データと受信データを同時に転送
することができなかった。たとえば、図８に示したよう
にマスタ、スレーブ間が送受信クロック信号線ＴＲＣＬ
Ｋ１０１、送信データ信号線ＴＸＤ１０２、受信データ
信号線ＲＸＤ１０４、及び受信要求信号線ＲＥＱ１０５
の４信号線で接続されている場合、マスタからスレーブ
に送信データＴＸＤを送受信クロックＴＲＣＬＫによっ
て送出中、スレーブから受信要求信号ＲＥＱが出ても、
マスタは送信データを送出中は受信データを受け取るこ
とはできなかった。たとえば、スレーブとして操作部を
想定すると、操作部に画面用データを送信しながら、操
作部のキーからの入力データを受信することはできなか
った。
【０００３】
【発明が解決しようとする課題】そこで、上記のような
不具合を解決するために、スレーブにおいて転送したい
データの発生後、マスタで受信可能となった場合、マス
タからスレーブへ受信クロックを転送させ、スレーブは
受信クロックに同期させた受信データを転送することに
よって、データ送信中にも拘わらず、簡単な構成で確実
に受信データを取り込める同期シリアル通信コントロー
ラを提供することにある。
不具合を解決するために、スレーブにおいて転送したい
データの発生後、マスタで受信可能となった場合、マス
タからスレーブへ受信クロックを転送させ、スレーブは
受信クロックに同期させた受信データを転送することに
よって、データ送信中にも拘わらず、簡単な構成で確実
に受信データを取り込める同期シリアル通信コントロー
ラを提供することにある。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明では、マスタ、スレーブ間の送
受信データをクロックに同期させて転送する同期シリア
ル通信コントローラにおいて、マスタからスレーブに、
送信クロックを転送する送信クロック信号線と、前記送
信クロック信号線で転送した送信クロックに同期させた
送信データを転送する送信データ信号線と、マスタから
スレーブに受信クロックを転送する受信クロック信号線
と、スレーブからマスタに受信データを転送する受信デ
ータ信号線と、スレーブからマスタに受信して欲しい受
信データが発生したことを知らせる受信要求データを転
送する受信要求信号線とを備え、マスタは、受信要求デ
ータを受信後、送信データの転送中に拘わらず受信デー
タの受信が可能になると、受信クロックを転送すること
を特徴とするものである。また、請求項２記載の発明で
は、請求項１記載の同期シリアル通信コントローラにお
いて、受信データ信号線は、受信クロックに同期した受
信データを転送することを特徴とするものである。ま
た、請求項３記載の発明では、請求項２記載の同期シリ
アル通信コントローラにおいて、受信データ信号線の受
信データは、受信クロックの立下りでもってスレーブか
ら送り出され、受信クロックの立上がりでもってマスタ
で受信されることを特徴とするものである。また、請求
項４記載の発明では、請求項１または２記載の同期シリ
アル通信コントローラにおいて、送信データ信号線は、
先頭にスレーブへ格納する先頭アドレスを示した送信デ
ータを転送することを特徴とするものである。
に、請求項１記載の発明では、マスタ、スレーブ間の送
受信データをクロックに同期させて転送する同期シリア
ル通信コントローラにおいて、マスタからスレーブに、
送信クロックを転送する送信クロック信号線と、前記送
信クロック信号線で転送した送信クロックに同期させた
送信データを転送する送信データ信号線と、マスタから
スレーブに受信クロックを転送する受信クロック信号線
と、スレーブからマスタに受信データを転送する受信デ
ータ信号線と、スレーブからマスタに受信して欲しい受
信データが発生したことを知らせる受信要求データを転
送する受信要求信号線とを備え、マスタは、受信要求デ
ータを受信後、送信データの転送中に拘わらず受信デー
タの受信が可能になると、受信クロックを転送すること
を特徴とするものである。また、請求項２記載の発明で
は、請求項１記載の同期シリアル通信コントローラにお
いて、受信データ信号線は、受信クロックに同期した受
信データを転送することを特徴とするものである。ま
た、請求項３記載の発明では、請求項２記載の同期シリ
アル通信コントローラにおいて、受信データ信号線の受
信データは、受信クロックの立下りでもってスレーブか
ら送り出され、受信クロックの立上がりでもってマスタ
で受信されることを特徴とするものである。また、請求
項４記載の発明では、請求項１または２記載の同期シリ
アル通信コントローラにおいて、送信データ信号線は、
先頭にスレーブへ格納する先頭アドレスを示した送信デ
ータを転送することを特徴とするものである。
【０００５】上記のように構成された請求項１の発明
は、マスタは、受信要求データを受信後、送信データの
転送中に拘わらず受信データの受信が可能になると、受
信クロックを転送するので、スレーブはマスタからの受
信クロックを受け取ることによって、受信データを送出
してよいタイミングを知ることができる。また、請求項
２の発明は、請求項１のように構成された同期シリアル
通信コントローラの発明に加えて、受信データ信号線
は、受信クロックに同期した受信データを転送するよう
になっているので、マスタはデータ送信中にも拘わらず
受信クロックに同期した受信データを受け取ることがで
きる。また、請求項３の発明は、請求項２のように構成
された同期シリアル通信コントローラの発明に加えて、
受信データ信号線の受信データは、受信クロックの立下
りでもってスレーブから送り出され、前記受信クロック
の立上がりでもってマスタで受信されるようになってい
るので、マスタはデータ送信中にも拘わらず受信データ
を確実に受け取ることができる。また、請求項４の発明
は、請求項１または２のように構成された同期シリアル
通信コントローラの発明に加えて、送信データ信号線
は、先頭にスレーブへ格納する先頭アドレスを示した送
信データを転送するようにしているので、スレーブへ格
納したデータの追加や修正を、他の部分をいじらずに簡
単に行うことができる。
は、マスタは、受信要求データを受信後、送信データの
転送中に拘わらず受信データの受信が可能になると、受
信クロックを転送するので、スレーブはマスタからの受
信クロックを受け取ることによって、受信データを送出
してよいタイミングを知ることができる。また、請求項
２の発明は、請求項１のように構成された同期シリアル
通信コントローラの発明に加えて、受信データ信号線
は、受信クロックに同期した受信データを転送するよう
になっているので、マスタはデータ送信中にも拘わらず
受信クロックに同期した受信データを受け取ることがで
きる。また、請求項３の発明は、請求項２のように構成
された同期シリアル通信コントローラの発明に加えて、
受信データ信号線の受信データは、受信クロックの立下
りでもってスレーブから送り出され、前記受信クロック
の立上がりでもってマスタで受信されるようになってい
るので、マスタはデータ送信中にも拘わらず受信データ
を確実に受け取ることができる。また、請求項４の発明
は、請求項１または２のように構成された同期シリアル
通信コントローラの発明に加えて、送信データ信号線
は、先頭にスレーブへ格納する先頭アドレスを示した送
信データを転送するようにしているので、スレーブへ格
納したデータの追加や修正を、他の部分をいじらずに簡
単に行うことができる。
【０００６】
【発明の実施の形態】次に、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１は本発明の同期シ
リアル通信コントローラを使用したシステムの主要な構
成図である。図１において、スレーブである操作部１１
とマスタであるＡＳＩＣ１２の間には斜線ブロックで図
示した同期シリアル通信コントローラ１０が配され、ク
ロック同期式シリアル通信で接続されている。操作部１
１は、ユーザーインターフェイスのために用意され、画
面、キー、タッチパネル、表示用ＬＥＤ、またはブザー
等が設定されている。画面は、白黒またはカラー表示が
可能になっており、画面を構成する画素はアドレスを持
って構成されている。また、ＡＳＩＣ１２は、ＣＰＵ１
３とＣＰＵバスでもって接続され、メモリ１４とはメモ
リバスでもって接続されている。さらに、ＡＳＩＣ１２
はＣＰＵ１３からの指令を解釈して、メモリ１４のデー
タの読み書きを制御している。
図面に基づいて詳細に説明する。図１は本発明の同期シ
リアル通信コントローラを使用したシステムの主要な構
成図である。図１において、スレーブである操作部１１
とマスタであるＡＳＩＣ１２の間には斜線ブロックで図
示した同期シリアル通信コントローラ１０が配され、ク
ロック同期式シリアル通信で接続されている。操作部１
１は、ユーザーインターフェイスのために用意され、画
面、キー、タッチパネル、表示用ＬＥＤ、またはブザー
等が設定されている。画面は、白黒またはカラー表示が
可能になっており、画面を構成する画素はアドレスを持
って構成されている。また、ＡＳＩＣ１２は、ＣＰＵ１
３とＣＰＵバスでもって接続され、メモリ１４とはメモ
リバスでもって接続されている。さらに、ＡＳＩＣ１２
はＣＰＵ１３からの指令を解釈して、メモリ１４のデー
タの読み書きを制御している。
【０００７】図２は、図１に示した本発明の同期シリア
ル通信コントローラ１０の各種信号線を示す。操作部１
１とＡＳＩＣ１２との間は５本の信号線、すなわち、送
信クロック信号線ＴＣＬＫ１、送信データ信号線ＴＸＤ
２、受信クロック信号線ＲＣＬＫ３、受信データ信号線
ＲＸＤ４、および受信要求信号線ＲＥＱ５で接続されて
いる。送信データ信号線ＴＸＤ２は、ＡＳＩＣ１２から
操作部１１に送られる送信データを転送する信号線であ
り、送信データの内容によってハイ（以下、Ｈで記す）
またはロー（以下、Ｌで記す）状態となる。送信クロッ
ク信号線ＴＣＬＫ１は、ＡＳＩＣ１２から操作部１１に
送られる送信クロックの信号線であり、通信の行われて
いない状態でＨ状態になっている。また、タイミング的
には同期シリアル通信コントローラ１０は、送信クロッ
クの立下りで送信データを出力し、操作部１１は送信ク
ロックの立上がりで送信データを取り込むようになって
いる。また、送信データは、ＭＳＢ（Most Significant
Bit）から送り出される。送信のタイミングの状態を図
４に示す。また、ＲＥＱ５は、操作部１１が送るべきデ
ータが発生した時、またはデータの送るべき要求が生じ
た時、操作部１１から同期シリアル通信コントローラ１
０を経由してＡＳＩＣ１２に送られる。すなわち、操作
部１１がＡＳＩＣ１２に送るべきデータを保持してい
て、ＡＳＩＣ１２に受信要求信号を出してデータを受信
して欲しいことを示しており、受信要求の無い場合はＬ
状態であり、受信要求の有る場合はＨ状態である。さら
に、ＲＣＬＫ３は受信クロック信号であり、ＡＳＩＣ１
２がＲＥＱ５信号の受信後、データを受信できる状態に
あると操作部１１に出力する。また、ＲＣＬＫ３は通信
の行われていない状態でＨ状態である。また、ＲＸＤ４
は受信データであり、送信データＴＸＤ２と同様にデー
タの内容によってＨまたはＬ状態をとる。操作部１１
は、ＲＣＬＫ３の立下りで受信データＲＸＤ４を出力
し、ＡＳＩＣ１２はＲＣＬＫ３の立上がりで受信データ
ＲＸＤ４を取り込むようになっている。操作部１１は受
信データＲＸＤ４を全て送り終わったら、ＲＣＬＫ３の
立上がり後、或る時間経ってからＲＥＱ５信号をＬ状態
にする。受信のタイミングの状態を図５に示す。
ル通信コントローラ１０の各種信号線を示す。操作部１
１とＡＳＩＣ１２との間は５本の信号線、すなわち、送
信クロック信号線ＴＣＬＫ１、送信データ信号線ＴＸＤ
２、受信クロック信号線ＲＣＬＫ３、受信データ信号線
ＲＸＤ４、および受信要求信号線ＲＥＱ５で接続されて
いる。送信データ信号線ＴＸＤ２は、ＡＳＩＣ１２から
操作部１１に送られる送信データを転送する信号線であ
り、送信データの内容によってハイ（以下、Ｈで記す）
またはロー（以下、Ｌで記す）状態となる。送信クロッ
ク信号線ＴＣＬＫ１は、ＡＳＩＣ１２から操作部１１に
送られる送信クロックの信号線であり、通信の行われて
いない状態でＨ状態になっている。また、タイミング的
には同期シリアル通信コントローラ１０は、送信クロッ
クの立下りで送信データを出力し、操作部１１は送信ク
ロックの立上がりで送信データを取り込むようになって
いる。また、送信データは、ＭＳＢ（Most Significant
Bit）から送り出される。送信のタイミングの状態を図
４に示す。また、ＲＥＱ５は、操作部１１が送るべきデ
ータが発生した時、またはデータの送るべき要求が生じ
た時、操作部１１から同期シリアル通信コントローラ１
０を経由してＡＳＩＣ１２に送られる。すなわち、操作
部１１がＡＳＩＣ１２に送るべきデータを保持してい
て、ＡＳＩＣ１２に受信要求信号を出してデータを受信
して欲しいことを示しており、受信要求の無い場合はＬ
状態であり、受信要求の有る場合はＨ状態である。さら
に、ＲＣＬＫ３は受信クロック信号であり、ＡＳＩＣ１
２がＲＥＱ５信号の受信後、データを受信できる状態に
あると操作部１１に出力する。また、ＲＣＬＫ３は通信
の行われていない状態でＨ状態である。また、ＲＸＤ４
は受信データであり、送信データＴＸＤ２と同様にデー
タの内容によってＨまたはＬ状態をとる。操作部１１
は、ＲＣＬＫ３の立下りで受信データＲＸＤ４を出力
し、ＡＳＩＣ１２はＲＣＬＫ３の立上がりで受信データ
ＲＸＤ４を取り込むようになっている。操作部１１は受
信データＲＸＤ４を全て送り終わったら、ＲＣＬＫ３の
立上がり後、或る時間経ってからＲＥＱ５信号をＬ状態
にする。受信のタイミングの状態を図５に示す。
【０００８】また、図３は、本発明の同期シリアル通信
コントローラ１０の主要なブロック図である。図におい
て、送信クロック生成部１０ａは、システムの基本動作
クロックを分周して送信クロックを作る。その分周比
は、ＡＳＩＣ１２のＣＰＵインタフェース１２ａ内にあ
る図示しない送信クロック分周レジスタで指定すること
ができる。パラレル／シリアル変換部１０ｂは、送信Ｄ
ＭＡＣ１０ｅから送られてきた８ｂｉｔのパラレルデー
タを送信クロックに同期して出力するため、１ｂｉｔの
シリアルデータに変換する。また、送信ＤＭＡＣ１０ｅ
はメモリ１４格納された送信データをメモリインタフェ
ース（以下、メモリＩ／Ｆと記す）を介して、ダイレク
ト・メモリ・アクセス（ＤＭＡ）方式で読み出すことが
可能である。ステータスレジスタ１０ｈは、送信ＤＭＡ
Ｃ１０ｅの起動や動作状態を示すフラグ、受信動作の状
態などが記憶されているレジスタ群である。また、受信
クロック生成部１０ｃは、システムの基本動作クロック
を分周して、受信クロックを作成し、受信クロック信号
線ＲＣＬＫ３上に転送する。その分周比は、送信クロッ
クと同様、ＡＳＩＣ１２のＣＰＵインタフェース１２ａ
内にある図示しない送信クロック分周レジスタで指定す
ることができる。シリアル／パラレル変換部１０ｄは、
受信データの１ｂｉｔのシリアルデータを、受信クロッ
クに同期させて８ｂｉｔのパラレルデータに変換し、受
信リクエスト処理部１０ｆに渡す。受信リクエスト処理
部１０ｆは受信したパラレルデータを受信レジスタ１０
ｋに渡す。受信レジスタ１０ｋは、パラレルデータの内
容をＣＰＵ１３が判断したり、またはパラレルデータを
メモリ１４に格納するまで保持させておく。ここで、も
し受信レジスタ１０ｋを受信データのすべてに渡って記
憶できるだけの容量を持たせるようにシステムを構成す
れば、受信要求の信号が確立した時に自動的に受信クロ
ックを発生さえて、受信データを受信レジスタ１０ｋに
取り込ませるようにすることも可能である。
コントローラ１０の主要なブロック図である。図におい
て、送信クロック生成部１０ａは、システムの基本動作
クロックを分周して送信クロックを作る。その分周比
は、ＡＳＩＣ１２のＣＰＵインタフェース１２ａ内にあ
る図示しない送信クロック分周レジスタで指定すること
ができる。パラレル／シリアル変換部１０ｂは、送信Ｄ
ＭＡＣ１０ｅから送られてきた８ｂｉｔのパラレルデー
タを送信クロックに同期して出力するため、１ｂｉｔの
シリアルデータに変換する。また、送信ＤＭＡＣ１０ｅ
はメモリ１４格納された送信データをメモリインタフェ
ース（以下、メモリＩ／Ｆと記す）を介して、ダイレク
ト・メモリ・アクセス（ＤＭＡ）方式で読み出すことが
可能である。ステータスレジスタ１０ｈは、送信ＤＭＡ
Ｃ１０ｅの起動や動作状態を示すフラグ、受信動作の状
態などが記憶されているレジスタ群である。また、受信
クロック生成部１０ｃは、システムの基本動作クロック
を分周して、受信クロックを作成し、受信クロック信号
線ＲＣＬＫ３上に転送する。その分周比は、送信クロッ
クと同様、ＡＳＩＣ１２のＣＰＵインタフェース１２ａ
内にある図示しない送信クロック分周レジスタで指定す
ることができる。シリアル／パラレル変換部１０ｄは、
受信データの１ｂｉｔのシリアルデータを、受信クロッ
クに同期させて８ｂｉｔのパラレルデータに変換し、受
信リクエスト処理部１０ｆに渡す。受信リクエスト処理
部１０ｆは受信したパラレルデータを受信レジスタ１０
ｋに渡す。受信レジスタ１０ｋは、パラレルデータの内
容をＣＰＵ１３が判断したり、またはパラレルデータを
メモリ１４に格納するまで保持させておく。ここで、も
し受信レジスタ１０ｋを受信データのすべてに渡って記
憶できるだけの容量を持たせるようにシステムを構成す
れば、受信要求の信号が確立した時に自動的に受信クロ
ックを発生さえて、受信データを受信レジスタ１０ｋに
取り込ませるようにすることも可能である。
【０００９】また、図６は、請求項４における送信デー
タの内容を示した図である。送信データ信号線ＴＸＤか
ら送出される送信データの先頭は、８ビット構成のハイ
アドレス（ADR-H）とローアドレス（ADR-L）からなり、
その後にデータ（DATA０〜DATAｎ）が続く構成となって
いる。この送信データは、操作部１１の画面のデータで
あったり、ＬＥＤの点灯パターンのデータであったり、
または表示部の点灯データであったりする。図７に操作
部１１にあるメモリマップの状態を示す。たとえば、操
作部１１にある画面に絵を表示するためには、ＡＳＩＣ
１２からの送信データのアドレスを０ｘ００００とし
て、続けて１画面分のデータを送ればよい。アドレスを
指定することで１ライン分のデータも書き換え可能であ
る。
タの内容を示した図である。送信データ信号線ＴＸＤか
ら送出される送信データの先頭は、８ビット構成のハイ
アドレス（ADR-H）とローアドレス（ADR-L）からなり、
その後にデータ（DATA０〜DATAｎ）が続く構成となって
いる。この送信データは、操作部１１の画面のデータで
あったり、ＬＥＤの点灯パターンのデータであったり、
または表示部の点灯データであったりする。図７に操作
部１１にあるメモリマップの状態を示す。たとえば、操
作部１１にある画面に絵を表示するためには、ＡＳＩＣ
１２からの送信データのアドレスを０ｘ００００とし
て、続けて１画面分のデータを送ればよい。アドレスを
指定することで１ライン分のデータも書き換え可能であ
る。
【００１０】
【発明の効果】以上のように請求項１の発明によれば、
スレーブはマスタからの受信クロックを受け取ることに
よって、受信データ送出のタイミングを確実に把握可能
にした同期シリアル通信コントローラを提供できるよう
になった。請求項２の発明によれば、請求項１の同期シ
リアル通信コントローラの発明に加えて、マスタのデー
タ送信中にも拘わらず、受信クロックに同期したデータ
を受信可能にした同期シリアル通信コントローラを提供
することができるようになった。請求項３の発明によれ
ば、請求項２の同期シリアル通信コントローラの発明に
加えて、マスタはデータ送信中にも拘わらず、受信クロ
ックに同期した受信データを確実に受け取る同期シリア
ル通信コントローラを提供することができるようになっ
た。請求項４の発明によれば、請求項１または２の同期
シリアル通信コントローラの発明に加えて、送信データ
信号線は、先頭にスレーブへ格納する先頭アドレスを示
した送信データを転送するようにしたので、スレーブへ
格納するデータの追加や修正を、他の部分をいじらずに
簡単に行える同期シリアル通信コントローラを提供する
ことができるようになった。
スレーブはマスタからの受信クロックを受け取ることに
よって、受信データ送出のタイミングを確実に把握可能
にした同期シリアル通信コントローラを提供できるよう
になった。請求項２の発明によれば、請求項１の同期シ
リアル通信コントローラの発明に加えて、マスタのデー
タ送信中にも拘わらず、受信クロックに同期したデータ
を受信可能にした同期シリアル通信コントローラを提供
することができるようになった。請求項３の発明によれ
ば、請求項２の同期シリアル通信コントローラの発明に
加えて、マスタはデータ送信中にも拘わらず、受信クロ
ックに同期した受信データを確実に受け取る同期シリア
ル通信コントローラを提供することができるようになっ
た。請求項４の発明によれば、請求項１または２の同期
シリアル通信コントローラの発明に加えて、送信データ
信号線は、先頭にスレーブへ格納する先頭アドレスを示
した送信データを転送するようにしたので、スレーブへ
格納するデータの追加や修正を、他の部分をいじらずに
簡単に行える同期シリアル通信コントローラを提供する
ことができるようになった。
【図１】本発明の同期シリアル通信コントローラを使用
したシステムの主要な構成図である。
したシステムの主要な構成図である。
【図２】本発明の同期シリアル通信コントローラの信号
線を説明する説明図である。
線を説明する説明図である。
【図３】本発明の同期シリアル通信コントローラの主要
なブロック図である。
なブロック図である。
【図４】送信データを送信するタイミングを説明する説
明図である。
明図である。
【図５】受信データを受信するタイミングを説明する説
明図である。
明図である。
【図６】データの先頭にアドレスを備えた送信データを
説明する説明図である。
説明する説明図である。
【図７】操作部のメモリマップの状態を説明する説明図
である。
である。
【図８】従来の４信号で接続されたマスタとスレーブ間
の送受信を説明する説明図である。
の送受信を説明する説明図である。
１ 送信クロック信号線（ＴＣＬＫ） ２ 送信データ信号線（ＴＸＤ） ３ 受信クロック信号線（ＲＣＬＫ） ４ 受信データ信号線（ＲＸＤ） ５ 受信要求信号線（ＲＥＱ） １０ 同期シリアル通信コントローラ １０ａ 送信クロック生成部 １０ｂ パラレル／シリアル変換部 １０ｃ 受信クロック生成部 １０ｄ シリアル／パラレル変換部 １０ｅ 送信ＤＭＡＣ １０ｆ 受信リクエスト処理部 １０ｈ ステイタスレジスタ １０ｋ 受信レジスタ １１ 操作部 １２ ＡＳＩＣ １２ａ ＣＰＵインタフェース １３ ＣＰＵ １４ メモリ
Claims (4)
- 【請求項１】 マスタ、スレーブ間の送受信データをク
ロックに同期させて転送する同期シリアル通信コントロ
ーラにおいて、マスタからスレーブに、送信クロックを
転送する送信クロック信号線と、前記送信クロック信号
線で転送した送信クロックに同期させた送信データを転
送する送信データ信号線と、マスタからスレーブに受信
クロックを転送する受信クロック信号線と、スレーブか
らマスタに受信データを転送する受信データ信号線と、
スレーブからマスタに受信して欲しい受信データが発生
したことを知らせる受信要求データを転送する受信要求
信号線とを備え、マスタは、受信要求データを受信後、
送信データの転送中に拘わらず受信データの受信が可能
になると、受信クロックを転送することを特徴とする同
期シリアル通信コントローラ。 - 【請求項２】 請求項１記載の同期シリアル通信コント
ローラにおいて、受信データ信号線は、受信クロックに
同期した受信データを転送することを特徴とする同期シ
リアル通信コントローラ。 - 【請求項３】 請求項２記載の同期シリアル通信コント
ローラにおいて、受信データ信号線の受信データは、受
信クロックの立下りでもってスレーブから送り出され、
受信クロックの立上がりでもってマスタで受信されるこ
とを特徴とする同期シリアル通信コントローラ。 - 【請求項４】 請求項１または２記載の同期シリアル通
信コントローラにおいて、送信データ信号線先頭にスレ
ーブへ格納する先頭アドレスを示した送信データを転送
することを特徴とする同期シリアル通信コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30753899A JP3947330B2 (ja) | 1999-10-28 | 1999-10-28 | 同期シリアル通信コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30753899A JP3947330B2 (ja) | 1999-10-28 | 1999-10-28 | 同期シリアル通信コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127826A true JP2001127826A (ja) | 2001-05-11 |
| JP3947330B2 JP3947330B2 (ja) | 2007-07-18 |
Family
ID=17970311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30753899A Expired - Fee Related JP3947330B2 (ja) | 1999-10-28 | 1999-10-28 | 同期シリアル通信コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3947330B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261716A (ja) * | 2001-03-02 | 2002-09-13 | Matsushita Electric Ind Co Ltd | シリアルデータ転送方法およびシリアルデータ転送システム |
| JP2007073023A (ja) * | 2005-08-12 | 2007-03-22 | Ricoh Co Ltd | 通信装置、画像形成装置 |
-
1999
- 1999-10-28 JP JP30753899A patent/JP3947330B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261716A (ja) * | 2001-03-02 | 2002-09-13 | Matsushita Electric Ind Co Ltd | シリアルデータ転送方法およびシリアルデータ転送システム |
| JP4511063B2 (ja) * | 2001-03-02 | 2010-07-28 | パナソニック株式会社 | 送信装置と受信装置とデータ転送システムと再生もしくは録音装置および送信方法と受信方法とデータ転送方法 |
| JP2007073023A (ja) * | 2005-08-12 | 2007-03-22 | Ricoh Co Ltd | 通信装置、画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3947330B2 (ja) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863653B2 (ja) | 通信装置内蔵マイクロコンピュータ | |
| JPH11149445A (ja) | 送受信兼用のレジスターを持つ直列インターフェース装置 | |
| JPS6365178B2 (ja) | ||
| JP2002049363A (ja) | 画像表示システム | |
| JP2001166912A (ja) | 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス | |
| US6580827B2 (en) | Information processing apparatus, method and memory medium therefor | |
| JP2000165421A (ja) | マルチスレーブバスラインシステム及びシリアル転送方法 | |
| JP2006344159A (ja) | 共通バス接続デバイス用通信制御装置 | |
| JP3947330B2 (ja) | 同期シリアル通信コントローラ | |
| JPH10222464A (ja) | 同期式直列データ転送装置 | |
| JP2006304011A (ja) | インタフェース回路 | |
| CN111130675B (zh) | 一种基于时间触发网络的时间同步装置 | |
| JP4604956B2 (ja) | 情報処理装置 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| JP2002164873A (ja) | デジタル・オーディオ装置 | |
| JPH0818562A (ja) | 時分割多重通信装置 | |
| KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
| JP3251394B2 (ja) | データ転送装置、受信装置およびゲーム装置 | |
| JPS6238637A (ja) | マルチドロツプにおける伝送制御方式 | |
| JP2000295114A (ja) | データ転送回路 | |
| JPH10290246A (ja) | 通信装置および通信方法 | |
| JP2001166889A (ja) | プリンタおよびプリンタ内のデータ通信方法 | |
| JPH08129440A (ja) | 画像形成装置 | |
| JPH0271324A (ja) | データ転送装置 | |
| JP2000101617A (ja) | 非同期デ―タ通信方法，非同期デ―タ通信装置，及び非同期デ―タ通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |