JP2002049363A - 画像表示システム - Google Patents

画像表示システム

Info

Publication number
JP2002049363A
JP2002049363A JP2001088893A JP2001088893A JP2002049363A JP 2002049363 A JP2002049363 A JP 2002049363A JP 2001088893 A JP2001088893 A JP 2001088893A JP 2001088893 A JP2001088893 A JP 2001088893A JP 2002049363 A JP2002049363 A JP 2002049363A
Authority
JP
Japan
Prior art keywords
data
image
circuit
output
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001088893A
Other languages
English (en)
Inventor
Akihiko Inoue
明彦 井上
Toshitake Nakano
敏剛 中野
Yuuya Sato
裕冶 佐藤
Tomoyuki Ishihara
朋幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001088893A priority Critical patent/JP2002049363A/ja
Priority to TW090112505A priority patent/TW522691B/zh
Priority to US09/864,790 priority patent/US20020011996A1/en
Priority to CNB011216816A priority patent/CN100429614C/zh
Publication of JP2002049363A publication Critical patent/JP2002049363A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】 【課題】 一つのデジタルビデオインターフェースによ
って、画像データと画像データ以外のデータとを合わせ
て転送する。 【解決手段】 画像データと画像データ以外のデータと
を送信する送信データセレクタ３２０を有するホスト装
置３００と、画像データと画像データ以外のデータとを
受信して各々のデータを分離する受信データセレクタ３
１４を有するディスプレイ装置３０１と、ホスト装置３
００とディスプレイ装置３０１とを接続するデジタルビ
デオインターフェースと、を具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータ装置
とディスプレイ装置とを接続するデジタルビデオインタ
ーフェースを備えた画像表示システムに関する。
【０００２】
【従来の技術】従来技術の一例として、特開平８−３３
１４８８公報に開示されているパーソナルコンピュータ
とカラー液晶モニターとがビデオケーブルで接続された
画像表示システムについて説明する。
【０００３】図１１は、従来の画像表示システム１００
０のブロック図を示す。図１１の画像表示システム１０
００は、ホスト装置１００と、デジタルビデオインター
フェース１０３と、ディスプレイ装置１０１とを備えて
いる。ホスト装置１００はパーソナルコンピュータに設
けられ得る。ホスト装置１００は、グラフィックス制御
回路１０２を備えており、グラフィックス制御回路１０
２は、画像データを送信する。ディスプレイ装置１０１
は、液晶表示回路１０４を備えており、液晶表示回路１
０４は、画像データを受信し液晶パネルに画像表示を行
う。デジタルビデオインターフェース１０３は、ホスト
装置１００内のグラフィックス制御回路１０２と、ディ
スプレイ装置１０１内の液晶表示回路１０４との間を接
続しており、画像データがデジタルビデオインターフェ
ース１０３を介して、グラフィックス制御回路１０２か
ら液晶表示回路１０４へ転送される。
【０００４】グラフィックス制御回路１０２は、グラフ
ィックスコントローラ１０７と、グラフィックスメモリ
１０６とを備えている。グラフィックスコントローラ１
０７は、パーソナルコンピュータ内のＣＰＵ（図示せ
ず）からシステムバス１０５を介して、入力される描画
命令に基づいて、グラフィックスメモリ１０６を用いて
演算処理を行い画像データを生成する。そして、グラフ
ィックスコントローラ１０７は、生成された画像データ
を順次デジタルビデオインターフェース１０３のデジタ
ルデータ送信機１０８に出力する。
【０００５】デジタルビデオインターフェース１０３
は、デジタルデータ送信機１０８から出力される画像デ
ータをビデオケーブル１０９を介して、デジタルデータ
受信機１１０へ転送する。デジタルデータ受信機１１０
に転送された画像データは、液晶表示回路１０４内のパ
ネル制御回路１１１によって、パネル制御に適したデー
タ形式に変換される。変換された画像データは、液晶パ
ネル１１２に順次出力されて、液晶パネル１１２に画像
が表示される。図１１の画像表示システム１０００で
は、画像データのみを転送することが可能である。
【０００６】次に、音声と画像とを同時に転送可能な画
像表示システム２０００について説明する。図１２は、
従来の音声と画像とを同時に転送可能な画像表示システ
ム２０００のブロック図を示す。図１２の画像表示シス
テムは、ホスト装置２００と、ディスプレイ装置２０１
と、デジタルビデオインターフェース２０３と、音声ケ
ーブル２１７とを備えている。
【０００７】ホスト装置２００は、パーソナルコンピュ
ータに設けられ得、グラフィックス制御回路２０２と、
音声信号制御回路２０６とを備えている。グラフィック
ス制御回路２０２は、画像データを送信する。音声信号
制御回路２０６は、音声信号を送信する。
【０００８】ディスプレイ装置２０１は、液晶表示回路
２０４と、音声出力回路２０７とを備えている。液晶表
示回路２０４は、画像データを受信して液晶パネル２１
４に画像表示を行い、音声出力回路２０７は、音声信号
を受信して音声を発生する。
【０００９】デジタルビデオインターフェース２０３
は、ホスト装置２００内のグラフィックス制御回路２０
２と、ディスプレイ装置２０１内の液晶表示回路２０４
とを接続しており、画像データがデジタルビデオインタ
ーフェース２０３を介して、グラフィックス制御回路２
０２から液晶表示回路２０４へ転送される。
【００１０】音声ケーブル２１７は、ホスト装置２００
内の音声信号制御回路２０６と、ディスプレイ装置２０
１内の音声出力回路２０７とを接続しており、音声信号
が音声ケーブル２１７を介して、音声信号制御回路２０
６から音声出力回路２０７へ転送される。
【００１１】画像データの転送は、図１１の画像表示シ
ステムと同様の方法で行われ、液晶パネル２１４に画像
が表示される。一方、音声データは、以下の方法で転送
される。
【００１２】音声信号制御回路２０６は、音声発生回路
２１５と音声アンプ２１６とを備えている。音声発生回
路２１５は、パーソナルコンピュータ内のＣＰＵ（図示
せず）からシステムバス２０５を介して、入力されるデ
ジタル音声データをアナログ音声信号に変換する。変換
されたアナログ音声信号は、音声アンプ２１６で増幅さ
れて音声ケーブル２１７に出力される。音声ケーブル２
１７を介して転送されたアナログ音声信号は、音声出力
回路２０７内の音声受信バッファ２１８によって受信さ
れた後に、音声アンプ２１９によって増幅されてスピー
カー２２０に出力され、スピーカー２２０から音声が発
生される。図１２のシステムでは、ビデオケーブル２１
１と音声ケーブル２１７の２本のケーブルを用いて、画
像データと音声データを転送することが可能である。
【００１３】
【発明が解決しようとする課題】しかしながら、図１１
の従来の画像表示システム１０００では、ホスト装置１
００からディスプレイ装置１０１に、画像データ以外の
データを転送することは出来ないために、ＵＳＢ等の他
のインターフェースを別のケーブルで同時に接続し画像
データ以外のデータを転送したり、あるいは画像データ
以外のデータが保存されているＲＯＭ等のデバイスをデ
ィスプレイ装置１０１から取り出してデータを書き換え
ることが必要である。
【００１４】図１２の従来の画像表示システム２０００
では、ホスト装置２００からディスプレイ装置２０１
に、画像データ以外の音声データを同時に転送すること
は可能であるが、種類の異なるインターフェースケーブ
ルを２本同時に接続する必要がある。
【００１５】このように、画像データ以外のデータを転
送する為には、デジタルビデオインターフェースに加
え、他の異なるインターフェースを同時に備える必要が
あり、しかも、種類の異なるケーブルを複数本同時に接
続しなければならない。また、ディスプレイ装置２０１
内のＲＯＭ等のデータを書き換えるには、一度電源を切
ることが必要になったり、筐体を開けてＲＯＭ等を取り
出したりする必要があり、時間と労力がかかる。
【００１６】本発明は、このような課題を解決するもの
であり、その目的は、ホスト装置とディスプレイ装置と
を一つのデジタルビデオインターフェースだけで接続す
ることにより、画像データと多目的に利用可能な画像デ
ータ以外のデータを合わせて転送できる画像表示システ
ムを提供することである。
【００１７】
【課題を解決するための手段】本発明の画像表示システ
ムは、画像データである第１のデータと画像データ以外
のデータである第２のデータとを時分割して出力するホ
スト手段と、時分割して出力された上記第１のデータお
よび上記第２のデータを受信するディスプレイ手段と、
上記ホスト手段から上記ディスプレイ手段へ時分割して
出力された上記第１のデータおよび上記第２のデータを
転送する単一のデジタルインターフェースとを備える画
像表示システムであって、上記ホスト手段は、上記第１
のデータを出力するグラフィックス制御回路と、上記第
２のデータを出力するデータ送信回路と、上記グラフィ
ックス制御回路から出力された上記第１のデータと上記
データ送信回路から出力された上記第２のデータとが入
力され、上記第１のデータと上記第２のデータとを時分
割して出力するデータ出力手段とを備え、上記ディスプ
レイ手段は、時分割して出力された上記第１のデータお
よび上記第２のデータを上記第１のデータと上記第２の
データとに分離するデータ分離手段と、上記データ分離
手段から出力される上記第１のデータが入力されるディ
スプレイ回路と、上記データ分離手段から出力される上
記第２のデータが入力される受信回路とを備え、そのこ
とにより上記目的が達成される。
【００１８】上記特徴により、本発明の画像表示システ
ムは、ホスト装置にデータ出力手段を設け、ディスプレ
イ装置にデータ分離手段を設け、ホスト装置とディスプ
レイ装置とを単一のデジタルインターフェースで接続す
ることにより、画像データと多目的に利用可能な画像デ
ータ以外のデータとを１系統のデジタルインターフェー
スで同時に転送することが可能である。
【００１９】時分割して出力された上記第１のデータお
よび上記第２のデータは、パケット形式のデータ構造を
有してもよい。
【００２０】上記特徴により、本発明の画像表示システ
ムは、パケットによってデータを転送することにより、
画像データと画像データ以外のデータとを自由な長さの
単位で分割して転送することが可能になり、データ量が
異なる多種のデータを区別して効率良く転送することが
可能になる。
【００２１】時分割して出力された上記第１のデータお
よび上記第２のデータは、上記第１のデータと上記第２
のデータとを区別するための複数の情報ビットを含んで
もよい。
【００２２】上記データ分離手段は、上記複数の情報ビ
ットに基づき、時分割して出力された上記第１のデータ
および上記第２のデータを、上記第１のデータと上記第
２のデータとに分離してもよい。
【００２３】上記第２のデータは、上記ディスプレイ回
路を制御する制御データを含んでもよい。
【００２４】上記ディスプレイ手段は、上記第２のデー
タを使用するマイコンを備え、上記第２のデータは、上
記マイコンのプログラムデータを含んでもよい。
【００２５】上記ディスプレイ手段は、ＡＳＩＣ内部ロ
ジック回路を備え、上記第２のデータは、上記ＡＳＩＣ
内部ロジック回路の初期化データを含んでもよい。
【００２６】上記ディスプレイ手段は、音声発生回路を
備え、上記第２のデータは、上記音声発生回路で用いら
れる音声データを含んでもよい。
【００２７】このように、本発明の画像表示システム
は、多目的に利用可能な画像データ以外のデータとして
のシステム制御用のデータ、マイコンのプログラムデー
タ、ＡＳＩＣ内部ロジック回路の初期化データ、音声デ
ータ等を、画像データと合わせて転送することが可能で
ある。
【００２８】上記ディスプレイ回路は、上記第１のデー
タを保存するメモリを備えてもよい。
【００２９】上記受信回路は、上記第２のデータを保存
するメモリを備えてもよい。
【００３０】上記デジタルインターフェースは、デジタ
ルビデオインターフェースであってもよい。
【００３１】本発明のホスト装置は、画像データである
第１のデータを出力するグラフィックス制御回路と、画
像データ以外のデータである第２のデータを出力するデ
ータ送信回路と、上記グラフィックス制御回路から出力
された上記第１のデータと上記データ送信回路から出力
された上記第２のデータとが入力され、上記第１のデー
タと上記第２のデータとを時分割して出力するデータ出
力手段とを備え、そのことにより上記目的が達成され
る。
【００３２】上記特徴により、本発明のホスト装置は、
画像データと画像データ以外のデータとを各々に時分割
して送信する手段を有するため、当該ホスト装置と後述
のディスプレイ装置を接続する後述のデジタルインター
フェースを１系統備えることにより、画像データと多目
的に利用可能な画像データ以外のデータを合わせて転送
することが可能である。
【００３３】時分割して出力された上記第１のデータお
よび上記第２のデータは、パケット形式のデータ構造を
有してもよい。
【００３４】上記特徴により、本発明のホスト装置は、
パケットによってデータを転送することにより、画像デ
ータと画像データ以外のデータとを自由な長さの単位で
分割して転送することが可能になり、データ量が異なる
多種のデータを区別して効率良く転送することが可能に
なる。
【００３５】時分割して出力された上記第１のデータお
よび上記第２のデータは、デジタルインターフェースを
介して時分割して出力された上記第１のデータおよび上
記第２のデータを受信するディスプレイ手段へ転送され
てもよい。
【００３６】上記デジタルインターフェースは、デジタ
ルビデオインターフェースであってもよい。
【００３７】本発明のディスプレイ装置は、時分割して
出力された画像データである第１のデータと画像データ
以外のデータである第２のデータとを、上記第１のデー
タと上記第２のデータとに分離するデータ分離手段と、
上記データ分離手段から出力される上記第１のデータが
入力されるディスプレイ回路と、上記データ分離手段か
ら出力される上記第２のデータが入力される受信回路と
を備え、そのことにより上記目的が達成される。
【００３８】上記特徴により、本発明のディスプレイ装
置は、デジタルインターフェースを介して、転送される
画像データと画像データ以外のデータとを各々に時分割
して受信する手段を有するため、上記ホスト装置と当該
ディスプレイ装置を接続する後述のデジタルインターフ
ェースを１系統備えることにより、画像データと多目的
に利用可能な画像データ以外のデータを合わせて受信す
ることが可能である。
【００３９】時分割して出力された上記第１のデータお
よび上記第２のデータは、上記第１のデータおよび上記
第２のデータを時分割して出力するホスト装置からデジ
タルインターフェースを介してディスプレイ装置に入力
されてもよい。
【００４０】時分割して出力された上記第１のデータお
よび上記第２のデータは、パケット形式のデータ構造を
有してもよい。
【００４１】上記特徴により、本発明のディスプレイ装
置は、パケットによるデータの受信処理ができるため、
データ量が異なる多種のデータを区別して効率良く受信
することが可能になる。
【００４２】上記ディスプレイ回路は、上記第１のデー
タを保存するメモリを備えてもよい。
【００４３】上記受信回路は、上記第２のデータを保存
するメモリを備えてもよい。
【００４４】上記デジタルインターフェースは、デジタ
ルビデオインターフェースであってもよい。
【００４５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
【００４６】（実施形態１）図１は、本発明の実施形態
１における、画像データＡと画像データＡ以外のデータ
Ｂを同時に転送する画像表示システム３０００のブロッ
ク図である。
【００４７】図１に示す画像表示システムは、ホスト装
置３００と、ディスプレイ装置３０１と、デジタルビデ
オインターフェース３０３とを備えている。ホスト装置
３００は、例えばパーソナルコンピュータに設けられ得
る。ホスト装置３００は、グラフィックス制御回路３０
２と、データ送信回路３０６と、送信データを選択する
送信データセレクタ３２０とを備えており、ディスプレ
イ装置３０１は、ディスプレイ回路である液晶表示回路
３０４と、データ受信回路３０７と、受信データを選択
する受信データセレクタ３１４とを備えている。ホスト
装置３００の送信データセレクタ３２０とディスプレイ
装置３０１の受信データセレクタ３１４とは、デジタル
ビデオインターフェース３０３によって接続されてお
り、デジタルビデオインターフェース３０３は、画像デ
ータＡと画像データＡ以外のデータＢとをそれぞれ転送
する。
【００４８】デジタルビデオインターフェース３０３
は、ビデオケーブル３１２として電送線または光ファイ
バを備える。また、デジタルビデオインターフェース３
０３は、無線送信で画像データＡと画像データＡ以外の
データＢとを転送しても良い。
【００４９】グラフィックス制御回路３０２は、グラフ
ィックスコントローラ３１０と、グラフィックスメモリ
３０９とを備えており、グラフィックスコントローラ３
１０は、パーソナルコンピュータ内のＣＰＵ（図示せ
ず）からシステムバス３０５を介して入力される描画命
令に基づいて、グラフィックスメモリ３０９を用いて演
算処理を行い、画像データＡを生成し送信データセレク
タ３２０に出力する。
【００５０】データ送信回路３０６は、送信データ制御
回路３１９と、送信データメモリ３１８とを備えてお
り、送信データ制御回路３１９は、パーソナルコンピュ
ータ内のＣＰＵからシステムバス３０５を介して、入力
される画像データＡ以外のデータＢを送信データメモリ
３１８に一定量記憶した後に、送信データセレクタ３２
０に出力する。
【００５１】送信データセレクタ３２０は、図７に示す
ような信号パルスのタイミングによって、画像データＡ
と画像データＡ以外のデータＢを選択して、デジタルデ
ータ送信機３１１にデータを出力している。図７に示す
ように、送信データセレクタ３２０は、グラフィックス
コントローラ３１０から出力される画像データＡである
ことを示すＤＥ（データイネーブル）信号がハイレベル
の場合には、グラフィックスコントローラ３１０からの
画像データＡをデジタルデータ送信機３１１に出力し、
ＤＥ（データイネーブル）信号がロウレベルの場合に
は、送信データ制御回路３１９からの画像データＡ以外
のデータＢをデジタルデータ送信機３１１に出力する。
【００５２】なお、画像データＡと画像データＡ以外の
データＢは時分割処理して出力されている。このような
時分割処理としては、図７に示すように、所定の順序で
画像データＡと画像データＡ以外のデータＢとを出力す
ることが挙げられる。時分割処理は、後述する図８、図
９、図１０Ａ、図１０Ｂおよび図１０Ｃに示される各デ
ータにおいても行われる。しかし、本発明は必ずしも所
定の順序で出力することに限定されない。例えば、画像
データＡと画像データＡ以外のデータＢは、ＤＥ信号の
パターンによって各出力のタイミングを自由に制御する
ことができる。
【００５３】デジタルビデオインターフェース３０３
は、デジタルデータ送信機３１１から出力される画像デ
ータＡと画像データＡ以外のデータＢを、ビデオケーブ
ル３１２を介して、デジタルデータ受信機３１３に転送
している。デジタルデータ受信機３１３に転送された画
像データＡと画像データＡ以外のデータＢは、受信デー
タセレクタ３１４によって画像データＡと画像データＡ
以外のデータＢに分離されて、各データ毎に液晶表示回
路３０４およびデータ受信回路３０７に出力される。受
信データセレクタ３１４は、デジタルデータ受信機３１
３から出力されるデータが画像データＡであることを示
すＤＥ（データイネーブル）信号がハイレベルの場合に
は、画像データＡを液晶表示回路３０４に出力し、ＤＥ
（データイネーブル）信号がロウレベルの場合には、画
像データＡ以外のデータＢをデータ受信回路３０７に出
力する。
【００５４】液晶表示回路３０４内のパネル制御回路３
１６は、受信データセレクタ３１４を経て入力される画
像データＡをパネル１フレーム分、リフレッシュメモリ
３１５に蓄えた後に、１フレーム分の画像データＡが順
次液晶パネル３１７に出力されるリフレシュ動作を繰り
返すことによって、液晶パネル３１７に画像が表示され
る。
【００５５】受信データ回路３０７内の受信データ制御
回路３２２は、受信データセレクタ３１４を経て入力さ
れる画像データＡ以外のデータＢを受信データメモリ３
２１に一定量記憶した後に、画像データＡ以外のデータ
Ｂを必要とする周辺回路（図示せず）にディスプレイ内
システムバス３０８を介して転送する。
【００５６】また、図１に示す本発明の実施形態では、
データ送信回路３０６とグラフィックス制御回路３０２
とを分離しているが、グラフィックス制御回路３０２が
データ送信回路３０６と同等の機能を有しても良い。
【００５７】（実施形態２）図２は、本発明の実施形態
２における画像データＡと画像データＡ以外のデータＢ
をパケットで転送する画像表示システム４０００のブロ
ック図である。
【００５８】図２に示す画像表示システム４０００にお
いて、ホスト装置４００は、グラフィックス制御回路４
０２と、データ送信回路４０６と、送信データを選択し
てパケット形式に変換するパケットデータエンコーダ４
２０とを備えている。ホスト装置４００は例えばパーソ
ナルコンピュータに設けられ得る。ディスプレイ装置４
０１は、ディスプレイ回路である液晶表示回路４０４
と、データ受信回路４０７と、パケット形式の受信デー
タを元のデータに戻して分配するパケットデータデコー
ダ４１４とを備えている。パケットデータエンコーダ４
２０とパケットデータデコーダ４１４とはデジタルビデ
オインターフェース４０３によって接続されており、デ
ジタルビデオインターフェース４０３によって、画像デ
ータＡと画像データＡ以外のデータＢが転送される。
【００５９】グラフィックス制御回路４０２は、グラフ
ィックスコントローラ４１０と、グラフィックスメモリ
４０９とを備えており、グラフィックスコントローラ４
１０は、パーソナルコンピュータ内のＣＰＵ（図示せ
ず）からシステムバス４０５を介して、入力される描画
命令に基づいて、グラフィックスメモリ４０９を用いて
演算処理を行い画像データＡを生成しパケットデータエ
ンコーダ４２０に出力する。
【００６０】データ送信回路４０６は、送信データ制御
回路４１９と、送信データメモリ４１８を備えており、
送信データ制御回路４１９は、パーソナルコンピュータ
内のＣＰＵからシステムバス４０５を介して、入力され
る画像データＡ以外のデータＢを送信データメモリ４１
８に一定量記憶した後に、パケットデータエンコーダ４
２０に出力する。
【００６１】パケットデータエンコーダ４２０は、図１
０Ａのパケットデータに示すようなパケット形式に画像
データＡと画像データＡ以外のデータＢを変換して、デ
ジタルデータ送信機４１１にデータを出力する。パケッ
トエンコーダ４２０は、グラフィックス制御回路４０２
およびデータ送信回路４０６からのデータ送信要求に基
づいて送信すべきデータの優先順位を決定した後に、グ
ラフィックスコントローラ４１０の画像データＡと送信
データ制御回路４１９の画像データＡ以外のデータＢと
を選択し、図１０Ａに示すように、画像データＡおよび
画像データＡ以外のデータＢにパケットの始まりを示す
ヘッダと終わりを示すフッタを付け加えてパケットとす
る。この時、パケットエンコーダ４２０から出力される
データは、パケットとして扱えるため、データ長を可変
することができる。
【００６２】デジタルビデオインターフェース４０３
は、デジタルデータ送信機４１１から出力される画像デ
ータＡと画像データＡ以外のデータＢを、ビデオケーブ
ル４１２を介して、デジタルデータ受信機４１３に転送
する。デジタルデータ受信機４１３に転送された画像デ
ータＡと画像データＡ以外のデータＢは、パケットデー
タデコーダ４１４によって画像データＡと画像データＡ
以外のデータＢに分離選択されて、液晶表示回路４０４
およびデータ受信回路４０７に出力される。
【００６３】図８には、パケットエンコーダ４２０から
出力されるパケットデータとＩＤＥ（画像データイネー
ブル）信号の出力タイミングの一例を示す。パケットデ
ータデコーダ４１４は、デジタルデータ受信機４１３か
ら出力されるデータが画像データＡであることを示すＩ
ＤＥ（画像データイネーブル）信号がハイレベルの場合
には、画像データＡを液晶表示回路４０４に出力し、Ｉ
ＤＥ（画像データイネーブル）信号がロウレベルの場合
には、画像データＡ以外のデータＢをデータ受信回路４
０７に出力する。
【００６４】液晶表示回路４０４内のパネル制御回路４
１６は、パケットデータデコーダ４１４を経て入力され
た画像データＡをパネル１フレーム分、リフレシュメモ
リ４１５に記憶した後に、１フレーム分の画像データＡ
が順次液晶パネルに出力されるリフレシュ動作を繰り返
すことによって、液晶パネル４１７に画像が表示され
る。
【００６５】受信データ回路４０７内の受信データ制御
回路４２２は、パケットデータデコーダ４１４を経て入
力される画像データＡ以外のデータＢを受信データメモ
リ４２１に一定量記憶した後に、画像データＡ以外のデ
ータＢを必要とする周辺回路（図示せず）にディスプレ
イ内システムバス４０８を介して転送する。
【００６６】図２に示す実施形態の画像表示システムに
おける画像データＡと画像データＡ以外のデータＢのパ
ケット形式を、図１０Ｂのパケットデータのような情報
ビットを設けたパケットとし、情報ビットが“１”の場
合には、画像データＡであり、情報ビットが“０”の場
合には、画像データＡ以外のデータＢであることを示す
ようにして、データを区別できるようにしても良い。
【００６７】また、図９に示すようにハイレベルの場合
にのみパケットが有効であることを示すＰＤＥ（パケッ
トデータイネーブル）信号と共に、画像データＡと画像
データＡ以外のデータＢとを選択的にデジタルデータ送
信機４１１に出力するようにしても良い。
【００６８】パケットデータ形式のさらなる具体例を図
１０Ｃに示し、パケットデータエンコーダ４２０とパケ
ットデータデコーダ４１４の機能を説明する。
【００６９】パケットデータエンコーダは、画像データ
Ａあるいは画像データＡ以外のデータＢに、例えば、パ
ケットの始まりを示す８ビットの固定値であるヘッダ
と、パケットの終わりを示す８ビットの固定値であるフ
ッタと、送信する情報の種類を示す５ビットの情報ビッ
ト列と、算出した送信すべき総ビット数を示す１０ビッ
トの総パケット長とを付け加え、図１０Ｃのようなシリ
アルデータで構成されるパケットを生成する。
【００７０】パケットデータデコーダ４１４は、パケッ
ト内のヘッダ、総パケット長、フッタからひとかたまり
のデータであるパケットを識別し、パケット内の情報ビ
ット列によりデータの種類を判別してデータを必要とす
る次段の回路を選び出し、画像データＡあるいは画像デ
ータＡ以外のデータＢを選別して出力する。
【００７１】また、画像データＡと画像データＡ以外の
データＢのパケット形式が情報ビット列を設けたパケッ
トであり、例えば、情報ビット列が“００００１”の場
合は画像データＡ、情報ビット列が“０００１０”の場
合はシステム制御用のデータ、情報ビット列が“００１
００”の場合はマイコンのプログラムデータ、情報ビッ
ト列が“０１０００”の場合はＡＳＩＣ（ａｐｐｌｉｃ
ａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ
ｃｉｒｃｕｉｔｓ）内部ロジック回路の初期化デー
タ、情報ビット列が“１００００”の場合は音声データ
等であることを示すようにして、データの種類を区別で
きるようにしても良い。
【００７２】（実施形態３）図３は、本発明の実施形態
３における画像データとシステム制御用データをパケッ
トで転送する画像表示システム５０００のブロック図で
ある。
【００７３】図３の画像表示システム５０００は、図２
に示す画像表示システム４０００において、画像データ
Ａ以外のデータＢとしてシステム制御用データが転送さ
れる。このため、ホスト装置５００のデータ送信回路５
０６およびディスプレイ装置５０１のデータ受信回路５
０７が図２に示す画像表示システム４０００と異なり、
その他の構成は、図２に示す画像表示システム４０００
と同様である。
【００７４】データ送信回路５０６は、送信データ制御
回路５１８と、ＴｘＳデータメモリ５１７とを備えてお
り、送信データ制御回路５１８は、パーソナルコンピュ
ータ内のＣＰＵ（図示せず）からシステムバス４０５を
介して入力されるパネル解像度情報、パネルサイズ等の
システム制御用データをＴｘＳデータメモリ５１７に一
定量蓄えた後に、パケットデータエンコーダ４２０に出
力する。データ受信回路５０７は、受信データ制御回路
５２１と、ＲｘＳデータメモリ５２０とを備えており、
受信データ制御回路５２１は、パケットデータデコーダ
４１４を経て入力されるシステム制御用データをＲｘＳ
データメモリ５２０に一定量蓄えた後に、データを必要
とするパネル制御回路４１６に転送する。
【００７５】（実施形態４）図４は、本発明の実施形態
４における画像データとマイコンのプログラムデータを
パケットで転送する画像表示システム６０００のブロッ
ク図である。
【００７６】図４の画像表示システム６０００は、図２
に示す画像表示システム４０００において、画像データ
Ａ以外のデータＢとしてマイコンのプログラムデータを
転送する。ホスト装置６００のデータ送信回路６０６と
ディスプレイ装置６０１のデータ受信回路６０７とが図
２に示す画像表示システム４０００と異なる。また、デ
ィスプレイ装置６０１が、プログラムメモリ６２３と、
ＯＳＤ（ｏｎ ｓｃｒｅｅｎ ｄｉｓｐｌａｙ）制御マ
イコン６２４とを備え、液晶表示装置６０４が画像信号
結合回路６１６を備えることも図２に示す画像表示シス
テム４０００と異なる。その他の構成は、図２に示す画
像表示システム４０００と同様である。
【００７７】データ送信回路６０６は、送信データ制御
回路６１９、ＴｘＰデータメモリ６１８を備えており、
送信データ制御回路６１９は、パーソナルコンピュータ
内のＣＰＵ（図示せず）からシステムバス４０５を介し
て、入力されるＯＳＤ（オンスクリーンディスプレイ）
制御用プログラムデータ等のマイコンのプログラムデー
タをＴｘＰデータメモリ６１８に一定量記憶した後に、
パケットデータエンコーダ４２０に出力する。データ受
信回路６０７は、受信データ制御回路６２２と、ＲｘＰ
データメモリ６２１とを備えており、受信データ制御回
路６２２は、パケットデータデコーダ４１４を経て入力
されるマイコンのプログラムデータをＲｘＰデータメモ
リ６２１に一定量記憶した後に、データを必要とするプ
ログラムメモリ６２３に転送する。ＯＳＤ制御マイコン
６２４は、プログラムメモリ６２３に転送されたマイコ
ンのプログラムデータの制御方法に従って、ＯＳＤ用画
像データを生成し、画像信号結合回路６１６に出力す
る。液晶表示回路６０４内の画像信号結合回路６１６
は、パネル制御回路４１６からの画像データと、ＯＳＤ
制御マイコン６２４から転送されるＯＳＤ用画像データ
とを重ね合わせ処理を行なった後に、液晶パネル４１７
に出力する。
【００７８】（実施形態５）図５は、本発明の実施形態
５における画像とＡＳＩＣ内部ロジック回路の初期化デ
ータをパケットで転送する画像表示システム７０００の
ブロック図である。
【００７９】図５の画像表示システム７０００は、図２
に示す画像表示システム４０００において、画像データ
Ａ以外のデータＢとしてＡＳＩＣ内部ロジック回路の初
期化データを転送する。ホスト装置７００のデータ送信
回路７０６とディスプレイ装置７０１のデータ受信回路
７０７とが、図２に示す画像表示システム４０００と異
なる。また、ディスプレイ装置７０１の液晶表示装置７
０４が画像処理演算回路７１６を備えることも画像表示
システム４０００と異なる。ＡＳＩＣ内部ロジック回路
は、例えば画像処理演算回路７１６である。その他の構
成は、画像表示システム４０００と同様である。
【００８０】データ送信回路７０６は、送信データ制御
回路７１９と、ＴｘＩデータメモリ７１８とを備えてお
り、送信データ制御回路７１９は、パーソナルコンピュ
ータ内のＣＰＵ（図示せず）からシステムバス４０５を
介して、入力されるＦＰＧＡ（フィールドプログラマブ
ルゲートアレイ）で構成された画像処理演算回路７１６
を初期化するためのデータ等のＡＳＩＣ内部ロジック回
路の初期化データをＴｘＩデータメモリ７１８に一定量
記憶した後に、パケットデータエンコーダ４２０に出力
する。データ受信回路７０７は、受信データ制御回路７
２２と、ＲｘＩデータメモリ７２１とを備えており、受
信データ制御回路７２２は、パケットデータデコーダ４
１４を経て入力されるＡＳＩＣ内部ロジック回路の初期
化データをＲｘＩデータメモリ７２１に一定量記憶した
後に、データを必要とする画像処理演算回路７１６に転
送し、画像処理演算回路７１６を初期化する。液晶表示
回路７０４内の画像処理演算回路７１６は、パネル制御
回路４１６からの画像データＡに画像演算処理を行った
後に、液晶パネル４１７に出力する。
【００８１】（実施形態６）図６は、本発明の実施形態
６における画像データと音声データをパケットで転送す
る画像表示システム８０００のブロック図である。
【００８２】図６の画像表示システム８０００は、図２
に示す画像表示システム４０００において画像データＡ
以外のデータＢとして音声データを転送する。ホスト装
置８００のデータ送信回路８０６とディスプレイ装置８
０１のデータ受信回路８０７とが図２に示す画像表示シ
ステム４０００と異なる。また、ディスプレイ装置８０
１が、音声発生回路８２２と、音声アンプ８２３と、ス
ピーカー８２４とを備えることが画像表示システム４０
００と異なる。その他の回路構成は、図２に示す画像表
示システム４０００と同様である。
【００８３】データ送信回路８０６は、送信データ制御
回路８１８、ＴｘＡデータメモリ８１７を備えており、
送信データ制御回路８１８は、パーソナルコンピュータ
内のＣＰＵ（図示せず）からシステムバス４０５を介し
て、入力されるデジタル音声データをＴｘＡデータメモ
リ８１７に一定量記憶した後に、パケットデータエンコ
ーダ４２０に出力する。データ受信回路８０７は、受信
データ制御回路８２１と、ＲｘＡデータメモリ８２０と
を備えており、受信データ制御回路８２１は、パケット
データデコーダ４１４を経て入力されたデジタル音声デ
ータをＲｘＡデータメモリ８２０に一定量記憶した後
に、データを必要とする音声発生回路８２２に転送す
る。音声発生回路８２２は、デジタル音声データをアナ
ログ音声信号に変換し、音声アンプ８２３に出力する。
音声アンプ８２３は、アナログ音声信号を増幅した後
に、スピーカー８２４に出力する。
【００８４】
【発明の効果】以上、本発明の画像表示システムは、ホ
スト装置に送信データセレクタを設け、ディスプレイ装
置に受信データセレクタを設け、ホスト装置とディスプ
レイ装置とを単一のデジタルビデオインターフェースで
接続することにより、画像データと、多目的に利用可能
なシステム制御用のデータ、マイコンのプログラムデー
タ、ＡＳＩＣ内部ロジック回路の初期化データ、音声デ
ータ等の画像データ以外のデータとを合わせて転送する
ことが可能である。
【００８５】また、画像データと画像データ以外のデー
タを送信する手段を有するホスト装置と、画像データと
画像データ以外のデータを受信し夫々のデータを分離し
て保存する手段を有するディスプレイ装置と、当該ホス
ト装置と当該ディスプレイ装置を接続するデジタルビデ
オインターフェイスを１系統備えることにより、画像デ
ータと多目的に利用可能な画像データ以外のデータを合
わせて転送することが可能である。
【００８６】更に、パケットによってデータを転送する
ことにより、画像データと画像データ以外のデータを自
由な長さの単位で分割して転送することが可能になり、
データ量が異なる多種のデータを区別して効率良く転送
することが可能になる。
【００８７】更に、従来の画像表示システムでは、ホス
ト装置とディスプレイ装置間の接続にビデオインターフ
ェイスと他のインターフェースを同時に備えなければい
けなかったのに対して、本発明の画像表示システムで
は、ビデオインターフェースだけを１系統備えることに
より、画像データと画像データ以外のデータ、例えば、
システム制御用のデータ、マイコンの制御プログラムデ
ータ、ＡＳＩＣ回路の初期化データ、音声データ等の多
目的データを同時に転送することが可能になる。
【００８８】また、本発明のホスト装置は、画像データ
と画像データ以外のデータとを各々に時分割して送信す
る手段を有するため、当該ホスト装置と前記ディスプレ
イ装置を接続するデジタルビデオインターフェースを１
系統備えることにより、画像データと多目的に利用可能
な画像データ以外のデータを合わせて転送することが可
能である。
【００８９】更にパケットによってデータを転送するこ
とにより、画像データと画像データ以外のデータを自由
な長さの単位で分割して転送することが可能になり、デ
ータ量が異なる多種のデータを区別して効率良く転送す
ることが可能になる。
【００９０】また、本発明のディスプレイ装置は、デジ
タルビデオインターフェースを介して、転送される画像
データと画像データ以外のデータとを各々に時分割して
受信し、各々に分離して保存する手段を有するため、前
記ホスト装置と当該ディスプレイ装置を接続するデジタ
ルビデオインターフェースを１系統備えることにより、
画像データと多目的に利用可能な画像データ以外のデー
タを合わせて受信することが可能である。
【００９１】更にパケットによるデータの受信処理がで
きるため、データ量が異なる多種のデータを区別して効
率良く受信することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態１のおける画像表示システム
のブロック図である。
【図２】本発明の実施形態２のおける画像表示システム
のブロック図である。
【図３】本発明の実施形態３のおける画像表示システム
のブロック図である。
【図４】本発明の実施形態４のおける画像表示システム
のブロック図である。
【図５】本発明の実施形態５のおける画像表示システム
のブロック図である。
【図６】本発明の実施形態６のおける画像表示システム
のブロック図である。
【図７】本発明の実施形態１の出力データのタイミング
チャートである。
【図８】本発明の実施形態２の出力データのタイミング
チャートである。
【図９】本発明の実施形態２のパケット形式の異なる場
合の出力データのタイミングチャートである。
【図１０Ａ】本発明におけるデータのパケット形式を示
す図である。
【図１０Ｂ】本発明におけるデータのパケット形式を示
す図である。
【図１０Ｃ】本発明におけるデータのパケット形式を示
す図である。
【図１１】従来の画像表示システムのブロック図であ
る。
【図１２】従来の画像と音声とを同時に転送可能な画像
表示システムのブロック図である。
【符号の説明】
３００、４００ ホスト装置 ３０１、４０１ ディスプレイ装置 ３０２、４０２ グラフィックス制御回路 ３０３、４０３ デジタルビデオインターフェイス ３０４、４０４ 液晶表示回路 ３０５、４０５ システムバス ３０９、４０９ グラフィックスメモリ ３１０、４１０ グラフィックスコントローラ ３１１、４１１ デジタルデータ送信機 ３１２、４１２ ビデオケーブル ３１３、４１３ デジタルデータ受信機 ３１６、４１６ パネル制御回路 ３１７、４１７ 液晶パネル ３０６、４０６ データ送信回路 ３０７、４０７ データ受信回路 ３０８、４０８ ディスプレイ内システムバス ３１４ 受信データセレクタ ３１５、４１５ リフレシュメモリ ３１８、４１８ 送信データメモリ ３１９、４１９ 送信データ制御回路 ３２０ 送信データセレクタ ３２１，４２１受信データメモリ ３２２、４２２ 受信データ制御回路 ４１４ パケットデータデコーダ ４２０ パケットデータエンコーダ ５１７ ＴｘＳデータメモリ ５２０ ＲｘＳデータメモリ ６１６ 画像信号結合回路 ６１８ ＴｘＰデータメモリ ６２１ ＲｘＰデータメモリ ６２３ プログラムメモリ ６２４ ＯＳＤ制御マイコン ７１６ 画像処理演算回路 ７１８ ＴｘＩデータメモリ ７２１ ＲｘＩデータメモリ ８１７ ＴｘＡデータメモリ ８２０ ＲｘＡデータメモリ ８２２ 音声発生回路 ８２３ 音声アンプ ８２４ スピーカー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 裕冶 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 石原 朋幸 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5B069 AA01 BA01 BA04 BB04 BC02 LA02 LA10 5C082 AA01 BA12 BB01 CB01 DA89 MM02 MM04

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 画像データである第１のデータと画像デ
    ータ以外のデータである第２のデータとを時分割して出
    力するホスト手段と、 時分割して出力された前記第１のデータおよび前記第２
    のデータを受信するディスプレイ手段と、 前記ホスト手段から前記ディスプレイ手段へ時分割して
    出力された前記第１のデータおよび前記第２のデータを
    転送する単一のデジタルインターフェースと、を備え
    る、画像表示システムであって、 前記ホスト手段は、 前記第１のデータを出力するグラフィックス制御回路
    と、 前記第２のデータを出力するデータ送信回路と、 前記グラフィックス制御回路から出力された前記第１の
    データと前記データ送信回路から出力された前記第２の
    データとが入力され、前記第１のデータと前記第２のデ
    ータとを時分割して出力するデータ出力手段と、を備
    え、 前記ディスプレイ手段は、 時分割して出力された前記第１のデータおよび前記第２
    のデータを前記第１のデータと前記第２のデータとに分
    離するデータ分離手段と、 前記データ分離手段から出力される前記第１のデータが
    入力されるディスプレイ回路と、 前記データ分離手段から出力される前記第２のデータが
    入力される受信回路と、を備える、画像表示システム。
  2. 【請求項２】 時分割して出力された前記第１のデータ
    および前記第２のデータは、パケット形式のデータ構造
    を有する、請求項１に記載の画像表示システム。
  3. 【請求項３】 時分割して出力された前記第１のデータ
    および前記第２のデータは、前記第１のデータと前記第
    ２のデータとを区別するための複数の情報ビットを含
    む、請求項２に記載の画像表示システム。
  4. 【請求項４】 前記データ分離手段は、前記複数の情報
    ビットに基づき、時分割して出力された前記第１のデー
    タおよび前記第２のデータを、前記第１のデータと前記
    第２のデータとに分離する、請求項３に記載の画像表示
    システム。
  5. 【請求項５】 前記第２のデータは、前記ディスプレイ
    回路を制御する制御データを含む、請求項１〜請求項４
    のいずれかに記載の画像表示システム。
  6. 【請求項６】 前記ディスプレイ手段は、前記第２のデ
    ータを使用するマイコンを備え、 前記第２のデータは、前記マイコンのプログラムデータ
    を含む、請求項１〜請求項４のいずれかに記載の画像表
    示システム。
  7. 【請求項７】 前記ディスプレイ手段は、ＡＳＩＣ内部
    ロジック回路を備え、 前記第２のデータは、前記ＡＳＩＣ内部ロジック回路の
    初期化データを含む、請求項１〜請求項４のいずれかに
    記載の画像表示システム。
  8. 【請求項８】 前記ディスプレイ手段は、音声発生回路
    を備え、 前記第２のデータは、前記音声発生回路で用いられる音
    声データを含む、請求項１〜請求項４のいずれかに記載
    の画像表示システム。
  9. 【請求項９】 前記ディスプレイ回路は、前記第１のデ
    ータを保存するメモリを備える、請求項１に記載の画像
    表示システム。
  10. 【請求項１０】 前記受信回路は、前記第２のデータを
    保存するメモリを備える、請求項１に記載の画像表示シ
    ステム。
  11. 【請求項１１】 前記デジタルインターフェースは、デ
    ジタルビデオインターフェースである、請求項１に記載
    の画像表示システム。
  12. 【請求項１２】 画像データである第１のデータを出力
    するグラフィックス制御回路と、 画像データ以外のデータである第２のデータを出力する
    データ送信回路と、 前記グラフィックス制御回路から出力された前記第１の
    データと前記データ送信回路から出力された前記第２の
    データとが入力され、前記第１のデータと前記第２のデ
    ータとを時分割して出力するデータ出力手段と、を備え
    る、ホスト装置。
  13. 【請求項１３】 時分割して出力された前記第１のデー
    タおよび前記第２のデータは、パケット形式のデータ構
    造を有する、請求項１２に記載のホスト装置。
  14. 【請求項１４】 時分割して出力された前記第１のデー
    タおよび前記第２のデータは、デジタルインターフェー
    スを介して時分割して出力された前記第１のデータおよ
    び前記第２のデータを受信するディスプレイ手段へ転送
    される、請求項１２に記載のホスト装置。
  15. 【請求項１５】 前記デジタルインターフェースは、デ
    ジタルビデオインターフェースである、請求項１４に記
    載のホスト装置。
  16. 【請求項１６】 時分割して出力された画像データであ
    る第１のデータと画像データ以外のデータである第２の
    データとを、前記第１のデータと前記第２のデータとに
    分離するデータ分離手段と、 前記データ分離手段から出力される前記第１のデータが
    入力されるディスプレイ回路と、 前記データ分離手段から出力される前記第２のデータが
    入力される受信回路と、を備える、ディスプレイ装置。
  17. 【請求項１７】 時分割して出力された前記第１のデー
    タおよび前記第２のデータは、前記第１のデータおよび
    前記第２のデータを時分割して出力するホスト装置から
    デジタルインターフェースを介してディスプレイ装置に
    入力される、請求項１６に記載のディスプレイ装置。
  18. 【請求項１８】 時分割して出力された前記第１のデー
    タおよび前記第２のデータは、パケット形式のデータ構
    造を有する、請求項１６に記載のディスプレイ装置。
  19. 【請求項１９】 前記ディスプレイ回路は、前記第１の
    データを保存するメモリを備える、請求項１６に記載の
    ディスプレイ装置。
  20. 【請求項２０】 前記受信回路は、前記第２のデータを
    保存するメモリを備える、請求項１６に記載のディスプ
    レイ装置。
  21. 【請求項２１】 前記デジタルインターフェースは、デ
    ジタルビデオインターフェースである、請求項１７に記
    載のディスプレイ装置。
JP2001088893A 2000-05-24 2001-03-26 画像表示システム Withdrawn JP2002049363A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001088893A JP2002049363A (ja) 2000-05-24 2001-03-26 画像表示システム
TW090112505A TW522691B (en) 2000-05-24 2001-05-24 Image display system
US09/864,790 US20020011996A1 (en) 2000-05-24 2001-05-24 Image display system
CNB011216816A CN100429614C (zh) 2000-05-24 2001-05-24 图象显示系统、主机设备和显示设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000153877 2000-05-24
JP2000-153877 2000-05-24
JP2001088893A JP2002049363A (ja) 2000-05-24 2001-03-26 画像表示システム

Publications (1)

Publication Number Publication Date
JP2002049363A true JP2002049363A (ja) 2002-02-15

Family

ID=26592530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001088893A Withdrawn JP2002049363A (ja) 2000-05-24 2001-03-26 画像表示システム

Country Status (4)

Country Link
US (1) US20020011996A1 (ja)
JP (1) JP2002049363A (ja)
CN (1) CN100429614C (ja)
TW (1) TW522691B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011183498A (ja) * 2010-03-08 2011-09-22 Denso Wave Inc ロボットのコントローラ

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
US20040218624A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based closed loop video display interface with periodic status checks
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US8204076B2 (en) * 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US20040218599A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based video display interface and methods of use thereof
US7733915B2 (en) * 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7620062B2 (en) * 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US20040221315A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Video interface arranged to provide pixel data independent of a link character clock
US7839860B2 (en) * 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US20040221312A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Techniques for reducing multimedia data packet overhead
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7800623B2 (en) * 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7613300B2 (en) * 2003-09-26 2009-11-03 Genesis Microchip Inc. Content-protected digital link over a single signal line
US7634090B2 (en) * 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
DE102004011701A1 (de) * 2004-03-10 2005-09-29 Siemens Ag Anordnung zur Ansteuerung eines Grafikdisplays
CN100450186C (zh) * 2006-02-27 2009-01-07 映佳科技股份有限公司 一种数字图像输出的方法及架构
US20090094658A1 (en) * 2007-10-09 2009-04-09 Genesis Microchip Inc. Methods and systems for driving multiple displays
US20090219932A1 (en) * 2008-02-04 2009-09-03 Stmicroelectronics, Inc. Multi-stream data transport and methods of use
US20090262667A1 (en) * 2008-04-21 2009-10-22 Stmicroelectronics, Inc. System and method for enabling topology mapping and communication between devices in a network
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
US8860888B2 (en) * 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8760461B2 (en) * 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8156238B2 (en) * 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8429440B2 (en) * 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8370554B2 (en) * 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8468285B2 (en) * 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8291207B2 (en) * 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
WO2012142309A2 (en) * 2011-04-12 2012-10-18 Jupiter Systems Method and apparatus for fast data delivery on a digital pixel cable
TWI724722B (zh) * 2019-12-31 2021-04-11 技嘉科技股份有限公司 電子裝置及螢幕上顯示介面的顯示方法
US20220108649A1 (en) * 2021-12-17 2022-04-07 Intel Corporation Asynchronous display pixel data streaming over i/o connections
US11842671B2 (en) * 2022-03-07 2023-12-12 Hyphy Usa Inc. Spread-spectrum video transport source driver integration with display panel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162784A (en) * 1985-12-03 1992-11-10 Texas Instruments Incorporated Graphics data processing apparatus with draw and advance operation
JPH0319537A (ja) * 1989-06-16 1991-01-28 Fujitsu Ltd 異常信号出力保護方法
US5600347A (en) * 1993-12-30 1997-02-04 International Business Machines Corporation Horizontal image expansion system for flat panel displays
US5629740A (en) * 1994-08-26 1997-05-13 Toko, Inc. Video transmitter for effecting after-recording
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
US6191822B1 (en) * 1997-06-20 2001-02-20 Sony Corporation Method of and apparatus for separating audio and video data from a combined audio/video stream of data
JP2982750B2 (ja) * 1997-07-09 1999-11-29 日本電気株式会社 ディジタル情報処理装置
US6396874B1 (en) * 1997-11-12 2002-05-28 Sony Corporation Decoding method and apparatus and recording method and apparatus for moving picture data
JP3596263B2 (ja) * 1997-12-10 2004-12-02 ヤマハ株式会社 データ処理装置およびデータ処理方法
US6274537B1 (en) * 1998-08-05 2001-08-14 Samsung Electronics Co., Ltd. Use of alkoxy N-hydroxyalkyl alkanamide as resist removing agent, composition for removing resist, method for preparing the same and resist removing method using the same
US6275239B1 (en) * 1998-08-20 2001-08-14 Silicon Graphics, Inc. Media coprocessor with graphics video and audio tasks partitioned by time division multiplexing
JP2000083258A (ja) * 1998-09-04 2000-03-21 Matsushita Electric Ind Co Ltd 符号化データ多重化方法とその装置
JP2002077092A (ja) * 2000-09-01 2002-03-15 Sony Corp 多重装置、受信装置及び多重伝送方法
KR100502036B1 (ko) * 2000-09-25 2005-07-25 마츠시타 덴끼 산교 가부시키가이샤 신호 전송 시스템, 신호 송신 장치 및 신호 수신 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011183498A (ja) * 2010-03-08 2011-09-22 Denso Wave Inc ロボットのコントローラ

Also Published As

Publication number Publication date
CN100429614C (zh) 2008-10-29
US20020011996A1 (en) 2002-01-31
TW522691B (en) 2003-03-01
CN1326131A (zh) 2001-12-12

Similar Documents

Publication Publication Date Title
JP2002049363A (ja) 画像表示システム
CA2793254C (en) Method and system for communicating displayport information
CN1770771B (zh) 管理消费性电子产品控制命令的方法
EP1465401A2 (en) Transferring data from a digital imaging apparatus
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
US20050146611A1 (en) Method of and apparatus for generating a precise frame rate in digital video transmission from a computer system to a digital video device
CN112187939A (zh) 远距离传输场景中控制指令的发送、接收方法及设备
JPH06276520A (ja) 画像処理装置
CN101272295A (zh) 支持多投影源的虚拟网络投影系统及方法
JP2007520115A (ja) 装置、方法、システム、機械読み取り可能な媒体
JP2007520115A6 (ja) 装置、方法、システム、機械読み取り可能な媒体
KR101334746B1 (ko) Ｕｓｂ 커넥터를 통해 입력되는 영상을 디스플레이하는디스플레이 장치 및 그 방법
JPH06276335A (ja) データ処理装置
EP1048999A2 (en) Bitmap transfer
EP0793829A1 (en) Method of communicating digital data and a system for implementing the method
CN113473242B (zh) 视频影像传输方法、相关系统、设备及存储介质
US20060083230A1 (en) Method and apparatus for transferring data
JP3947330B2 (ja) 同期シリアル通信コントローラ
JPH1020844A (ja) 画像処理装置、及びパーソナルコンピュータ
KR100563141B1 (ko) 고화소 줌 카메라 시스템
JP2000092465A (ja) テレビ会議装置
KR100338931B1 (ko) 씨알티 제어기
JP3625070B2 (ja) データ伝送装置
CN113114957A (zh) 图像发送方法、图像采集卡及其应用
JPH06276518A (ja) 画像処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603