CN100429614C - 图象显示系统、主机设备和显示设备 - Google Patents
图象显示系统、主机设备和显示设备 Download PDFInfo
- Publication number
- CN100429614C CN100429614C CNB011216816A CN01121681A CN100429614C CN 100429614 C CN100429614 C CN 100429614C CN B011216816 A CNB011216816 A CN B011216816A CN 01121681 A CN01121681 A CN 01121681A CN 100429614 C CN100429614 C CN 100429614C
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- output
- time division
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
Abstract
图像显示系统包括:主机部分,用于以时分方式输出是图像数据的第一数据和是非图像数据的第二数据;显示部分,用于接收以时分方式从主机部分输出的第一数据和第二数据;和单个的数字接口,用于将从主机部分输出的第一数据和第二数据以时分方式传送到显示部分,其中,主机部分包括:用于输出第一数据的图形控制电路;用于输出第二数据的数据发送电路;和数据输出部分,用于接收从图形控制电路输出的第一数据和从数据发送电路输出的第二数据,并以时分方式输出该第一数据和第二数据,而显示部分包括:数据分离部分,用于分离由数据输出部分以时分方式输出的第一数据和第二数据;显示电路,用于接收从数据分离部分输出的第一数据;和接收电路,用于接收从数据分离部分输出的第二数据。
Description
技术领域
本发明涉及一种包括连接到计算机和显示器的数字视频接口的图像显示系统。
背景技术
下面描述在公开号为8-331488的日本专利申请中所公开的一个示范性的常规的图像显示系统,其中一台个人计算机通过在下面叙述的视频电缆与一个彩色液晶监视器相连接。
图11是表示常规的图像显示系统1000的结构的框图。该图像显示系统1000包括一个主机设备100、一个数字视频接口103和一个显示设备101。主机设备100可以包括在一个人计算机中。该主机设备100包括用于发送图像数据的图像控制电路102。显示设备101包括用于接收图像数据并在一个液晶面板上显示图像的液晶显示电路104。数据视频接口103包括数字数据发送器108、数字数据接收器110和视频电缆109。数字视频接口103将主机设备100中的图像控制电路102连接到显示设备101中的液晶显示电路104。通过数字视频接口103,图像数据从图像控制电路102传送到液晶显示电路104。
图像控制电路102包括图像控制器107和图像存储器106。图像控制器107通过系统总线105从个人计算机的CPU(未示出)接收绘图指令并根据该绘图指令利用图像存储器106执行运算处理,由此产生图像数据。图像控制器107按照预定数据量的单元顺序地输出产生的图像数据到数字视频接口103的数字数据发送器108。
在数字视频接口103中,图像数据通过视频电缆109从数字数据发送器108传送到数字数据接收器110。数字数据接收器110接收的图像数据由液晶显示电路104中的面板控制电路111转换成适合于控制液晶面板112的数据格式。该转换后的图像数据按照预定数据量的单元顺序地输出到液晶面板112,用于在该液晶面板112上显示图像。在图11所示的图像显示系统1000中,只有图像数据可以通过数据视频接口103传送。
接下来,描述一个常规的图像显示系统2000,其中声音和图像可以同时传送。图12是表示图像显示系统2000的结构的框图。该图像显示系统2000包括一个主机设备200、一个显示设备201、一个数字视频接口203和音频电缆217。
主机设备200可以包括在个人计算机中。该主机设备200包括图像控制电路202和声音信号控制电路206。图像控制电路202通过数字视频接口203将图像数据发送到显示设备210。声音信号控制电路206通过音频电缆217将声音信号发送到显示设备210。
显示设备201包括液晶显示电路204和声音输出电路207。该液晶显示电路204通过数字视频接口203从图像控制电路202接收图像数据,并根据该图像数据在液晶面板214上显示图像。声音输出电路207通过音频电缆217从声音信号控制电路206接收声音信号,并根据该声音信号产生声音。
数字视频接口203将主机设备200中的图像控制电路202与显示设备201中的液晶显示电路204相连接。通过该数字视频接口203,图像数据从图像控制电路202传送到液晶显示电路204。
音频电缆217将主机设备200中的声音信号控制电路206与显示设备201中的声音输出电路207相连接。通过该音频电缆217,声音信号从声音信号控制电路206传送到声音输出电路207。
以与图11的图像显示系统1000中所执行的方式相似的方式来进行在液晶面板214上显示的图像数据的传送。声音数据以如下所述的方式来传送。
声音信号控制电路206包括声音产生电路215和声音放大器216。声音产生电路215通过系统总线205从个人计算机的CPU(未示出)接收数字声音数据,并将该数字声音数据转换成模拟声音信号。该模拟声音信号由声音放大器216放大并输出到音频电缆217。从声音放大器216输出的模拟声音信号通过音频电缆217由声音输出电路207中的声音接收缓冲器218接收并由声音放大器219放大。放大的模拟声音信号输出到扬声器220,并由扬声器220发出声音。在图12的图像显示系统2000中,图像数据和声音数据可以通过两条电缆即视频电缆211和音频电缆217进行传送。
在图11的常规的图像显示系统1000中,除图像数据以外的数据(非图像数据)不能通过数字视频接口103从主机设备100传送至显示设备101。因此,必须提供另一种接口,如USB之类的,从而桥接主机设备100和显示设备101以传送它们之间的非图像数据。或者,必须从显示设备101中去除掉存储非图像数据的设备,诸如ROM之类,并在设备中重写数据。
在图12的常规的图像显示系统2000中,可以同时从主机设备200向显示设备201传送图像数据和声音数据。然而,必须提供两种不同类型的接口电缆。
因此,在常规的系统中,为了从主机设备向显示设备发送非图像数据,除数字视频接口外还必须提供另一个接口。而且,必须提供多个不同类型的接口。此外,当存储在位于显示设备201的ROM之中的数据被重写时,必须关闭显示设备201的电源或者打开机箱以取出该ROM之类。这种操作既耗费时间又需要劳力。
发明内容
根据本发明的一个方面,图像显示系统包括:主机部分,以时分方式输出第一数据和第二数据,其中第一数据为图像数据,第二数据为非图像数据;显示部分,用于接收以时分方式从主机部分输出的第一数据和第二数据;和一个数字接口,用于将主机部分输出的第一数据和第二数据以时分方式传送到显示部分。其中,主机部分包括:用于输出第一数据的图像控制电路;用于输出第二数据的数据发送电路;以及数据输出部分,用于接收图像控制电路输出的第一数据和数据发送电路输出的第二数据并将该第一数据和第二数据以时分方式输出。显示部分包括:数据分离部分,用于分离由数据输出部分以时分方式输出的第一数据和第二数据;显示电路,用于接收从数据分离部分输出的第一数据;和接收电路,用于接收从数据分离部分输出的第二数据。
在根据本发明的具有以上特征的图像显示系统中,主机部分包括数据输出部分,显示部分包括数据分离部分,并且主机部分和显示部分通过单个数字接口相连接。在这样的结构中,图像数据和各种非图像数据可以通过单个数字接口同时传送。
在本发明的一个实施例中,以时分方式输出的每一个第一数据和第二数据具有根据分组格式的数据结构。
在本发明的具有以上特征的图像显示系统中,数据作为分组数据传送。因而,传送的图像数据和非图像数据可以分成数据单元(分组),并且每个数据单元的长度可以自由确定。结果,具有不同数据量的各种类型的非图像数据可以以能够区分数据类型的方式有效地传送。
在本发明的一个实施例中,以时分方式输出的每个第一数据和第二数据具有用于区分第一数据与第二数据的多个信息比特。
在本发明的另一个实施例中,数据分离部分根据多个信息比特分离以时分方式输出的第一数据和第二数据。
在本发明的又一个实施例中,第二数据包括用于控制显示电路的控制数据。
在本发明的又一个实施例中,显示部分包括使用第二数据的微计算机;和第二数据包括用于该微计算机的程序数据。
在本发明的又一个实施例中,显示部分包括ASIC内部逻辑电路;和第二数据包括用于初始化该ASIC内部逻辑电路的数据。
在本发明的又一个实施例中,显示部分包括声音产生电路;和第二数据包括用于声音产生电路的声音数据。
因此,在本发明的图像显示系统中,各种类型的非图像数据(用于系统控制的数据、用于微计算机的程序、用于初始化ASIC内部逻辑电路的数据、声音数据,等等)可以与图像数据一起传送。
在本发明的一个实施例中,显示电路包括用于存储第一数据的存储器。
在本发明的另一个实施例中,接收电路包括用于存储第二数据的存储器。
在本发明的又一个实施例中,数据接口是一个数字视频接口。
根据本发明的另一方面,主机设备包括:图像控制电路,用于输出是图像数据的第一数据;数据发送电路,用于输出是非图像数据的第二数据;和数据输出部分,用于接收由图像控制电路输出的第一数据和数据发送电路输出的第二数据,并以时分方式输出该第一数据和第二数据。
具有上述特征的本发明的主机设备包括以时分方式传送图像数据和非图像数据的装置。在这样的结构中,通过单个的数字接口,图像数据和各种非图像数据可以从主机设备一起传送到显示设备。
在本发明的一个实施例中,以时分方式输出的每一个第一数据和第二数据具有按照分组格式的数据结构。
具有上述特征的本发明的主机设备传送作为分组数据的数据。因而,传送的图像数据和非图像数据可以分成数据单元(分组),并且每个数据单元的长度可以自由确定。结果,具有不同数据量的各种类型的非图像数据可以以能够区分数据类型的方式有效地传送。
在本发明的一个实施例中,以时分方式输出的第一数据和第二数据通过一个数字接口传送到显示装置,该显示装置接收以时分方式输出的该第一数据和第二数据。
在本发明的另一个实施例中,该数字接口是一个数字视频接口。
根据本发明的又一方面,显示设备包括:数据分离部分,用于分离以时分方式输出的第一数据和第二数据,该第一数据是图像数据而第二数据是非图像数据;显示电路,用于接收数据分离部分输出的第一数据;和接收电路,用于接收从数据分离部分输出的第二数据。
具有上述特征的本发明的显示设备包括以时分方式接收图像数据和非图像数据的装置。在这样的结构中,通过单个的数字接口,图像数据和非图像数据可以从主机设备一起传送到显示设备。
在本发明的一个实施例中,以时分方式输出的第一数据和第二数据通过一个数字接口从输出该第一数据和第二数据的主机设备以时分方式传送到显示设备。
在本发明的另一个实施例中,以时分方式输出的每一个第一数据和第二数据具有按照分组格式的数据结构。
具有上述特征的本发明的显示设备能够接收分组数据。因而,具有不同数据量的各种类型的非图像数据可以以能够区分数据类型的方式有效地接收。
在本发明的一个实施例中,显示电路包括用于存储第一数据的存储器。
在本发明的另一个实施例中,接收电路包括用于存储第二数据的存储器。
在本发明的又一个实施例中,数字接口是一个数字视频接口。
因此,在此描述的发明可以提供一种图像显示系统,其中主机设备和显示设备仅仅通过单个的数字视频接口相连接,因而图像数据和各种类型的非图像数据可以同时传送。
对于本领域技术人员通过阅读和理解以下的参照附图的具体描述,本发明的这些和其他的优点将变得明显。
附图说明
图1是表示根据本发明的实施例1的图像显示系统的方框图。
图2是表示根据本发明的实施例2的图像显示系统的方框图。
图3是表示根据本发明的实施例3的图像显示系统的方框图。
图4是表示根据本发明的实施例4的图像显示系统的方框图。
图5是表示根据本发明的实施例5的图像显示系统的方框图。
图6是表示根据本发明的实施例6的图像显示系统的方框图。
图7是表示根据本发明的实施例1的输出数据定时的定时图。
图8是表示根据本发明的实施例2的输出数据定时的定时图。
图9是表示根据本发明的实施例2基于分组格式分成分组的输出数据分组定时的另一个定时图。
图10A-10C分别表示根据本发明的分组数据的结构。
图11是表示常规的图像显示系统的结构的方框图。
图12是表示常规的图像显示系统的结构的方框图,其中声音和图像可以通过分离的接口被同时传送。
具体实施方式
下面参照附图描述本发明的实施例。
(实施例1)
图1是表示根据本发明的实施例1的图像显示系统3000的方框图。在图像显示系统3000中,图像数据A和非图像数据B通过单个的接口从主机设备同时传送到显示设备。非图像数据B是与图像数据A不同的一种数据类型。
图1中所示的图像显示系统3000包括主机设备300、显示设备301和数字视频接口303。主机设备300可以被包括在一台个人计算机中。主机设备300包括图形控制电路302、数据发送电路306和用于选择要被发送到显示设备301的数据的发送数据选择器320。显示设备301包括液晶显示电路304、数据接收电路307和用于选择接收数据的接收数据选择器314。主机设备300中的传送数据选择器320通过数字视频接口303连接到显示设备301中的接收数据选择器314。图像数据A和非图像数据B通过数字视频接口303从主机设备300同时传送到显示设备301。
数字视频接口303包括作为视频电缆312的电缆或光纤。此外,数字视频接口303可以通过无线电传输来传送图像数据A和非图像数据B。
图形控制电路302包括图形控制器310和图形存储器309。图形控制器310根据来自于个人计算机的CPU(未示出)的绘图指令利用图形存储器309通过系统总线305执行运算处理,从而产生图像数据A。图像数据A被输出到传送数据选择器320。
数据发送电路306包括发送数据存储器318和发送数据控制电路319。发送数据控制电路319通过系统总线305从个人计算机的CPU接收非图像数据B并将非图像数据B存储在发送数据存储器318中直到一定的数据量。非图像数据B在发送数据存储器318中保持一段预定时间然而输出到发送数据选择器320。
发送数据选择器320根据图7所示的信号脉冲的定时在图像数据A和非图像数据B中选择要传送到数字数据发送器311的数据。如图7所示,当数据启动(DE)信号在高电平时,发送数据选择器320输出从图形控制器310得到的图像数据A到数字数据发送器311。当DE信号在低电平时,发送数据选择器320输出从发送数据控制电路319得到的非图像数据B到数字数据发送器311。
图像数据A和非图像数据B以时分方式从发送数据选择器320传送到数字数据发送器311。例如,图像数据A和非图像数据B根据如图7所示的预定顺序来发送。可选择地,图像数据A和非图像数据B可以根据图8或9(稍后描述)中所示的顺序来发送。然而,本发明并不受限于图7、8和9中所示的发送顺序。图像数据A和非图像数据B的发送顺序例如是通过改变DE信号的格式自由地控制的。
数字视频接口303通过视频电缆312从数字数据发送器311发送图像数据A和非图像数据B至数字数据接收器313。数字数据接收器313接收的图像数据A和非图像数据B由接收数据选择器314分离,在那里图像数据A被输出到液晶显示电路304,非图像数据B被输出到数据接收电路307。当DE信号位于高电平时,表示从数字数据接收器313输出的数据是图像数据A,接收数据选择器314将该图像数据A输出到液晶显示电路304。当DE信号位于低电平时,接收数据选择器314将非图像数据B输出到数据接收电路307。
液晶显示电路304中的面板控制电路316接收来自于接收数据选择器314的图像数据A。面板控制电路316将与液晶面板317的一帧相对应的图像数据A临时地存储在更新存储器315中直到一定数据量,并且顺序地以一定数据量的单元的形式将临时存储的用于液晶面板317的一帧的图像数据A输出到液晶面板317。重复这种更新操作,因而图像显示在液晶面板317上。
数据接收电路307中的接收数据控制电路322接收来自于接收数据选择器314的非图像数据B,并将该非图像数据B临时地存储在一个接收数据存储器321中直到一定数据量。非图像数据B在接收数据存储器321中保持一段预定时间,然后通过显示设备301中的系统总线308输出到外围电路(未示出)。
在图1所示的实施例中,分别提供图形控制电路302和数据发送电路306。图形控制电路302可以具有数据发送电路306的功能。
(实施例2)
图2是表示根据本发明的实施例2的图像显示系统4000的方框图,其中图像数据A和非图像数据B按照分组传送系统进行传送。
在图2的图像显示系统4000中,主机设备400包括图形控制电路402、数据发送电路406和分组数据编码器420,用于选择要传送到显示设备401的数据并将选择的数据转换成分组格式。主机设备400可以包括在一台个人计算机中。显示设备401包括液晶显示电路404、数据接收电路407和分组数据解码器414,用于将分组格式的接收数据还原成原始数据并将还原的数据分配到液晶显示电路404和数据接收电路407。分组数据编码器420和分组数据解码器414通过数字视频接口403相连接。通过数字视频接口403,图像数据A和非图像数据B从主机设备400传送到显示设备401。
图形控制电路402包括图形控制器410和图形存储器409。图形控制器410根据来自于个人计算机的CPU(未示出)的绘图指令利用图形存储器409通过系统总线405执行运算处理,从而产生图像数据A。图像数据A被输出到分组数据编码器420。
数据发送电路406包括发送数据存储器418和发送数据控制电路419。发送数据控制电路419通过系统总线405从个人计算机中的CPU接收非图像数据B并将该非图像数据B存储在发送数据存储器418中直到一定的数据量。在发送数据存储器418中的非图像数据B保持一段预定时间然而输出到分组数据编码器420。
分组数据编码器420将图像数据A和非图像数据B转换成图10A中所示的分组数据并将转换的数据(如,分组数据)输出到数字视频接口403中的数字数据发送器411。根据从图形控制电路402和数据发送电路406接收的数据发送指令,分组数据编码器420确定要被发送到显示设备401的数据的顺序。然后,根据确定的数据发送顺序,分组数据编码器420选择从图形控制器410得到的图像数据A和从发送数据控制电路419得到的非图像数据B。如图10A中所示,通过增加一个标题和一个注脚(footer)来对选择的数据进行打包,其中标题表示一个分组的开始,注脚表示一个分组的结束。结果,从分组数据编码器420输出的数据被处理成分组的单元,并且每个分组数据的数据长度可以变化。
数字视频接口403通过视频电缆412从数字数据发送器411向数字数据接收器413传送图像数据A和非图像数据B。数字数据接收器413接收的图像数据A和非图像数据B被分组数据解码器414分离,在那里图像数据A被输出到液晶显示电路404,而非图像数据B被输出到数据接收电路407。
图8表示从分组数据编码器420输出的分组数据和图像数据启动(IDE)信号的输出定时的一个例子。当IDE信号位于高电平时,表示从数字数据接收器413输出的数据是图像数据A,分组数据解码器414将从数字数据接收器413得到的图像数据A输出到液晶显示电路404。当IDE信号位于低电平时(例如,在图8所示的例子中,当IDE信号位于低电平一段预定时间或更长时),分组数据解码器414将从数字数据接收器413得到的非图像数据B输出到数据接收电路407。
液晶显示电路404中的面板控制电路416从分组数据解码器414接收图像数据A。面板控制电路416将与液晶面板417的一帧相对应的图像数据A临时地存储在更新存储器415中直到一定的数据量,并且以一定数据量的单元的形式将临时存储的用于液晶面板417的一帧的图像数据A顺序地输出到液晶面板417。重复这种更新操作,因而图像显示在液晶面板417上。
数据接收电路407中的接收数据控制电路422从分组数据解码器414接收非图像数据B,并将该非图像数据B临时地存储在接收数据存储器421中直到一定的数据量。非图像数据B在接收数据存储器421中保持一段预定时间,然后通过显示设备401中的系统总线408输出到外围电路(未示出)。
在图2所示的实施例中,图像数据A和非图像数据B可以被打包,如图10B中所示的。图10B中所示的分组数据包括一个信息比特。当信息比特为“1”时,分组数据是图像数据A。当信息比特为“0”时,分组数据是非图像数据B。借助于该信息比特,能够区分图像数据A和非图像数据B。
可选择地,如图9中所示,根据分组数据启动(PDE)信号可以从分组数据编码器420选择地传送图像数据A和非图像数据B到数字数据发送器411。图9的PDE信号表示仅当PDE信号位于高电平时,分组是有效的。
图10C表示分组数据的另一个特定的例子。采用图10C中所示的分组数据现在描述分组数据编码器420和分组数据解码器414的功能。分组数据编码器420将诸如8比特(固定值)的标题、8比特(固定值)的注脚、5比特的信息比特串和10比特的总分组长度信息增加到图像数据A和非图像数据B,其中,标题表示一个分组的开始,注脚表示该分组的结束,信息比特串表示要传送的信息的类型,总分组长度信息表示要传送的总的比特数目,从而产生图10C中所示的包括串行数据的分组。
分组数据解码器414通过标题、总分组长度信息和注脚来识别一个分组(该分组是一串数据),并通过信息比特串识别数据的类型,从而确定数据将要传送到的下一个电路。然后,分组数据解码器414向相关的下一个电路选择地输出图像数据A和非图像数据B。
可选择地,例如,图像数据A和非图像数据B可以被转换成包括一个信息比特串的分组数据,通过该信息比特串能够识别数据类型。例如,当信息比特串是“00001”时,分组数据是图像数据A;当信息比特串是“00010”时,分组数据是用于控制图像显示系统4000的数据;当信息比特串是“00100”时,分组数据是用于微计算机的程序数据;当信息比特串是“01000”时,分组数据是用于初始化专用集成电路(ASIC)的内部逻辑电路(以下称为“ASIC内部逻辑电路”)的数据;而当信息比特串是“10000”时,分组数据是声音数据。
(实施例3)
图3是表示根据本发明的实施例3的图像显示系统5000的方框图,其中图像数据和用于控制该图像显示系统5000的数据按照分组传送系统进行传送。
在图像显示系统5000中,用于控制该图像显示系统5000的数据作为数据B
从主机设备500发送到显示设备501。除了主机设备500中的数据发送电路506和显示设备501中的数据接收电路507之外,图像显示系统5000与图2中所示的图像显示系统4000具有实质上相同的结构。
数据发送电路506包括TxS数据存储器517和发送数据控制电路518。发送数据控制电路通过系统总线405从个人计算机的CPU接收用于控制图像显示系统5000的数据,诸如面板分辩率信息、面板尺寸信息等等,并将接收的数据存储在TxS数据存储器517中直到一定的数据量。数据在TxS数据存储器517中保持一段预定时间,然后输出到分组数据编码器420。
数据接收电路507包括接收数据控制电路521和RxS数据存储器520。接收数据控制电路521从分组数据解码器414接收用于控制图像显示系统5000的数据,并将接收的数据临时地存储在RxS数据存储器520中直到一定的数据量。数据在RxS数据存储器520中保持一段预定时间,然后输出到液晶显示电路404中的面板控制电路416。
(实施例4)
图4是表示根据本发明的实施例4的图像显示系统6000的方框图,其中图像数据和用于微计算机的程序数据按照分组传送系统进行传送。
在图像显示系统6000中,用于微计算机的程序数据作为数据B从主机设备600发送到显示设备601。除了主机设备600中的数据发送电路606和显示设备601中的数据接收电路607之外,以及除了显示设备601包括程序存储器623和OSD(在屏幕上显示)控制微计算机624以及液晶显示电路604包括图像信号耦合电路616之外,图像显示系统6000与图2中所示的图像显示系统4000具有实质上相同的结构。
数据发送电路606包括TxP数据存储器618和发送数据控制电路619。发送数据控制电路619通过系统总线405从个人计算机的CPU接收用于OSD控制微计算机624的程序数据,并将接收的数据存储在TxP数据存储器618中直到一定的数据量。数据在TxP数据存储顺618中保持一段预定时间,然后输出到分组数据编码器420。
数据接收电路607包括RxP数据存储器621和接收数据控制电路622。接收数据控制电路622从分组数据解码器414接收用于OSD控制微计算机624的程序数据,并将接收的数据临时地存储在RxP数据存储器621中直到一定的数据量。数据在RxP数据存储器621中保持一段预定时间,然后发送给程序存储器623。OSD控制微计算机624从程序存储器623接收程序数据并根据该程序数据所预订的控制方法产生OSD图像数据。OSD图像数据从OSD控制微计算机624传送到液晶显示电路604中的图像信号耦合电路616。图像信号耦合电路616执行OSD图像数据和来自于面板控制电路416的图像数据的叠加处理,并输出叠加处理的数据到液晶面板417。
(实施例5)
图5是表示根据本发明的实施例5的图像显示系统7000的方框图,其中图像数据和用于初始化ASIC内部逻辑电路的数据按照分组传送系统进行传送。
在图像显示系统7000中,用于初始化ASIC内部逻辑电路的数据作为数据B从主机设备700发送到显示设备701。除了主机设备700中的数据发送电路706和显示设备701中的数据接收电路707之外,以及除了显示设备701中的液晶显示电路704包括图像处理操作电路716之外,图像显示系统7000与图2中所示的图像显示系统4000具有实质上相同的结构。在这个例子中,图像处理操作电路716相当于ASIC内部逻辑电路。
数据发送电路706包括TxI数据存储器718和发送数据控制电路719。发送电路控制电路719通过系统总线405从个人计算机中的CPU接收用于初始化图像处理操作电路716的数据并将接收的数据存储在TxI数据存储器718中直到一定的数据量,其中该图像处理操作电路716由字段可编程门阵列(FPGA)形成。数据在TxI数据存储器718中保持一段预定时间,然后输出到分组数据编码器420。
数据接收电路707包括RxI数据存储器721和接收数据控制电路722。接收数据控制电路722从分组数据解码器414接收用于初始化图像处理操作电路716的数据,并将接收的数据临时地存储在RxI数据存储器721中直到一定的数据量。数据在RxI数据存储器721中保持一段预定时间,然后发送到图像处理操作电路716,由此该图像处理操作电路716被初始化。图像处理操作电路716对来自于面板控制电路416的图像数据A执行图像处理并将处理的数据输出到液晶面板417。
(实施例6)
图6是表示根据本发明的实施例6的图像显示系统8000的方框图,其中图像数据和声音数据按照分组传送系统进行传送。
在图像显示系统8000中,声音数据作为数据B从主机设备800发送到显示设备801。除了主机设备800中的数据发送电路806和显示设备801中的数据接收电路807之外,以及除了显示设备801包括声音产生电路822、声音放大器823和扬声器824之外,图像显示系统8000与图2中所示的图像显示系统4000具有实质上相同的结构。
数据发送电路806包括TxA数据存储器817和发送数据控制电路818。发送数据控制电路818通过系统总线405从个人计算机的CPU接收数字声音数据并将接收的数据存储在TxA数据存储器817中直到一定的数据量。数据在TxA数据存储器817中保持一段预定时间,然后输出到分组数据编码器420。
数据接收电路807包括RxA数据存储器820和接收数据控制电路821。接收数据控制电路821从分组数据解码器414接收数字声音数据,并将接收的数据临时地存储在RxA数据存储器820中直到一定的数据量。数据在RxA数据存储器820中保持一段预定时间,然后传送到声音产生电路822。声音产生电路822将数字声音数据转换成模拟声音信号并将模拟声音信号输出到声音放大器823。声音放大器823放大模拟声音信号并将放大的模拟声音信号输出到扬声器824。
如上所述,在本发明的图像显示系统中,主机设备包括发送数据选择器,显示设备包括接收数据选择器,并且主机设备和显示设备通过单个的数字视频接口相连接。在这样的结构中,用于各种目的的非图像数据(如,用于控制该图像显示系统的数据、用于微计算机的程序数据、用于初始化ASIC内部逻辑电路的数据、声音数据,等等)可以与图像数据一起通过单个的数字视频接口从主机设备传送到显示设备。
根据本发明的图像显示系统包括:具有传送图像数据和非图像数据的装置的主机设备;具有接收图像数据和非图像数据并分别存储这些数据的装置的显示设备;和用于连接主机设备与显示设备的单个的数字视频接口。在这样的结构中,各种类型的非图像数据可以与图像数据一起通过单个的数字视频接口从主机设备传送到显示设备。
而且,数据按照分组传送系统进行传送。因此,图像数据和非图像数据可以被分成数据分组,并且每个数据分组的长度可以自由确定。结果,具有不同数据量的各种类型的非图像数据能够以可以区分数据类型的方式有效地传送。
在常规的图像显示系统中,为了在主机设备和显示设备之间传送图像数据和各种类型的非图像数据,必须在它们之间并行提供一个视频接口和其它的接口。在根据本发明的图像显示系统中,只借助于单个的视频接口,图像数据和非图像数据(如,用于控制该图像显示系统的数据、用于微计算机的程序数据、用于初始化ASIC内部逻辑电路的数据、声音数据,等等)一起可以作为一个数据流从主机设备传送到显示设备。
而且,本发明的主机设备包括以时分方式传送图像数据和非图像数据的装置。因而,只借助于单个的视频接口,图像数据和非图像数据可以被组合并作为单个的数据流从主机设备传送到显示设备。
此外,在这种情况下,数据按照分组传送系统进行传送。因而,图像数据和非图像数据可以被分成数据分组,并且每个数据分组的长度可以自由确定。结果,具有不同数据量的各种非图像数据可以以能够区分数据类型的方式有效地传送。
而且,本发明的显示设备包括以时分方式接收从主机设备通过单个数字视频接口传送的图像数和非图像数据的装置,和分别存储图像数据和非图像数据的装置。因而只借助于单个的视频接口,图像数据和非图像数据可以被组合并作为单个的数据流从主机设备传送到显示设备。
更进一步地根据本发明的图像显示系统包括接收和管理数据分组的装置。因而,具有不同数据量的各种非图像数据可能以能够区分数据类型的方式有效地传送。
各种修改将是明显的,并且在不背离本发明的精神和范围的前提下本领域技术人员可以容易地进行各种修改。因此,所附的权利要求的范围不局限于说明书的描述,而是具有更宽的范围。
Claims (21)
1、一种图像显示系统,包括:
一个主机部分,用于以时分方式输出是图像数据的第一数据和是非图像数据的第二数据;
一个显示部分,用于以时分方式接收从主机部分输出的第一数据和第二数据;和
单个的数字接口,用于将从主机部分输出的第一数据和第二数据以时分方式传送到显示部分,
其中主机部分包括:
一个图形控制电路,用于输出第一数据;
一个数据发送电路,用于输出第二数据;和
一个数据输出部分,用于接收从图形控制电路输出的第一数据和从数据发送电路输出的第二数据,并以时分方式输出该第一数据和第二数据,和
该显示部分包括:
一个数据分离部分,用于分离由数据输出部分以时分方式输出的第一数据和第二数据;
一个显示电路,用于接收从数据分离部分输出的第一数据;和
一个接收电路,用于接收从数据分离部分输出的第二数据。
2、根据权利要求1的图像显示系统,其中以时分方式输出的每个第一数据和第二数据具有按照分组格式的数据结构。
3、根据权利要求2的图像显示系统,其中以时分方式输出的每个第一数据和第二数据具有用于区分第一数据和第二数据的多个信息比特。
4、根据权利要求3的图像显示系统,其中数据分离部分根据多个信息比特分离以时分方式输出的第一数据和第二数据。
5、根据权利要求1的图像显示系统,其中第二数据包括用于控制显示电路的控制数据。
6、根据权利要求1的图像显示系统,其中:
该显示部分包括使用第二数据的微计算机;和
第二数据包括用于该微计算机的程序数据。
7、根据权利要求1的图像显示系统,其中:
该显示部分包括ASIC内部逻辑电路;和
第二数据包括用于初始化该ASIC内部逻辑电路的数据。
8、根据权利要求1的图像显示系统,其中:
该显示部分包括声音产生电路;和
第二数据包括用于声音产生电路的声音数据。
9、根据权利要求1的图像显示系统,其中该显示电路包括用于存储第一数据的存储器。
10、根据权利要求1的图像显示系统,其中该接收电路包括用于存储第二数据的存储器。
11、根据权利要求1的图像显示系统,其中该数字接口是数字视频接口。
12、一种主机设备,包括:
一个图形控制电路,用于输出是图像数据的第一数据;
一个数据发送电路,用于输出是非图像数据的第二数据;和
一个数据输出部分,用于接收从图形控制电路输出的第一数据和从数据发送电路输出的第二数据,并以时分方式输出该第一数据和第二数据。
13、根据权利要求12的主机设备,其中以时分方式输出的每个第一数据和第二数据具有按照分组格式的数据结构。
14、根据权利要求12的主机设备,其中以时分方式输出的第一数据和第二数据通过一个数字接口传送到显示部分,该显示部分接收以时分方式输出的第一数据和第二数据。
15、根据权利要求14的主机设备,其中该数字接口是数字视频接口。
16、一种显示设备,包括:
一个数据分离部分,用于分离以时分方式输出的第一数据和第二数据,第一数据是图像数据,而第二数据是非图像数据;
一个显示电路,用于接收从数据分离部分输出的第一数据;和
一个接收电路,用于接收从数据分离部分输出的第二数据。
17、根据权利要求16的显示设备,其中以时分方式输出的第一数据和第二数据通过一个数字接口从主机设备传送到显示设备,该主机设备以时分方式输出第一数据和第二数据。
18、根据权利要求16的显示设备,其中以时分方式输出的每个第一数据和第二数据具有按照分组格式的数据结构。
19、根据权利要求16的显示设备,其中该显示电路包括用于存储第一数据的存储器。
20、根据权利要求16的显示设备,其中该接收电路包括用于存储第二数据的存储器。
21、根据权利要求17的显示设备,其中数据接口是一个数字视频接口。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP153877/2000 | 2000-05-24 | ||
JP2000153877 | 2000-05-24 | ||
JP153877/00 | 2000-05-24 | ||
JP2001088893A JP2002049363A (ja) | 2000-05-24 | 2001-03-26 | 画像表示システム |
JP88893/01 | 2001-03-26 | ||
JP88893/2001 | 2001-03-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1326131A CN1326131A (zh) | 2001-12-12 |
CN100429614C true CN100429614C (zh) | 2008-10-29 |
Family
ID=26592530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011216816A Expired - Fee Related CN100429614C (zh) | 2000-05-24 | 2001-05-24 | 图象显示系统、主机设备和显示设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20020011996A1 (zh) |
JP (1) | JP2002049363A (zh) |
CN (1) | CN100429614C (zh) |
TW (1) | TW522691B (zh) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7589737B2 (en) * | 2001-10-31 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | System and method for communicating graphics image data over a communication network |
US6992987B2 (en) * | 2003-05-01 | 2006-01-31 | Genesis Microchip Inc. | Enumeration method for the link clock rate and the pixel/audio clock rate |
US8059673B2 (en) * | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
US7620062B2 (en) * | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
US7567592B2 (en) * | 2003-05-01 | 2009-07-28 | Genesis Microchip Inc. | Packet based video display interface enumeration method |
US20040218599A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based video display interface and methods of use thereof |
US7733915B2 (en) * | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
US7839860B2 (en) * | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
US8204076B2 (en) * | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
US20040218624A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based closed loop video display interface with periodic status checks |
US7405719B2 (en) * | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
US7088741B2 (en) | 2003-05-01 | 2006-08-08 | Genesis Microchip Inc. | Using an auxilary channel for video monitor training |
US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
US7068686B2 (en) | 2003-05-01 | 2006-06-27 | Genesis Microchip Inc. | Method and apparatus for efficient transmission of multimedia data packets |
US20040221312A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Techniques for reducing multimedia data packet overhead |
US20040221315A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Video interface arranged to provide pixel data independent of a link character clock |
US7424558B2 (en) * | 2003-05-01 | 2008-09-09 | Genesis Microchip Inc. | Method of adaptively connecting a video source and a video display |
US7800623B2 (en) * | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
US7487273B2 (en) * | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
US7613300B2 (en) * | 2003-09-26 | 2009-11-03 | Genesis Microchip Inc. | Content-protected digital link over a single signal line |
US7634090B2 (en) * | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
DE102004011701A1 (de) * | 2004-03-10 | 2005-09-29 | Siemens Ag | Anordnung zur Ansteuerung eines Grafikdisplays |
CN100450186C (zh) * | 2006-02-27 | 2009-01-07 | 映佳科技股份有限公司 | 一种数字图像输出的方法及架构 |
US20090094658A1 (en) * | 2007-10-09 | 2009-04-09 | Genesis Microchip Inc. | Methods and systems for driving multiple displays |
US20090219932A1 (en) * | 2008-02-04 | 2009-09-03 | Stmicroelectronics, Inc. | Multi-stream data transport and methods of use |
US20090262667A1 (en) * | 2008-04-21 | 2009-10-22 | Stmicroelectronics, Inc. | System and method for enabling topology mapping and communication between devices in a network |
US20100183004A1 (en) * | 2009-01-16 | 2010-07-22 | Stmicroelectronics, Inc. | System and method for dual mode communication between devices in a network |
US8760461B2 (en) * | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
US8429440B2 (en) * | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
US8860888B2 (en) * | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
US8370554B2 (en) * | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
US8468285B2 (en) * | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
US8291207B2 (en) * | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
JP5445233B2 (ja) * | 2010-03-08 | 2014-03-19 | 株式会社デンソーウェーブ | ロボットのコントローラ |
US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
CN103503466A (zh) * | 2011-04-12 | 2014-01-08 | 杰显通计算机系统 | 用于在数字像素线缆上进行快速数据递送的方法和装置 |
TWI724722B (zh) * | 2019-12-31 | 2021-04-11 | 技嘉科技股份有限公司 | 電子裝置及螢幕上顯示介面的顯示方法 |
US20220108649A1 (en) * | 2021-12-17 | 2022-04-07 | Intel Corporation | Asynchronous display pixel data streaming over i/o connections |
US11842671B2 (en) * | 2022-03-07 | 2023-12-12 | Hyphy Usa Inc. | Spread-spectrum video transport source driver integration with display panel |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0319537A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 異常信号出力保護方法 |
JP2000083258A (ja) * | 1998-09-04 | 2000-03-21 | Matsushita Electric Ind Co Ltd | 符号化データ多重化方法とその装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162784A (en) * | 1985-12-03 | 1992-11-10 | Texas Instruments Incorporated | Graphics data processing apparatus with draw and advance operation |
US5600347A (en) * | 1993-12-30 | 1997-02-04 | International Business Machines Corporation | Horizontal image expansion system for flat panel displays |
US5629740A (en) * | 1994-08-26 | 1997-05-13 | Toko, Inc. | Video transmitter for effecting after-recording |
US5941968A (en) * | 1997-04-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device |
US6191822B1 (en) * | 1997-06-20 | 2001-02-20 | Sony Corporation | Method of and apparatus for separating audio and video data from a combined audio/video stream of data |
JP2982750B2 (ja) * | 1997-07-09 | 1999-11-29 | 日本電気株式会社 | ディジタル情報処理装置 |
US6396874B1 (en) * | 1997-11-12 | 2002-05-28 | Sony Corporation | Decoding method and apparatus and recording method and apparatus for moving picture data |
JP3596263B2 (ja) * | 1997-12-10 | 2004-12-02 | ヤマハ株式会社 | データ処理装置およびデータ処理方法 |
US6274537B1 (en) * | 1998-08-05 | 2001-08-14 | Samsung Electronics Co., Ltd. | Use of alkoxy N-hydroxyalkyl alkanamide as resist removing agent, composition for removing resist, method for preparing the same and resist removing method using the same |
US6275239B1 (en) * | 1998-08-20 | 2001-08-14 | Silicon Graphics, Inc. | Media coprocessor with graphics video and audio tasks partitioned by time division multiplexing |
JP2002077092A (ja) * | 2000-09-01 | 2002-03-15 | Sony Corp | 多重装置、受信装置及び多重伝送方法 |
CN1182715C (zh) * | 2000-09-25 | 2004-12-29 | 松下电器产业株式会社 | 信号传输系统、信号发送装置和信号接收装置 |
-
2001
- 2001-03-26 JP JP2001088893A patent/JP2002049363A/ja not_active Withdrawn
- 2001-05-24 US US09/864,790 patent/US20020011996A1/en not_active Abandoned
- 2001-05-24 TW TW090112505A patent/TW522691B/zh not_active IP Right Cessation
- 2001-05-24 CN CNB011216816A patent/CN100429614C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0319537A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 異常信号出力保護方法 |
JP2000083258A (ja) * | 1998-09-04 | 2000-03-21 | Matsushita Electric Ind Co Ltd | 符号化データ多重化方法とその装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002049363A (ja) | 2002-02-15 |
TW522691B (en) | 2003-03-01 |
US20020011996A1 (en) | 2002-01-31 |
CN1326131A (zh) | 2001-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100429614C (zh) | 图象显示系统、主机设备和显示设备 | |
RU2216879C2 (ru) | Концентратор распределения видеосигналов множества источников | |
JPH05168073A (ja) | 共通線信号挿抜装置 | |
US7567588B2 (en) | Transmission system | |
CN101593506B (zh) | 显示装置以及通讯系统及其数据传输方法 | |
EP1292097A2 (en) | High speed serial interface | |
CN113132552B (zh) | 视频流处理方法及装置 | |
CN100405768C (zh) | 数据包控制系统和通信方法 | |
EP0147160A1 (en) | Communication system having reconfigurable data terminals | |
CN204595794U (zh) | Usb电脑切换器信号延长器及延长器系统 | |
US20110242411A1 (en) | Method And System For Minimizing Signals For Video Data Communication | |
JPH0642690B2 (ja) | パケット信号の伝送方式 | |
CN108322672A (zh) | 图像处理方法及装置 | |
US6279053B1 (en) | Apparatus for transmitting key-in data and video data in one packet in real time via USB interface | |
JP3648996B2 (ja) | Faシステム | |
JP2861878B2 (ja) | 拡張性のある監視方式 | |
JP3428238B2 (ja) | データ処理装置 | |
KR100338931B1 (ko) | 씨알티 제어기 | |
JP2888004B2 (ja) | 伝送回線インタフェース回路 | |
KR200170149Y1 (ko) | 데이터 송수신 장치 | |
EP0526765A1 (en) | Transmission apparatus having a function for broadcast communication | |
JPH05274236A (ja) | 遠隔操作装置 | |
KR100295745B1 (ko) | 에이티엠통신단말의비디오데이터송신장치 | |
JPH02284219A (ja) | プリンタ光伝送方法およびその装置 | |
CN103607573B (zh) | 视频信号传输方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081029 Termination date: 20170524 |
|
CF01 | Termination of patent right due to non-payment of annual fee |