JP2740560B2 - 音声符号化回路の試験方式 - Google Patents
音声符号化回路の試験方式Info
- Publication number
- JP2740560B2 JP2740560B2 JP31671289A JP31671289A JP2740560B2 JP 2740560 B2 JP2740560 B2 JP 2740560B2 JP 31671289 A JP31671289 A JP 31671289A JP 31671289 A JP31671289 A JP 31671289A JP 2740560 B2 JP2740560 B2 JP 2740560B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- reference signal
- digital
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】 〔概要〕 高能率符号化器及び復号化器を備えた音声符号化回路
の動作が正常か異常かを自己診断することができる方式
に関し、 半周期の間に周波数の変化があっても音声符号化回路
の動作異常が検出できるようにすることを目的とし、 特定周波数のディジタル基準信号を発生する基準信号
発生部と、通常は高能率復号化器の出力を選択し、試験
時には該ディジタル基準信号を選択する第１の切替器
と、該第１の切替器の出力をアナログ信号に変換するD/
A変換器と、通常は入力音声信号を選択し、試験時には
該アナログ信号を選択する第２の切替器と、該第２の切
替器の出力をディジタル信号に変換するA/D変換器と、
該ディジタル信号を符号化して伝送路へ送出する高能率
符号化器と、通常は伝送路からの受信信号を選択し、試
験時は該高能率符号化器の出力を選択して該高能率復号
化器へ送る第３の切替器と、試験時に該高能率復号化器
の出力と該ディジタル基準信号とを半周期毎に乗算して
求めた実効値又は平均値と、該ディジタル基準信号同士
を半周期毎に乗算して求めた実効値又は平均値とを比較
して周波数の正常／異常信号を発生する周波数判定部と
で構成する。
の動作が正常か異常かを自己診断することができる方式
に関し、 半周期の間に周波数の変化があっても音声符号化回路
の動作異常が検出できるようにすることを目的とし、 特定周波数のディジタル基準信号を発生する基準信号
発生部と、通常は高能率復号化器の出力を選択し、試験
時には該ディジタル基準信号を選択する第１の切替器
と、該第１の切替器の出力をアナログ信号に変換するD/
A変換器と、通常は入力音声信号を選択し、試験時には
該アナログ信号を選択する第２の切替器と、該第２の切
替器の出力をディジタル信号に変換するA/D変換器と、
該ディジタル信号を符号化して伝送路へ送出する高能率
符号化器と、通常は伝送路からの受信信号を選択し、試
験時は該高能率符号化器の出力を選択して該高能率復号
化器へ送る第３の切替器と、試験時に該高能率復号化器
の出力と該ディジタル基準信号とを半周期毎に乗算して
求めた実効値又は平均値と、該ディジタル基準信号同士
を半周期毎に乗算して求めた実効値又は平均値とを比較
して周波数の正常／異常信号を発生する周波数判定部と
で構成する。
本発明は、音声符号化回路の試験方式に関し、特に高
能率符号化器及び復号化器を備えた音声符号化回路の動
作が正常か異常かを自己診断することができる方式に関
するものである。
能率符号化器及び復号化器を備えた音声符号化回路の動
作が正常か異常かを自己診断することができる方式に関
するものである。
近年の音声符号化回路は高能率な圧縮・伸長を行うた
め、その回路動作が異常を呈すると大量のデータエラー
を発生させる虞れがある。
め、その回路動作が異常を呈すると大量のデータエラー
を発生させる虞れがある。
このため、音声符号化回路の動作の正常／異常判定が
できる方式が必要とされている。
できる方式が必要とされている。
第４図は、入力音声信号をA/D変換器６でディジタル
信号に変換した後、このディジタル信号を高能率符号化
器３で符号化して伝送路に送出すると共に、伝送路から
の受信信号を高能率復号化器４で復号化してD/A変換器
５により出力音声信号として再生する従来の音声符号化
回路の試験方式を示したもので、１は試験に際して特定
周波数のディジタル基準信号を発生する基準信号発生
部、２は通常は高能率復号化器４の出力を選択し、試験
時には基準信号発生部１からのディジタル基準信号を選
択する第１の切替器、７は通常は入力音声信号を選択
し、試験時にはD/A変換器５から出力されるアナログ信
号を選択する第２の切替器、８は通常は伝送路からの受
信信号を選択し、試験時は高能率符号化器３の出力を選
択して高能率復号化器４へ送る第３の切替器、そして、
10は試験時に高能率復号化器４の出力と基準信号発生部
１からのディジタル基準信号とをレベル比較して回路動
作に関する正常／異常信号を発生する判定部、である。
信号に変換した後、このディジタル信号を高能率符号化
器３で符号化して伝送路に送出すると共に、伝送路から
の受信信号を高能率復号化器４で復号化してD/A変換器
５により出力音声信号として再生する従来の音声符号化
回路の試験方式を示したもので、１は試験に際して特定
周波数のディジタル基準信号を発生する基準信号発生
部、２は通常は高能率復号化器４の出力を選択し、試験
時には基準信号発生部１からのディジタル基準信号を選
択する第１の切替器、７は通常は入力音声信号を選択
し、試験時にはD/A変換器５から出力されるアナログ信
号を選択する第２の切替器、８は通常は伝送路からの受
信信号を選択し、試験時は高能率符号化器３の出力を選
択して高能率復号化器４へ送る第３の切替器、そして、
10は試験時に高能率復号化器４の出力と基準信号発生部
１からのディジタル基準信号とをレベル比較して回路動
作に関する正常／異常信号を発生する判定部、である。
尚、第４図において示された各切替器2,7,8の状態は
試験時の状態である。
試験時の状態である。
第５図はレベル判定部10の具体的な内部構成を示した
もので、11,12は、それぞれ加算回路111,121、１ビット
遅延回路112,122、及びシフトレジスタ（SR）113,123で
構成された積算部、13は積算部11,12間の出力差を求め
る減算回路、14は減算回路13で求められた差を蓄積し制
御信号ｃによってデータを送出するシフトレジスタ、15
は期待値“0"を記憶したメモリ、そして、16はシフトレ
ジスタ24からのデータを期待値“0"と比較してその判定
結果を出力する比較器である。
もので、11,12は、それぞれ加算回路111,121、１ビット
遅延回路112,122、及びシフトレジスタ（SR）113,123で
構成された積算部、13は積算部11,12間の出力差を求め
る減算回路、14は減算回路13で求められた差を蓄積し制
御信号ｃによってデータを送出するシフトレジスタ、15
は期待値“0"を記憶したメモリ、そして、16はシフトレ
ジスタ24からのデータを期待値“0"と比較してその判定
結果を出力する比較器である。
以上の従来例の動作においては、先ず、第４図におい
て、切替器2,7,8を図示のように試験モードにした後、
基準信号発生部１において、特定周波数のディジタル信
号を発生する（例えば1KHz）。基準信号発生部１から送
出された基準信号はデータＡとしてレベル判定部10へ送
られると共にD/A変換器５→切替器７→A/D変換器６→高
能率符号化器３→切替器８→高能率復号化器４のルート
を経由したデータＢとしてレベル判定部10に戻ってく
る。
て、切替器2,7,8を図示のように試験モードにした後、
基準信号発生部１において、特定周波数のディジタル信
号を発生する（例えば1KHz）。基準信号発生部１から送
出された基準信号はデータＡとしてレベル判定部10へ送
られると共にD/A変換器５→切替器７→A/D変換器６→高
能率符号化器３→切替器８→高能率復号化器４のルート
を経由したデータＢとしてレベル判定部10に戻ってく
る。
基準信号発生部１からデータＡは、各サンプリング点
毎にディジタルデータとして第５図に示す積算部11に入
力され、ここで１ビット遅延回路112で遅延された信号
は、シフトレジスタ113に一時蓄えられ、加算回路111で
次のビットのデータＡと１サンプル分づつ加算されて減
算部13に出力される。また、データＢも同様に処理され
て減算回路13に出力される。
毎にディジタルデータとして第５図に示す積算部11に入
力され、ここで１ビット遅延回路112で遅延された信号
は、シフトレジスタ113に一時蓄えられ、加算回路111で
次のビットのデータＡと１サンプル分づつ加算されて減
算部13に出力される。また、データＢも同様に処理され
て減算回路13に出力される。
そして、両者の差ΣＡ−ΣＢはシフトレジスタ14に一
時蓄積され、制御信号ｃで１周期毎の値が比較器16に出
力され、比較器16では期待値“0"と比較して一致（ΣＡ
−ΣＢ＝０）すれば回路動作が正常と判定し、不一致で
あれば異常と判定していた。
時蓄積され、制御信号ｃで１周期毎の値が比較器16に出
力され、比較器16では期待値“0"と比較して一致（ΣＡ
−ΣＢ＝０）すれば回路動作が正常と判定し、不一致で
あれば異常と判定していた。
このような従来の音声符号化回路の試験方式において
は、第６図（ａ）に示すように、データＡとデータＢに
半周期中で周波数の変化がなく回路動作が正常な場合は
必ず上記のようにΣＡ＝ΣＢとなるが、同図（ｂ）に示
すように半周期中で周波数に変化があっても、その半周
期中での加算値ΣＡ及びΣＢが等しくなってΣＡ＝ΣＢ
となってしまう場合（ａ＝ａ′,b＝ｄ′,c＝ｃ′,d＝
ｂ′,e＝ｅ′,f＝ｆ′,g＝ｇ′）があり、周波数変動に
よる回路動作の異常を発見できないという問題点あっ
た。
は、第６図（ａ）に示すように、データＡとデータＢに
半周期中で周波数の変化がなく回路動作が正常な場合は
必ず上記のようにΣＡ＝ΣＢとなるが、同図（ｂ）に示
すように半周期中で周波数に変化があっても、その半周
期中での加算値ΣＡ及びΣＢが等しくなってΣＡ＝ΣＢ
となってしまう場合（ａ＝ａ′,b＝ｄ′,c＝ｃ′,d＝
ｂ′,e＝ｅ′,f＝ｆ′,g＝ｇ′）があり、周波数変動に
よる回路動作の異常を発見できないという問題点あっ
た。
そこで、本発明は半周期の間に周波数の変化があって
も音声符号化回路の動作異常が検出できるようにするこ
とを目的とする。
も音声符号化回路の動作異常が検出できるようにするこ
とを目的とする。
上記の課題を解決するため、本発明に係る音声符号化
回路の試験方式では、第１図に原理的に示すように、特
定周波数のディジタル基準信号を発生する基準信号発生
部１と、通常は高能率復号化器４の出力を選択し、試験
時には該ディジタル基準信号を選択する第１の切替器２
と、該第１の切替器２の出力をアナログ信号に変換する
D/A変換器５と、通常は入力音声信号を選択し、試験時
には該アナログ信号を選択する第２の切替器７と、該第
２の切替器７の出力をディジタル信号に変換するA/D変
換器６と、該ディジタル信号を符号化して伝送路へ送出
する高能率符号化器３と、通常は伝送路からの受信信号
を選択し、試験時は該高能率符号化器３の出力を選択し
て該高能率復号化器４へ送る第３の切替器８と、試験時
に該高能率復号化器４の出力と該ディジタル基準信号と
を半周期毎に乗算して求めた実効値と、該ディジタル基
準信号同士を半周期毎に乗算して求めた実効値とを比較
して周波数の正常／異常信号を発生する周波数判定部９
と、を備えている。
回路の試験方式では、第１図に原理的に示すように、特
定周波数のディジタル基準信号を発生する基準信号発生
部１と、通常は高能率復号化器４の出力を選択し、試験
時には該ディジタル基準信号を選択する第１の切替器２
と、該第１の切替器２の出力をアナログ信号に変換する
D/A変換器５と、通常は入力音声信号を選択し、試験時
には該アナログ信号を選択する第２の切替器７と、該第
２の切替器７の出力をディジタル信号に変換するA/D変
換器６と、該ディジタル信号を符号化して伝送路へ送出
する高能率符号化器３と、通常は伝送路からの受信信号
を選択し、試験時は該高能率符号化器３の出力を選択し
て該高能率復号化器４へ送る第３の切替器８と、試験時
に該高能率復号化器４の出力と該ディジタル基準信号と
を半周期毎に乗算して求めた実効値と、該ディジタル基
準信号同士を半周期毎に乗算して求めた実効値とを比較
して周波数の正常／異常信号を発生する周波数判定部９
と、を備えている。
また、本発明では、該周波数判定部９が、該実効値の
代わりに平均値を用いてもよい。
代わりに平均値を用いてもよい。
第１図に示す本発明では、第４図に示す従来例のレベ
ル判定部10に代わって周波数判定部９を設けたものであ
り、この周波数判定部９の動作を第２図を参照して説明
する。
ル判定部10に代わって周波数判定部９を設けたものであ
り、この周波数判定部９の動作を第２図を参照して説明
する。
周波数判定部９において基準信号発生部１からのディ
ジタルデータＡと音声符号化回路を介して高能率復号化
器４から出力されたデータＢとを各サンプル毎に乗算を
行う。
ジタルデータＡと音声符号化回路を介して高能率復号化
器４から出力されたデータＢとを各サンプル毎に乗算を
行う。
この場合、第２図（ａ）に示すように周波数が等しく
データＡの半周期内のサンプリング値ａ〜ｇとデータＢ
の半周期内のサンプリング値ａ′〜ｇ′とが１対１に対
応しているときには、その乗算値は同図（ａ）に示すＭ
のようになり、その実効値はＸとなる。
データＡの半周期内のサンプリング値ａ〜ｇとデータＢ
の半周期内のサンプリング値ａ′〜ｇ′とが１対１に対
応しているときには、その乗算値は同図（ａ）に示すＭ
のようになり、その実効値はＸとなる。
この実効値Ｘは基準データＡが正常に戻って来た場合
（損失は無視する）、基準データＡ同士を乗算して求め
た実効値Ｚと同じである。
（損失は無視する）、基準データＡ同士を乗算して求め
た実効値Ｚと同じである。
従って、周波数判定部９では、実効値Ｘ＝Ｚであれば
正常動作と判定して正常出力を発生する。
正常動作と判定して正常出力を発生する。
一方、同図（ｂ）に示すように周波数が異なっている
ときには、同様にして求めた実効値Ｙは上記の実効値Ｚ
とは、Ｙ≠Ｚの関係に在ることになるので、周波数判定
部９では異常動作と判定して異常出力を発生する。
ときには、同様にして求めた実効値Ｙは上記の実効値Ｚ
とは、Ｙ≠Ｚの関係に在ることになるので、周波数判定
部９では異常動作と判定して異常出力を発生する。
尚、上記のように実効値で比較する他、平均値を求め
ることによっても全く同様に半周期内での周波数異常を
判定することができる。
ることによっても全く同様に半周期内での周波数異常を
判定することができる。
第３図は、本発明に係る音声符号化回路の試験方式に
用いる周波数判定部９の一実施例を示したもので、この
実施例では、復号化器４（第１図参照）で復号化処理さ
れた直列16ビット（これは第２図に示した半周期分に相
当する）の入力データを１サンプル分遅延回路910で遅
延させて並列に出力する直列／並列・遅延出力回路91
と、遅延出力回路91からの16ビット並列出力と基準信号
発生部１からの16ビット並列基準信号（これは基準デー
タＡの並列信号に相当している）とを乗算する並列乗算
回路92と、並列乗算回路92の出力の実効値Ｘを算出する
実効値算出回路93と、基準信号発生部１からの基準デー
タＡを基にしてこのデータＡ同士を入力した場合、即ち
Ａ×Ａの乗算値（損失分を無視する）の実効値Ｚを算出
する基準実効値算出回路94と、基準実効値ＸとＺを比較
する比較器95（EORゲート）と、比較器95での比較値を1
6ビット毎にラッチするラッチ回路である。尚、制御回
路97は実効値算出回路93の算出動作及びラッチ回路96の
ラッチ動作を半周期に相当する16ビット毎に行わせるた
めのものである。
用いる周波数判定部９の一実施例を示したもので、この
実施例では、復号化器４（第１図参照）で復号化処理さ
れた直列16ビット（これは第２図に示した半周期分に相
当する）の入力データを１サンプル分遅延回路910で遅
延させて並列に出力する直列／並列・遅延出力回路91
と、遅延出力回路91からの16ビット並列出力と基準信号
発生部１からの16ビット並列基準信号（これは基準デー
タＡの並列信号に相当している）とを乗算する並列乗算
回路92と、並列乗算回路92の出力の実効値Ｘを算出する
実効値算出回路93と、基準信号発生部１からの基準デー
タＡを基にしてこのデータＡ同士を入力した場合、即ち
Ａ×Ａの乗算値（損失分を無視する）の実効値Ｚを算出
する基準実効値算出回路94と、基準実効値ＸとＺを比較
する比較器95（EORゲート）と、比較器95での比較値を1
6ビット毎にラッチするラッチ回路である。尚、制御回
路97は実効値算出回路93の算出動作及びラッチ回路96の
ラッチ動作を半周期に相当する16ビット毎に行わせるた
めのものである。
以上の回路の動作を説明すると、まず試験を行う場合
には、回路を試験モードに切り替えて、基準信号発生部
１から発生された直列16ビットのディジタル基準信号Ａ
を、第１図に示したルート１→２→５→７→６→３→８
→４を介して戻って来たデータＢとして周波数判定部９
が受けると、遅延回路91で受信した16ビット中の15ビッ
トを１サンプル分遅延させて並列データとして乗算回路
92に送る。
には、回路を試験モードに切り替えて、基準信号発生部
１から発生された直列16ビットのディジタル基準信号Ａ
を、第１図に示したルート１→２→５→７→６→３→８
→４を介して戻って来たデータＢとして周波数判定部９
が受けると、遅延回路91で受信した16ビット中の15ビッ
トを１サンプル分遅延させて並列データとして乗算回路
92に送る。
この乗算回路92では、並列16ビットの基準データＡ1
〜Ａ16と遅延回路91からの並列ビットとを乗算した後、
実効値算出回路93で実効値Ｘを算出して比較器95へ送
る。
〜Ａ16と遅延回路91からの並列ビットとを乗算した後、
実効値算出回路93で実効値Ｘを算出して比較器95へ送
る。
EORゲートで構成された比較器95では、基準実効値算
出回路94からの実効値Ｚと上記の実効値Ｘとを比較し、
不一致（Ｘ≠Ｚ）の場合には、不一致出力“1"となりラ
ッチ回路96でラッチして異常判定出力を発生し、一致し
た場合には、ラッチ回路96の出力は“0"となって正常判
定出力を発生する。
出回路94からの実効値Ｚと上記の実効値Ｘとを比較し、
不一致（Ｘ≠Ｚ）の場合には、不一致出力“1"となりラ
ッチ回路96でラッチして異常判定出力を発生し、一致し
た場合には、ラッチ回路96の出力は“0"となって正常判
定出力を発生する。
尚、実効値の代わりに平均値を用いるときには、算出
回路93,94はそれぞれ平均値算出回路及び基準平均値算
出回路となる。
回路93,94はそれぞれ平均値算出回路及び基準平均値算
出回路となる。
以上説明したように、本発明に係る音声符号化回路の
試験方式によれば、試験時に高能率符号化器の出力とデ
ィジタル基準信号とを半周期毎に乗算して求めた実効値
と、該ディジタル基準信号同士を半周期毎に乗算して求
めた実効値とを比較して周波数の正常／異常信号を発生
する周波数判定部を設けたので、試験信号の符号化／復
号化動作異常を周波数変化に基づいを正確に判定するこ
とができる。
試験方式によれば、試験時に高能率符号化器の出力とデ
ィジタル基準信号とを半周期毎に乗算して求めた実効値
と、該ディジタル基準信号同士を半周期毎に乗算して求
めた実効値とを比較して周波数の正常／異常信号を発生
する周波数判定部を設けたので、試験信号の符号化／復
号化動作異常を周波数変化に基づいを正確に判定するこ
とができる。
第１図は、本発明に係る音声符号化回路の試験方式の原
理ブロック図、 第２図は、本発明の動作を説明するための波形図、 第３図は、本発明に係る音声符号化回路の試験方式に用
いる周波数判定部の一実施例を示すブロック図、 第４図は、従来例の構成を示すブロック図、 第５図は、従来例に用いられるレベル判定部の具体例を
示すブロック図、 第６図は、従来例の問題点を説明するための波形図、で
ある。 第１図において、 １……基準信号発生部、2,7,8……切替器、３……高能
率符号化器、４……高能率復号化器、５……D/A変換
器、６……A/D変換器、９……周波数判定部。 図中、同一符号は同一又は相当部分を示す。
理ブロック図、 第２図は、本発明の動作を説明するための波形図、 第３図は、本発明に係る音声符号化回路の試験方式に用
いる周波数判定部の一実施例を示すブロック図、 第４図は、従来例の構成を示すブロック図、 第５図は、従来例に用いられるレベル判定部の具体例を
示すブロック図、 第６図は、従来例の問題点を説明するための波形図、で
ある。 第１図において、 １……基準信号発生部、2,7,8……切替器、３……高能
率符号化器、４……高能率復号化器、５……D/A変換
器、６……A/D変換器、９……周波数判定部。 図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】特定周波数のディジタル基準信号を発生す
る基準信号発生部（１）と、 通常は高能率復号化器（４）の出力を選択し、試験時に
は該ディジタル基準信号を選択する第１の切替器（２）
と、 該第１の切替器（２）の出力をアナログ信号に変換する
D/A変換器（５）と、 通常は入力音声信号を選択し、試験時には該アナログ信
号を選択する第２の切替器（７）と、 該第２の切替器（７）の出力をディジタル信号に変換す
るA/D変換器（６）と、 該ディジタル信号を符号化して伝送路へ送出する高能率
符号化器（３）と、 通常は伝送路からの受信信号を選択し、試験時は該高能
率符号化器（３）の出力を選択して該高能率復号化器
（４）へ送る第３の切替器（８）と、 試験時に該高能率復号化器（４）の出力と該ディジタル
基準信号とを半周期毎に乗算して求めた実効値と、該デ
ィジタル基準信号同士を半周期毎に乗算して求めた実効
値とを比較して周波数の正常／異常信号を発生する周波
数判定部（９）と、 を備えたことを特徴とする音声符号化回路の試験方式。 - 【請求項２】該周波数判定部（９）が、該実効値の代わ
りに平均値を用いることを特徴とした請求項１記載の音
声符号化回路の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31671289A JP2740560B2 (ja) | 1989-12-06 | 1989-12-06 | 音声符号化回路の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31671289A JP2740560B2 (ja) | 1989-12-06 | 1989-12-06 | 音声符号化回路の試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03177120A JPH03177120A (ja) | 1991-08-01 |
| JP2740560B2 true JP2740560B2 (ja) | 1998-04-15 |
Family
ID=18080062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31671289A Expired - Fee Related JP2740560B2 (ja) | 1989-12-06 | 1989-12-06 | 音声符号化回路の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740560B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5164154B2 (ja) * | 2008-05-19 | 2013-03-13 | 独立行政法人産業技術総合研究所 | 誤り検出機能を備える、符号化又は復号処理のための回路構成 |
-
1989
- 1989-12-06 JP JP31671289A patent/JP2740560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03177120A (ja) | 1991-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050143981A1 (en) | Compressing method and apparatus, expanding method and apparatus, compression and expansion system, recorded medium, program | |
| KR20120096541A (ko) | 디지털 신호의 압축 또는 압축해제를 위한 방법, 시스템 및 장치 | |
| JPH0126206B2 (ja) | ||
| JP2740560B2 (ja) | 音声符号化回路の試験方式 | |
| US6647064B1 (en) | ADPCM encoding apparatus, ADPCM decoding apparatus and delay circuit | |
| JPS6029068A (ja) | 伝送誤り検出方式 | |
| JP2004004274A (ja) | 音声信号処理切換装置 | |
| JP3586123B2 (ja) | チャネルチェックテストシステム | |
| JPH0472421B2 (ja) | ||
| JPS6387034A (ja) | 符号化装置 | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JP2987862B2 (ja) | マトリクススイッチ方式 | |
| KR100341163B1 (ko) | 주기 함수를 발생하는 회로 | |
| JPH113485A (ja) | テレコン、テレメ−タ用デ−タ伝送方式 | |
| JP3129016B2 (ja) | コード変換自動切替制御装置 | |
| JP3013391B2 (ja) | Ａｄｐｃｍ符号化方式 | |
| JPS5792985A (en) | High-efficiency forecast encoding device | |
| KR100195698B1 (ko) | Dpcm 부호화방법 | |
| JPH11195991A (ja) | アナログ信号のデータ圧縮・復元方法及びその装置 | |
| SU1012310A1 (ru) | Адаптивное устройство дл приема избыточной информации | |
| JPS58137378A (ja) | 適応符号化装置 | |
| JP2626236B2 (ja) | Ａｄｐｃｍ復号器 | |
| JPS62145928A (ja) | ベクトル量子化方式 | |
| JPS58121844A (ja) | 信号圧縮伸長器 | |
| JPS6313605B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |