JPH051162Y2

JPH051162Y2 -

Info

Publication number: JPH051162Y2
Application number: JP14941686U
Authority: JP
Priority date: 1986-09-29
Filing date: 1986-09-29
Publication date: 1993-01-13
Anticipated expiration: 2001-09-29
Also published as: JPS6355635U

Description

【考案の詳細な説明】技術分野本考案は、デジタルオーデイオデータ（以下
DADと称する）信号等のシリアルデータ信号を
切換えるデータ信号切換装置に関する。

背景技術データ信号の一例を第５図を参照しつつ説明す
る。第５図は、デジタルオーデイオデイスク等の
情報源から得られるDAD信号の構成例を示して
おり、左右音声信号がデータサンプリング周期
TsのLRCK信号に同期して、交互にサンプリン
グされその１サンプルが16ビツトで量子化されて
いる。LRCK信号が高レベルの時は左側音声信
号、低レベルの時は右側音声信号がサンプリング
されて交互に組合される。この様に直列に構成さ
れたDAD信号は、LRCK信号の32倍の周波数の
BCK信号に同期して、例えば単位データ長（32
ビツト）の最大桁（以下MSBと称する）から最
小桁（以下LSBと称する）方向にデータ伝送路
に順次送出される。

かかるDAD信号の供給源を複数設けその内の
１つを任意に選択することとして複数の演奏内容
を利用する場合には、例えば、第６図の如き切換
えスイツチを用いることによつてDAD1信号若し
くはDAD2信号を選択することが出来る。しかし
ながら、かかる切換の際、DAD1信号の単位デー
タとDAD2信号の単位データとが同期していない
と、第７図の如く切換えられた部分の一部のデー
タ（図中斜線で示す）が元の形を失い、これが後
段のＤ／Ａコンバータに供給されると一種のノイ
ズが発生する不具合がある。

考案の概要よつて、本考案の目的とするところは、データ
信号の切換えの際にデータエラーの生じないデー
タ信号切換え装置を提供することである。

上記目的を達成するため本考案のデータ信号切
換え装置においては、データ信号の切換え指令に
応じて現在選択されているデータ信号の単位デー
タの区切り（例えば、単位データの終了位置）に
おいて選択せんとするデータ信号の単位データの
区切り（例えば、単位データの開始位置）に切換
える構成としている。

実施例以下、本考案の実施例について、第１図を参照
しつつ説明する。第１図において、DAD1信号及
びDAD2信号のいずれかを選択するための選択ス
イツチ１がプツシユスイツチ１ａ及び１ｂによつ
て構成され、各プツシユスイツチの一端にはバイ
アス電圧＋Ｂが印加されている。プツシユスイツ
チ１ａ及び１ｂの他端の出力は、夫々Ｊ−Ｋフリ
ツプフロツプ２のＪ入力端及びＫ入力端に供給さ
れる。フリツプフロツプ２のクロツク入力端には
BCK信号が供給されており、フリツプフロツプ
２のＱ出力は、その値が変化すべきときはBCK
信号の立上がりの際に変化する。このＱ出力は、
Ｄフリツプフロツプ３のＤ入力端に供給される。
Ｄフリツプフロツプ３のクロツク入力端には
LRCK1信号が供給されており、入力信号によつ
てＱ及び出力が変化すべきときはLRCK1信号
の立上がりの際に変化する。フリツプフロツプ２
は切換え指令信号発生手段に対応する。フリツプ
フロツプ３のＱ出力はDAD1信号を選択信号
DAD3として出力側に中継するスイツチ４ａの駆
動入力端に供給される。フリツプフロツプ３の
出力は読みだしタイミングの調整されたDAD2信
号を選択信号DAD3として出力側に中継するスイ
ツチ４ｂの駆動入力端に供給される。フリツプフ
ロツプ３は第１基準位置信号抽出手段及び切換え
駆動信号発生手段に対応する。スイツチ４ａ及び
４ｂは信号切換えスイツチ４を形成する。フリツ
プフロツプ２及び３はスイツチ１が操作された後
に供給されるDAD信号の左チヤンネルのMSBに
同期した出力を発生し、スイツチ４を切換えてい
る。なお、BCK信号、LRCK1信号及びDAD1信
号は、デジタルデータ供給源としての図示しない
デジタルオーデイオ信号デコーダから供給され
る。同様に、後述のLRCK2信号及びDAD2信号
も図示しない別のデコーダから供給される。

BCK信号はシフトレジスタ５〜１２のクロツ
ク入力端に供給される。各シフトレジスタは、８
ビツトのシリアルデータを８ビツトの並列データ
に変換する。シフトレジスタ５〜８は、DAD2信
号の単位データ分を記憶する為の記憶手段であ
り、互いに直列接続される。シフトレジスタ５の
データ入力端に供給されたDAD2信号はシフトレ
ジスタ５〜８に順次供給される。シフトレジスタ
５〜８の各並列データ出力は夫々各出力毎のゲー
ト用スイツチ１３₁〜１３₃₂を経てスイツチ４ｂ
の一端にDAD2信号を供給する。スイツチ１３₁
〜１３₃₂は夫々に供給される駆動信号によつて後
述の同期信号の位置に対応する１のスイツチのみ
が閉成する。

LRCK2信号はＤフリツプフロツプ１４のＤ入
力端及びアンドゲート１５の一方の入力端に供給
される。フリツプフロツプ１４のクロツク入力端
にはBCK信号が供給され、その出力はアンド
ゲート１５の他方の入力端に供給される。アンド
ゲート１５の出力にはDAD2信号の左チヤンネル
のMSBに同期して発生するMSB位置信号が得ら
れ、このMSB位置信号はシフトレジスタ９のデ
ータ入力端に供給される。フリツプフロツプ１４
及びアンドゲート１５の各出力信号の波形図を第
２図に示す。フリツプフロツプ１４及びアンドゲ
ート１５は第２基準位置信号抽出手段に対応す
る。シフトレジスタ９〜１２は直列に接続され、
各シフトレジスタの出力は夫々各出力毎のラツチ
回路１６₁〜１６₃₂に供給される。シフトレジス
タ９〜１２は基準位置信号記憶番地表示信号発生
手段に対応する。各ラツチ回路はフリツプフロツ
プ３の出力が高レベルになるとき各シフトジス
タの出力を保持する。ラツチ回路１６₁〜１６₃₂
の各保持出力は夫々スイツチ１３₁〜１３₃₂の駆
動信号として供給される。ラツチ回路１６₁〜１
６₃₂の保持出力はそのいずれか１のみが高レベル
である。ラツチ回路１６₁〜１６₃₂は保持手段に
対応する。

次に、装置の動作について第３図を参照しつつ
説明する。第３図は、フリツプフロツプ２及び３
の出力信号波形を示しており、フリツプフロツプ
３のＱ出力が高レベルとなつてスイツチ４ａが閉
成してDAD1信号が選択されている状態から
DAD2信号を選択すべくスイツチ１ｂが押圧され
ると、バイアス電圧＋Ｂがフリツプフロツプ２の
Ｊ入力端に印加される。フリツプフロツプ２のＱ
出力はBCK信号の立上がりで低レベルになり、
この出力が供給されるフリツプフロツプ３のＱ出
力及び出力はLRCK1信号が高レベルになると
き出力が反転して夫々低レベル及び高レベルにな
る。LRCK1信号が高レベルになるのは、第５図
の如く左チヤンネルのMSB開始位置である。フ
リツプフロツプ３のＱ出力及び出力が反転する
ことによつて、切換えスイツチ４ａが開放して
DAD1信号の供給は停止し、同時にスイツチ４ｂ
が閉成する。そして、DAD1信号は右チヤンネル
データのLSBまで中継され、シフトレジスタ及
びゲートスイツチを経たDAD2信号は左チヤンネ
ルデータのMSBから中継される。

DAD2信号が左チヤンネルデータのMSBから
中継される理由を第４図を参照しつつ説明する。
シフトレジスタ５〜８には、DAD2信号が連続的
に供給されている。一方、シフトレジスタ９〜１
２には、DAD2信号の左チヤンネルデータの
MSBに対応して高レベルとなつているMSB位置
信号が供給されている。今、シフトジスタ６の
A₃位置に左チヤンネルデータのMSBが存在する
とき、MSB位置信号はこれに対応してシフトレ
ジスタ１０のA₃位置に存在する。このとき、ス
イツチ１ｂの押圧によつてフリツプフロツプ３の
Ｑ出力が高レベルに成ると、ラツチ回路１６₁₂は
高レベルを保持し他のラツチ回路は低レベルを保
持する。そして、ラツチ回路１６₁₂に対応するゲ
ートスイツチ１３₁₂のみが閉成して、シフトレジ
スタ６のA₃位置から左チヤンネルデータのMSB
を開始データとする一連のDAD2信号が信号切換
えスイツチ４ｂに供給される。こうすることによ
つて、DAD1信号及びDAD2信号相互の同期ずれ
が解消される。よつて、DAD1信号の単位データ
の終了位置（LSB）からDAD2信号の単位データ
の開始位置（MSB）に確実に切換えられて、
DAD3信号として出力される選択信号にデータの
エラーが生じない。なお、通常、単位データの終
了位置は単位データの開始位置であるので信号を
切換る時間軸上の位置は単位データの開始位置若
しくは終了位置のいずれかでよい。

また、スイツチ１ａが押圧されてDAD1信号が
再度選択されるときは、DAD1信号及びDAD2信
号は同期がとれており単位データのMSB位置で
スイツチ４が切換えられるのでデータのエラーが
生じない。

なお、上記実施例においては、２つのデータ信
号間の切換えの場合について説明したが、追加さ
れるDAD信号（付加データ信号）毎にシフトレ
ジスタ等を設けることにより同様にして多数のデ
ータ信号間を切り換えることが可能である。ま
た、マイクロプロセツサを用いて同様なシフトレ
ジスタ５〜１２と等価な回路を得ることも可能で
ある。

かかる場合のマイクロプロセツサの制御フロー
チヤートの例を第８図、第９図Ａ及びＢに示す。
第８図は、単位データの書込アドレスを指定する
制御手順であり、ステツプS1においてBCK信号
を検出し、BCK信号を検出する毎に書込アドレ
スを増加している。（ステツプS2）。この書込ア
ドレスが単位データの最大桁に対応する最大アド
レス値Amaxになつたとき（ステツプS4）、書込
アドレスを初期アドレスA₀に戻している。（ステ
ツプS5）。

第９図Ａは、MSBの存在するアドレスを判別
する為のフローチヤートである。MSB信号の発
生する毎に変数Ｍに初期アドレスを設定し、
BCK信号に応じてこのアドレスを増加している。

第９図Ｂは、切換指令に応じてMSBのデータ
が存在するアドレスを読出し開始アドレスに設定
し（ステツプS20〜22）、順次最大アドレスまで
検出した後（ステツプS26）、初期アドレスA₀に
戻り、（ステツプS27）、再度読出しアドレスを順
次増加している。

考案の効果以上説明したように本願考案のデータ信号切換
え装置においては、データ信号間の切換えに際
し、該データ信号間の同期ずれ分に対応して選択
されるべきデータ信号が順次供給されるメモリの
読みだし開始アドレスを定める構成としているの
で、１のデータ信号の単位データの終了位置から
他のデータ信号の単位データの開始位置に切換え
られてデータ信号切換えによるデータ破壊の発生
が抑制されて好ましい。

【図面の簡単な説明】

第１図は、本願考案の実施例を示すブロツク回
路図、第２図及び第３図は、主な信号の波形を示
す波形図、第４図は、実施例の動作を説明する為
の図、第５図は、デジタルオーデイオデータ信号
の構成例を示す図、第６図は、従来の信号切換え
装置の例を示す図、第７図は、従来装置の動作を
説明する為の、第８図、第９図Ａ及びＢはマイク
ロプロセツサの制御フローチヤート例を示す図で
ある。主要部分の符号の説明、２……Ｊ−Ｋフリツプ
フロツプ、３，１４……Ｄフリツプフロツプ、５
〜１２……シフトレジスタ、１３₁〜１３₃₂……
ゲートスイツチ、１６₁〜１６₃₂……ラツチ回路。

Claims

【実用新案登録請求の範囲】 (1) 時系列的に発生する単位データ群からなる基
本シリアルデータ信号及び時系列的に発生する
単位データ群からなる少なくとも１の付加シリ
アルデータ信号を切換え指令に応じて択一的に
中継するデータ信号切換え装置であつて、前記
基本シリアルデータ信号及び付加シリアルデー
タ信号に夫々含まれる第１及び第２基準位置信
号を抽出する第１及び第２基準位置信号抽出手
段と、前記切換え指令に応じて切換え指令信号
を発生する切換え指令信号発生手段と、前記切
換え指令信号の存在下において前記第１基準位
置信号に応答して切換え駆動信号を発生する切
換え駆動信号発生手段と、前記付加シリアルデ
ータ信号の各ビツトをその単位データ長分の記
憶番地に所定順序にてかつ前記付加シリアルデ
ータ信号のクロツクに同期して記憶する記憶手
段と、抽出された前記第２基準位置信号及び前
記付加シリアルデータ信号のクロツクに応じて
変化する基準位置信号記憶番地表示信号を発生
する基準位置信号記憶番地表示信号発生手段
と、前記切換え駆動信号に応じて前記基準位置
信号記憶番地表示信号を保持する保持手段と、
前記保持手段に保持された基準位置信号記憶番
地表示信号に応じた前記記憶手段の記憶番地か
ら該記憶番地に供給される各ビツトを順に導出
するスイツチ手段と、前記切換え駆動信号の非
存在下においては前記基本シリアルデータ信号
を中継し前記切換え駆動信号の存在下において
は前記スイツチ手段から導出されるデータ信号
を中継する切換え手段とからなることを特徴と
するデータ信号切換え装置。 (2) 前記記憶手段は、前記付加シリアルデータ信
号の前記単位データ長分の記憶容量を有しかつ
前記付加データ信号のクロツクに同期してシフ
ト動作をなすシフトレジスタからなることを特
徴とする実用新案登録請求の範囲第１項記載の
データ信号切換え装置。