JPS62139417A - 符号変換方式 - Google Patents
符号変換方式Info
- Publication number
- JPS62139417A JPS62139417A JP28062585A JP28062585A JPS62139417A JP S62139417 A JPS62139417 A JP S62139417A JP 28062585 A JP28062585 A JP 28062585A JP 28062585 A JP28062585 A JP 28062585A JP S62139417 A JPS62139417 A JP S62139417A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- storage element
- code conversion
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータ伝送の符号変換方式％式％
従来、この種の符号変換方式は、ある符号形式を池の特
定の符号形式に変換する専用的な方式であり、ディジタ
ルデータ伝送装置は、それぞれの目的に応じた専用の符
号変換方式を実行するためのハードウェア或いはソフト
ウェアを有していた。
定の符号形式に変換する専用的な方式であり、ディジタ
ルデータ伝送装置は、それぞれの目的に応じた専用の符
号変換方式を実行するためのハードウェア或いはソフト
ウェアを有していた。
〔発明が解決しようとする問題点］１
上述した従来の符号変換方式では、符号形式に対応した
専用のハードウェア或いは、ソフトウェアで個々に対処
していたため、同一目的の同−設計に基づくディジタル
データ伝送装置であってもデータ伝送の符号形式が違っ
ている場合、符号変換を行うハードウェア或いはソフト
ウェアの改修を各システムの要求に合せて行わなければ
ならないという欠点がある。
専用のハードウェア或いは、ソフトウェアで個々に対処
していたため、同一目的の同−設計に基づくディジタル
データ伝送装置であってもデータ伝送の符号形式が違っ
ている場合、符号変換を行うハードウェア或いはソフト
ウェアの改修を各システムの要求に合せて行わなければ
ならないという欠点がある。
本発明の符号変換方式は、符号変換情報が記憶されアド
レスに入力データ、クロック信号、セレクト信号および
ディレー信号が入力され前記セレン１〜信号に応じた符
号形式の前記入力データに応じた出力データを出力する
記憶素子と、前記クロツク信号および前記出力データが
入力され前記ディレー信号を出力するディレー用フリッ
プフロ・ツブとを含んで構成される。
レスに入力データ、クロック信号、セレクト信号および
ディレー信号が入力され前記セレン１〜信号に応じた符
号形式の前記入力データに応じた出力データを出力する
記憶素子と、前記クロツク信号および前記出力データが
入力され前記ディレー信号を出力するディレー用フリッ
プフロ・ツブとを含んで構成される。
第１図は、本発明の一実施例のブロック図である。
符号形式を記憶した記憶素子１のアドレスに符号形式が
ＮＲＺ−Ｌの入力データ３、入力データ３に同期したタ
ロツク信号４、記憶素子１がら出されたデータをクロッ
ク信号４を入力するディレー用フリップフロップ５でデ
ィレーさせたディレー信号６、及び出力の符号形式を選
択するセレクト信号２を接続する。記憶素子１に記憶さ
れた第２図に示す内容に従い入力データ３とクロック４
、及び前の出力データであるディレー信号６によって、
次に出力すべき出力データ信号７が記憶素子１から出力
される。
ＮＲＺ−Ｌの入力データ３、入力データ３に同期したタ
ロツク信号４、記憶素子１がら出されたデータをクロッ
ク信号４を入力するディレー用フリップフロップ５でデ
ィレーさせたディレー信号６、及び出力の符号形式を選
択するセレクト信号２を接続する。記憶素子１に記憶さ
れた第２図に示す内容に従い入力データ３とクロック４
、及び前の出力データであるディレー信号６によって、
次に出力すべき出力データ信号７が記憶素子１から出力
される。
記憶素子１の記憶例を第２図の表に示す。第２図の左側
の３例の欄は、それぞれ左側がらディレー信号６、入力
データ３、クロック信号４を示す。
の３例の欄は、それぞれ左側がらディレー信号６、入力
データ３、クロック信号４を示す。
これらの信号は記憶素子１のアドレスの３ビ・ｔ Ｉ〜
に割り当てられ、この３ビツトの°’ｏｏｏ”“〜゛１
１１ ”に対応して第２図の下側９行が示されている。
に割り当てられ、この３ビツトの°’ｏｏｏ”“〜゛１
１１ ”に対応して第２図の下側９行が示されている。
第２図の例では、７つの符号形式（第２図の右側の７例
の欄に左側から順に記されている１７号形式ＮＲＺ−Ｌ
、ＮＲＺ−八４．ＮＲＺ Ｓ、 ＲＺ、 Ｂ ｉ Ｏ
−Ｌ、 Ｂ ｉ Ｏ−ＭオよびＢ１０−８）に対応して
符号を変換できるようにしである。セレクト信号２は記
憶素子１のアドレスの３ビツトに割り当てぢれ、セレク
ト信号２の’ｏｏｏ’“〜“１１０”のそれぞれが符号
形式ＮＲＺ−Ｌ、ＮＲＺ−Ｍ、ＮＲＺ−３，ＲＺ、Ｂ
ｉ Ｏ−Ｌ、Ｂ １０−ＭおよびＢ１０−３に対応する
。
の欄に左側から順に記されている１７号形式ＮＲＺ−Ｌ
、ＮＲＺ−八４．ＮＲＺ Ｓ、 ＲＺ、 Ｂ ｉ Ｏ
−Ｌ、 Ｂ ｉ Ｏ−ＭオよびＢ１０−８）に対応して
符号を変換できるようにしである。セレクト信号２は記
憶素子１のアドレスの３ビツトに割り当てぢれ、セレク
ト信号２の’ｏｏｏ’“〜“１１０”のそれぞれが符号
形式ＮＲＺ−Ｌ、ＮＲＺ−Ｍ、ＮＲＺ−３，ＲＺ、Ｂ
ｉ Ｏ−Ｌ、Ｂ １０−ＭおよびＢ１０−３に対応する
。
また、第３図に本回路の動作を示すタイムチャー Ｔ−
を示す。初期時にスイッチ等でセレクト信号２を設定し
、出力の符号形式をセレクトする。第３図に示す符号形
式ＮＲＺ−３の場合では“０１０″、符号形式Ｂ１０−
Ｍの場合では１０１”にセレクト信号２を設定する。
を示す。初期時にスイッチ等でセレクト信号２を設定し
、出力の符号形式をセレクトする。第３図に示す符号形
式ＮＲＺ−３の場合では“０１０″、符号形式Ｂ１０−
Ｍの場合では１０１”にセレクト信号２を設定する。
以上説明したように本発明は、記憶素子に符号変換情報
を記憶しておくことにより、簡単なスイッチの切替でセ
レクト信号を設定することにより入力データを多種多様
な符号形式の出力データに変換できる効果がある。また
記憶素子のアドレス制御を細分化し、出力信号をＤ／Ａ
変換する事により、アナログ信号への対応も可能になる
。
を記憶しておくことにより、簡単なスイッチの切替でセ
レクト信号を設定することにより入力データを多種多様
な符号形式の出力データに変換できる効果がある。また
記憶素子のアドレス制御を細分化し、出力信号をＤ／Ａ
変換する事により、アナログ信号への対応も可能になる
。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示す記憶素子−１の内容の一例を示す表、第３図は
第１図に示す実施例の動作を示すタイムチャートである
。 １・・・記憶素子、２・・・セレクト信号、３・・・入
力データ信号、４・・・クロック信号、５・・・ディレ
ー用フリップフロップ、６・・・ディレー信号、７・・
・出力データ信号。 躬 ／ 図 荊 Ｚ 詔
図に示す記憶素子−１の内容の一例を示す表、第３図は
第１図に示す実施例の動作を示すタイムチャートである
。 １・・・記憶素子、２・・・セレクト信号、３・・・入
力データ信号、４・・・クロック信号、５・・・ディレ
ー用フリップフロップ、６・・・ディレー信号、７・・
・出力データ信号。 躬 ／ 図 荊 Ｚ 詔
Claims (1)
- 符号変換情報が記憶されアドレスに入力データクロック
信号、セレクト信号およびディレー信号が入力され前記
セレクト信号に応じた符号形式の前記入力データに応じ
た出力データを出力する記憶素子と、前記クロック信号
および前記出力データが入力され前記ディレー信号を出
力するディレー用フリップフロップとを含むことを特徴
とする符号変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28062585A JPS62139417A (ja) | 1985-12-12 | 1985-12-12 | 符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28062585A JPS62139417A (ja) | 1985-12-12 | 1985-12-12 | 符号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62139417A true JPS62139417A (ja) | 1987-06-23 |
Family
ID=17627657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28062585A Pending JPS62139417A (ja) | 1985-12-12 | 1985-12-12 | 符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62139417A (ja) |
-
1985
- 1985-12-12 JP JP28062585A patent/JPS62139417A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707805A (en) | Data processing circuit for digital audio system | |
| JPS5892160A (ja) | サンプリング周波数変換装置 | |
| JPS62139417A (ja) | 符号変換方式 | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JP2853203B2 (ja) | 音声信号遅延装置 | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JP2655509B2 (ja) | シリアル／パラレル変換回路 | |
| JPH051162Y2 (ja) | ||
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPH0239798A (ja) | Ｔｄｍａデータとｔｄｍデータのコンバータ | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPS61192139A (ja) | フレ−ム変換回路 | |
| SU1545329A1 (ru) | Преобразователь кодовых форм | |
| JPS63313919A (ja) | 並一直変換装置 | |
| JPH05289938A (ja) | メモリアクセス装置 | |
| JPS6130774B2 (ja) | ||
| JPH0636587A (ja) | 信号遅延メモリ回路 | |
| JPH039661B2 (ja) | ||
| JPS5851616A (ja) | 直並列変換方式 | |
| JPH0262982B2 (ja) | ||
| JPS61179621A (ja) | 直列／並列変換回路 | |
| JPS61255120A (ja) | 位相調整回路 | |
| JPH02260819A (ja) | ディジタル／アナログ変換器 | |
| JPS61286914A (ja) | タイミング信号発生方式 |