JPH0239798A - Ｔｄｍａデータとｔｄｍデータのコンバータ - Google Patents
ＴｄｍａデータとｔｄｍデータのコンバータInfo
- Publication number
- JPH0239798A JPH0239798A JP19000288A JP19000288A JPH0239798A JP H0239798 A JPH0239798 A JP H0239798A JP 19000288 A JP19000288 A JP 19000288A JP 19000288 A JP19000288 A JP 19000288A JP H0239798 A JPH0239798 A JP H0239798A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output pattern
- tdm
- tdma
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 4
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Radio Relay Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、衛星通信のＴＤＭＡデータとＴＤＭデータの
コンバータに利用する。特に、衛星上に搭載する装置で
あって、ベースバンド信号処理においてＴＤＭ／Ｖ（時
分割多元接続）データとＴＤＭ（時分割多重）データと
相互のチャンネルスイッチングを実現するためＴＤＭＡ
データをＴ Ｄ Ｍデータのフォーマットに変換するフ
ォーマットコンバータ回路に関するものである。
コンバータに利用する。特に、衛星上に搭載する装置で
あって、ベースバンド信号処理においてＴＤＭ／Ｖ（時
分割多元接続）データとＴＤＭ（時分割多重）データと
相互のチャンネルスイッチングを実現するためＴＤＭＡ
データをＴ Ｄ Ｍデータのフォーマットに変換するフ
ォーマットコンバータ回路に関するものである。
本発明はＴ Ｄ Ｍ ＡデータとＴＤＭとのコンパー夕
において、 Ｔ Ｄ Ｍ Ａデータをデータメモリに格納しておき、
地上からの出力パタンデータを出力パタンメモリに格納
しこの出力パタンデータを読出しこれを読出アドレスと
してデータメモリの内容をＴＤＭデータとして読出すこ
とにより、 Ｔ Ｄ Ｍ Ａデータをフォーマットの異なるＴＤＭデ
ータに変換することができ、互いに異なるフォーマント
のＴＤＭＡデータとＴＤＭデータとの間のスイッチ制御
ができるようにしたものである。
において、 Ｔ Ｄ Ｍ Ａデータをデータメモリに格納しておき、
地上からの出力パタンデータを出力パタンメモリに格納
しこの出力パタンデータを読出しこれを読出アドレスと
してデータメモリの内容をＴＤＭデータとして読出すこ
とにより、 Ｔ Ｄ Ｍ Ａデータをフォーマットの異なるＴＤＭデ
ータに変換することができ、互いに異なるフォーマント
のＴＤＭＡデータとＴＤＭデータとの間のスイッチ制御
ができるようにしたものである。
第５図は従来例のＴＤＭＡスイッチ回路のブロック構成
図である。
図である。
第６図は従来例のＴＤＭスイッチ回路のブロック構成図
である。
である。
従来、ベースバンドのＴ Ｄ Ｍ Ａデータは、同じフ
ォーマットを有するＴ Ｄ Ｍ Ａデータ間でチャンネ
ルスイッチングが行われていた。第５図および第５図に
おいて、ｎ１本のベースバンドのＴＤＭＡデータ１８．
はＴＤＭＡスイッチ回路２７でチャンネルスイッチング
が行われ、データレートが変更され、各チャンネルのデ
ータが異なるベースバンドのＴＤＭＡデータ１９．とし
て出力される。
ォーマットを有するＴ Ｄ Ｍ Ａデータ間でチャンネ
ルスイッチングが行われていた。第５図および第５図に
おいて、ｎ１本のベースバンドのＴＤＭＡデータ１８．
はＴＤＭＡスイッチ回路２７でチャンネルスイッチング
が行われ、データレートが変更され、各チャンネルのデ
ータが異なるベースバンドのＴＤＭＡデータ１９．とし
て出力される。
また、第６図において、ｎ２本のベースバンドのＴＤＭ
ＤＭＡ−タ。は、データレート変換やチャンネルスイッ
チングを行うＴ Ｄ Ｍスイッチ回路２８で信号処理さ
れ入力とは異なるベースバンドのｍ２本のＴＤＭデータ
２２１ として出力される。
ＤＭＡ−タ。は、データレート変換やチャンネルスイッ
チングを行うＴ Ｄ Ｍスイッチ回路２８で信号処理さ
れ入力とは異なるベースバンドのｍ２本のＴＤＭデータ
２２１ として出力される。
しかし、このような従来例のＴＤＭＡスイッチ回路およ
びＴＤＭスイッチ回路では、同一のフォーマットを持っ
たデータしか扱うことがてきないためにＴＤＭＡデータ
とＴＤＭデータとが相異なるフォーマントを有するデー
タ間でのスイッチ制御は不可能な欠点があった。
びＴＤＭスイッチ回路では、同一のフォーマットを持っ
たデータしか扱うことがてきないためにＴＤＭＡデータ
とＴＤＭデータとが相異なるフォーマントを有するデー
タ間でのスイッチ制御は不可能な欠点があった。
本発明は上記の欠点を解決するもので、ＴＤＭＡデータ
をフォーマットの異なるＴ Ｄ Ｍデータに変換でき、
互いに異なるＴＤＭＡデータとＴＤＭデータとの間でス
イッチング制御を可能とするＴＤＭＡデータとＴＤＭデ
ータのコンバータを提供することを目的とする。
をフォーマットの異なるＴ Ｄ Ｍデータに変換でき、
互いに異なるＴＤＭＡデータとＴＤＭデータとの間でス
イッチング制御を可能とするＴＤＭＡデータとＴＤＭデ
ータのコンバータを提供することを目的とする。
Ｃ問題点を解決するための手段〕
本発明は、ＴＤＭＡデータが記憶されるデータメモリと
、このデータメモリに書込アドレスを与えてＴ Ｄ Ｍ
Ａデータを書込む書込アドレス発生回路と、入力する
出力パタンデータに基づいて上記データメモリに読出ア
ドレスを与えてその内容をＴＤＭデータとして読出す読
出アドレス生成回路とを備えたＴＤＭＡデータとＴＤＭ
データのコンバータにおいて、上記読出アドレス生成回
路は、上記出力パタンデータが記憶される出力パタンメ
モリと、この出力パタンメモリに書込アドレスを与えて
上記出力パタンデータを書込む出力パタン書込アドレス
発生回路と、上記出力パタンメモリに読出アドレスを与
えてその内容を上記データメモリの読出アドレスとして
出力する出力パタン読出アドレス発生回路とを含むこと
を特徴とする。
、このデータメモリに書込アドレスを与えてＴ Ｄ Ｍ
Ａデータを書込む書込アドレス発生回路と、入力する
出力パタンデータに基づいて上記データメモリに読出ア
ドレスを与えてその内容をＴＤＭデータとして読出す読
出アドレス生成回路とを備えたＴＤＭＡデータとＴＤＭ
データのコンバータにおいて、上記読出アドレス生成回
路は、上記出力パタンデータが記憶される出力パタンメ
モリと、この出力パタンメモリに書込アドレスを与えて
上記出力パタンデータを書込む出力パタン書込アドレス
発生回路と、上記出力パタンメモリに読出アドレスを与
えてその内容を上記データメモリの読出アドレスとして
出力する出力パタン読出アドレス発生回路とを含むこと
を特徴とする。
書込アドレス発生回路はデータメモリに書込アドレスを
与えて入力するベースバンドのＴ ＤＭＡデータをデー
タメモリに書込む。読出アドレス生成回路の出力パタン
書込アドレス発生回路は出力パタンメモリに書込アドレ
スを与えて入力する出力パタンデータを出力パタンメモ
リに書込む。出力パタン読出アドレス発生回路は出力パ
タンメモリに読出アドレスを与えてその内容を読出し、
データメモリに読出アドレスとして与えＴＤＭデータを
読出す。以上の動作によりＴＤＭＡデータをフォーマン
トの異なるＴＤＭデータに変換することができ、互いに
異なるフォーマントのＴ ＤＭＡデータとＴＤＭデータ
との間でスイッチ制御を可能とする。
与えて入力するベースバンドのＴ ＤＭＡデータをデー
タメモリに書込む。読出アドレス生成回路の出力パタン
書込アドレス発生回路は出力パタンメモリに書込アドレ
スを与えて入力する出力パタンデータを出力パタンメモ
リに書込む。出力パタン読出アドレス発生回路は出力パ
タンメモリに読出アドレスを与えてその内容を読出し、
データメモリに読出アドレスとして与えＴＤＭデータを
読出す。以上の動作によりＴＤＭＡデータをフォーマン
トの異なるＴＤＭデータに変換することができ、互いに
異なるフォーマントのＴ ＤＭＡデータとＴＤＭデータ
との間でスイッチ制御を可能とする。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例Ｔ Ｄ Ｍ ＡデータとＴＤＭデー
タのコンバータのブロック構成図である。
図は本発明一実施例Ｔ Ｄ Ｍ ＡデータとＴＤＭデー
タのコンバータのブロック構成図である。
第２図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータの読出アドレス生成回路のブロック構成図である
。
バータの読出アドレス生成回路のブロック構成図である
。
第１図および第２図において、Ｔ Ｄ Ｍ Ａデータと
ＴＤＭデータのコンバータは、入力するベースバンド化
されたＴ Ｄ Ｍ Ａシリアルデータ１をＴＤＭＡパラ
レルデータ２に変換するシリアルパラレル変換器８と、
ＴＤＭパラレルデータ３をＴＤＭ／リアルデータ４に変
換するＴＤＭパラレルシリアルデータ変換器１０と、Ｔ
ＤＭＡパラレルデータ２が記憶されるデータメモリ９と
、データメモリ９に書込アドレス５を与えてＴＤＭＡパ
ラレルデータ２を書込む書込アドレス発生回路１１と、
入力する出力パタンデータ７に基づいてデータメモリ９
に読出アドレス６を与えてその内容をＴＤＭパラレルデ
ータ３として読出す読出アドレス生成回路１２とを（浦
える。
ＴＤＭデータのコンバータは、入力するベースバンド化
されたＴ Ｄ Ｍ Ａシリアルデータ１をＴＤＭＡパラ
レルデータ２に変換するシリアルパラレル変換器８と、
ＴＤＭパラレルデータ３をＴＤＭ／リアルデータ４に変
換するＴＤＭパラレルシリアルデータ変換器１０と、Ｔ
ＤＭＡパラレルデータ２が記憶されるデータメモリ９と
、データメモリ９に書込アドレス５を与えてＴＤＭＡパ
ラレルデータ２を書込む書込アドレス発生回路１１と、
入力する出力パタンデータ７に基づいてデータメモリ９
に読出アドレス６を与えてその内容をＴＤＭパラレルデ
ータ３として読出す読出アドレス生成回路１２とを（浦
える。
ここで本発明の持’ＡＬするところは、読出アドレス生
成回路１２は、出力パタンデータ７が記憶される出力パ
タンメモリ１３と、出力パタンメモリ１３に書込アドレ
ス１６を与えて出力パタンデータ７を書込む出力パタン
書込アドレス発生回路１４と、出カバクンメモリ１３に
読出アドレス１７を与えてその内容を読出す出力パタン
読出アドレス発生回路１５とを含むことにある。
成回路１２は、出力パタンデータ７が記憶される出力パ
タンメモリ１３と、出力パタンメモリ１３に書込アドレ
ス１６を与えて出力パタンデータ７を書込む出力パタン
書込アドレス発生回路１４と、出カバクンメモリ１３に
読出アドレス１７を与えてその内容を読出す出力パタン
読出アドレス発生回路１５とを含むことにある。
このような構成のＴＤＭＡデータとＴ Ｄ Ｍデータの
コンバータの動作について説明する。第３図は本発明の
Ｔ Ｄ Ｍ ＡデータとＴＤＭデータのコンバータのチ
ャンネルスイッチングの動作を示す図である。第４図は
本発明のＴＤＭＡデータとＴＤＭデータのコンバータを
適用したスイッチ装置のブロック構成図である。
コンバータの動作について説明する。第３図は本発明の
Ｔ Ｄ Ｍ ＡデータとＴＤＭデータのコンバータのチ
ャンネルスイッチングの動作を示す図である。第４図は
本発明のＴＤＭＡデータとＴＤＭデータのコンバータを
適用したスイッチ装置のブロック構成図である。
第１図において、ベースバンドのＴ Ｄ Ｍ Ａシリア
ルデータ１は、シリアルパラレル変換回路８において８
ビツトのパラレルデータに変換され、書込アドレス発生
回路１１から出力される書込アドレス５に従ってデータ
メモリ９の初期アドレスから順次書込まれ、２フレ一ム
分記憶される。１フレ一ム分のデータが記憶された時点
で読出アドレス生成回路１２より生成された読出アドレ
ス６に従ってＴＤＭパラレルデータ３を読出して行く。
ルデータ１は、シリアルパラレル変換回路８において８
ビツトのパラレルデータに変換され、書込アドレス発生
回路１１から出力される書込アドレス５に従ってデータ
メモリ９の初期アドレスから順次書込まれ、２フレ一ム
分記憶される。１フレ一ム分のデータが記憶された時点
で読出アドレス生成回路１２より生成された読出アドレ
ス６に従ってＴＤＭパラレルデータ３を読出して行く。
このとき読出されるＴＤＭパラレルデータ３がＴＤＭデ
ータのフォーマ７）と同じでなければならない。
ータのフォーマ７）と同じでなければならない。
そのために読出アドレス生成回路１２は、第２図に示す
構成を有する。
構成を有する。
第２図において、地上から送られてくる出力パタンデー
タ７は、出力パタンメモリ１３に順次書込まれる。この
とき出力パタン書込アドレス発生回路１４は、零番地か
ら順に大きくなり、２フレ一ム分のアドレスが生成され
る。出力パタンデータ７も２フレ一ム分のデータが送ら
れ、そのデータの内容はデータメモリ９のアドレスを示
すものである。出力パタンメモリ１３に書込まれた出力
パタンデータ７は出力パタン読出アドレス発生回路１５
が生成する読出アドレスＩ７に従って順番にアドレス０
から読出され、テ゛−タメモリ９の読出アドレス６とし
て１吏用される。
タ７は、出力パタンメモリ１３に順次書込まれる。この
とき出力パタン書込アドレス発生回路１４は、零番地か
ら順に大きくなり、２フレ一ム分のアドレスが生成され
る。出力パタンデータ７も２フレ一ム分のデータが送ら
れ、そのデータの内容はデータメモリ９のアドレスを示
すものである。出力パタンメモリ１３に書込まれた出力
パタンデータ７は出力パタン読出アドレス発生回路１５
が生成する読出アドレスＩ７に従って順番にアドレス０
から読出され、テ゛−タメモリ９の読出アドレス６とし
て１吏用される。
したがって、出力パタンテ゛−夕７はＴＤＭＡデータか
らＴＤＭデータへの変換の所定の規則を考、慮して作ら
れたものであり、このＴＤＭＡデータとＴＤＭデータの
コンバータの核となる部分である。出力パタンデータ７
のｊ項番に従って読出され、ＴＤＭデータのフォーマッ
トを有するＴＤＭパタンデータ３は再びパラレルシリア
ル変換されて、ＴＤＭシリアルデータ４となり、次段の
ＴＤＭスイッチ回路に入力される。
らＴＤＭデータへの変換の所定の規則を考、慮して作ら
れたものであり、このＴＤＭＡデータとＴＤＭデータの
コンバータの核となる部分である。出力パタンデータ７
のｊ項番に従って読出され、ＴＤＭデータのフォーマッ
トを有するＴＤＭパタンデータ３は再びパラレルシリア
ル変換されて、ＴＤＭシリアルデータ４となり、次段の
ＴＤＭスイッチ回路に入力される。
第３図は標準的なフォーマットの変換動作を示す。ＴＤ
ＭＡデータは、同一チャンネルのデータ２６．２６’
、２６”が連続してｎバイト挿入されてくる。一方、Ｔ
Ｄ Ｍデータは同一チャンネルのデータが一定の間隔
をおいて１バイトずつ入力されるとすると、第３図に示
すように変換が行われる。
ＭＡデータは、同一チャンネルのデータ２６．２６’
、２６”が連続してｎバイト挿入されてくる。一方、Ｔ
Ｄ Ｍデータは同一チャンネルのデータが一定の間隔
をおいて１バイトずつ入力されるとすると、第３図に示
すように変換が行われる。
第４図に示すように、ｎ、本のベースバンドのＴ Ｄ
Ｍ Ａデータ１８１ はＴＤＭＡ −ＴＤＭコンバー
タ２４でｎ１本のベースバンドのＴ Ｄ Ｍデータ１８
□に変換される。ＴＤＭスイッチ回路２３はｎ３本のＴ
ＤＭデータ１８□およびｎ２本のベースバンドのＴＤＭ
データ２１、を入力しスイッチ制御を行い、ｍ０本のＴ
ＤＭデータ１９□およびｍ２本のＴＤＭデータ２２２を
出力する。ｍ１本のＴＤＭデータ１９２はＴＤＭ−ＴＤ
ＭＡコンバータ２５でｍ１本のＴＤＭＡデータ１９３に
変換され出力される。ここでＴＤＭ −ＴＤＭＡコンバ
ータ２５もＴ Ｄ Ｍ Ａ−Ｔ Ｄ Ｍコンバータ２４
と同様にして実現できる。
Ｍ Ａデータ１８１ はＴＤＭＡ −ＴＤＭコンバー
タ２４でｎ１本のベースバンドのＴ Ｄ Ｍデータ１８
□に変換される。ＴＤＭスイッチ回路２３はｎ３本のＴ
ＤＭデータ１８□およびｎ２本のベースバンドのＴＤＭ
データ２１、を入力しスイッチ制御を行い、ｍ０本のＴ
ＤＭデータ１９□およびｍ２本のＴＤＭデータ２２２を
出力する。ｍ１本のＴＤＭデータ１９２はＴＤＭ−ＴＤ
ＭＡコンバータ２５でｍ１本のＴＤＭＡデータ１９３に
変換され出力される。ここでＴＤＭ −ＴＤＭＡコンバ
ータ２５もＴ Ｄ Ｍ Ａ−Ｔ Ｄ Ｍコンバータ２４
と同様にして実現できる。
以上説明したように、本発明は、ＴＤＭＡデータをフォ
ーマットの異なるＴ Ｄ Ｍデータに変換することがで
き、互いに異なるフォーマットのＴＤＭＡデータとＴＤ
Ｍデータとの間のスイッチング制御を可能とする優れた
効果がある。
ーマットの異なるＴ Ｄ Ｍデータに変換することがで
き、互いに異なるフォーマットのＴＤＭＡデータとＴＤ
Ｍデータとの間のスイッチング制御を可能とする優れた
効果がある。
ＴＤＭＡデータの場合には、タイムバーストプランの変
更によりそのフォーマットが変更されることもあるが、
その場合も出力パタンデータのみ書き換えることにより
十分対応できる利点がある。
更によりそのフォーマットが変更されることもあるが、
その場合も出力パタンデータのみ書き換えることにより
十分対応できる利点がある。
第１図は本発明一実施例ＴＤＭＡデータとＴＤＭデータ
のコンバータのブロック構成図。 第２図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータの読出アドレス生成回路のブロック構成図。 第３図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータの動作を示す図。 第４図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータを適用したスイッチ装置のブロック構成図。 第５図は従来例のＴ Ｄ Ｍ Ａスイッチ回路のブロッ
ク構成図。 第６図は従来例のＴＤＭスイッチ回路のブロック構成図
。 １・・・ＴＤＭＡシリアルデータ、２・・・ＴＤＭＡパ
ラレルデータ、３・・・ＴＤＭパラレルデータ、４・・
・ＴＤＭシリアルデータ、５．１６・・・書込アドレス
、６．１７・・・読出アドレス、７・・・出力パタンテ
′−夕、訃・・シリアルパラレル変換回路、９・・・デ
ータメモリ、１０・・・パラレルシリアル変換回路、１
１・・・書込アドレス発生回路、１２・・・読出アドレ
ス生成回路、１３・・・出力パタンメモリ、１４・・・
出力パタン書込アドレス発生回路、１５・・・出力パタ
ン読出アドレス発生回路、１８．・・・ｎ１本のベース
バンドのＴＤＭＡデータ、１８゜・・・ｎ１本のベース
バンドのＴＤＭデータ、１９、．１９□・・・ｍ１本の
ベースバンドのＴ Ｄ Ｍ Ａデータ、１９３・・・ｍ
１本のベースバンドのＴＤＭデータ、２１．・・・ｎ２
本のベースバンドのＴＤＭデータ、２２□、２２２・・
・ｍ２本のベースバンドのＴＤＭデータ、２３．２８・
・・ＴＤＭスイッチ回路、２４・・・Ｔ Ｄ Ｍ Ａ・
ＴＤＭコンバータ、２５・・・ＴＤＭ−ＴＤＭＡコンバ
ータ、２６．２６’ 、２６”・・・同一チャンネル内
の１バイトのテ′−タ、２７・・・ＴＤＭＡスイッチ回
路。
のコンバータのブロック構成図。 第２図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータの読出アドレス生成回路のブロック構成図。 第３図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータの動作を示す図。 第４図は本発明のＴＤＭＡデータとＴＤＭデータのコン
バータを適用したスイッチ装置のブロック構成図。 第５図は従来例のＴ Ｄ Ｍ Ａスイッチ回路のブロッ
ク構成図。 第６図は従来例のＴＤＭスイッチ回路のブロック構成図
。 １・・・ＴＤＭＡシリアルデータ、２・・・ＴＤＭＡパ
ラレルデータ、３・・・ＴＤＭパラレルデータ、４・・
・ＴＤＭシリアルデータ、５．１６・・・書込アドレス
、６．１７・・・読出アドレス、７・・・出力パタンテ
′−夕、訃・・シリアルパラレル変換回路、９・・・デ
ータメモリ、１０・・・パラレルシリアル変換回路、１
１・・・書込アドレス発生回路、１２・・・読出アドレ
ス生成回路、１３・・・出力パタンメモリ、１４・・・
出力パタン書込アドレス発生回路、１５・・・出力パタ
ン読出アドレス発生回路、１８．・・・ｎ１本のベース
バンドのＴＤＭＡデータ、１８゜・・・ｎ１本のベース
バンドのＴＤＭデータ、１９、．１９□・・・ｍ１本の
ベースバンドのＴ Ｄ Ｍ Ａデータ、１９３・・・ｍ
１本のベースバンドのＴＤＭデータ、２１．・・・ｎ２
本のベースバンドのＴＤＭデータ、２２□、２２２・・
・ｍ２本のベースバンドのＴＤＭデータ、２３．２８・
・・ＴＤＭスイッチ回路、２４・・・Ｔ Ｄ Ｍ Ａ・
ＴＤＭコンバータ、２５・・・ＴＤＭ−ＴＤＭＡコンバ
ータ、２６．２６’ 、２６”・・・同一チャンネル内
の１バイトのテ′−タ、２７・・・ＴＤＭＡスイッチ回
路。
Claims (1)
- 【特許請求の範囲】 １、ＴＤＭＡデータが記憶されるデータメモリ（９）と
、 このデータメモリに書込アドレスを与えて上記ＴＤＭＡ
データを書込む書込アドレス発生回路（１１）と、 入力する出力パタンデータに基づいて上記データメモリ
に読出アドレスを与えてその内容をＴＤＭデータとして
読出す読出アドレス生成回路（１２）と を備えたＴＤＭＡデータとＴＤＭデータのコンバータに
おいて、 上記読出アドレス生成回路は、上記出力パタンデータが
記憶される出力パタンメモリ（１３）と、この出力パタ
ンメモリに書込アドレスを与えて上記出力パタンデータ
を書込む出力パタン書込アドレス発生回路（１４）と、
上記出力パタンメモリに読出アドレスを与えてその内容
を上記データメモリの読出アドレスとして出力する出力
パタン読出アドレス発生回路（１５）とを含む ことを特徴とするＴＤＭＡデータとＴＤＭデータのコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000288A JPH0744742B2 (ja) | 1988-07-29 | 1988-07-29 | Ｔｄｍａデータとｔｄｍデータのコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000288A JPH0744742B2 (ja) | 1988-07-29 | 1988-07-29 | Ｔｄｍａデータとｔｄｍデータのコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239798A true JPH0239798A (ja) | 1990-02-08 |
| JPH0744742B2 JPH0744742B2 (ja) | 1995-05-15 |
Family
ID=16250747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19000288A Expired - Lifetime JPH0744742B2 (ja) | 1988-07-29 | 1988-07-29 | Ｔｄｍａデータとｔｄｍデータのコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744742B2 (ja) |
-
1988
- 1988-07-29 JP JP19000288A patent/JPH0744742B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744742B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0239798A (ja) | Ｔｄｍａデータとｔｄｍデータのコンバータ | |
| KR100259293B1 (ko) | 디티브이의 온-스크린 디스플레이 처리장치 | |
| KR950003970B1 (ko) | 디지탈 전자교환기의 피시엠 데이타 접속장치 | |
| JP3013011B2 (ja) | バッファ回路 | |
| JPS62139417A (ja) | 符号変換方式 | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JPH0337886A (ja) | メモリ書込制御回路 | |
| JP2526042Y2 (ja) | メモリ・レジスタ制御回路 | |
| JP2003506813A (ja) | バッファメモリに対して書込みおよび読出しを行うための方法および装置 | |
| JPH0444286B2 (ja) | ||
| JPS5812187A (ja) | 情報処理装置 | |
| JPS6124087A (ja) | アナログメモリ回路 | |
| JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
| JPH01231596A (ja) | タイムスロット変換回路 | |
| JPH04109332A (ja) | メモリ集積回路 | |
| JPH0272744A (ja) | インターフェース装置 | |
| JPS61192139A (ja) | フレ−ム変換回路 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPS63136073A (ja) | キヤリ−ビツトを用いた高速ビツト転置方法 | |
| JPS617888A (ja) | 変調装置 | |
| JPH03209544A (ja) | メモリ制御回路 | |
| JPS5953577B2 (ja) | 計算機と入出力端末装置間のデ−タ転送方式 | |
| JPH02247755A (ja) | デユアルポートｒａｍのデータ保護回路 | |
| JPH03191693A (ja) | ワード多重時間スイッチ | |
| JPS61240726A (ja) | メモリ回路装置 |