JPH0548556A - データ挿入回路 - Google Patents
データ挿入回路Info
- Publication number
- JPH0548556A JPH0548556A JP20837091A JP20837091A JPH0548556A JP H0548556 A JPH0548556 A JP H0548556A JP 20837091 A JP20837091 A JP 20837091A JP 20837091 A JP20837091 A JP 20837091A JP H0548556 A JPH0548556 A JP H0548556A
- Authority
- JP
- Japan
- Prior art keywords
- line
- output
- signal
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 入力同期ディジタル信号に無音声信号及び回
線未使用信号を付加しなくてもよいようにしたものであ
る。 【構成】 入力端子１に加えられた入力同期ディジタル
信号は、通話路メモリ３に書き込まれ、回線編集制御メ
モリ４より与えられる信号により、編集が行われ、回線
編集が行われる回線に対して、通話路メモリ３から、通
話路メモリ出力データを出力する。回線編集が行われな
い回線に対しては、回線編集制御メモリ４より与えられ
る信号をレジスタ５に入力し、レジスタ５から、音声回
線に対しては無音声信号を出力し、データ回線に対して
は回線未使用信号を出力する。通話路メモリ出力データ
と無音声信号及び回線未使用信号は、選択回路６におい
て、通話路メモリ出力データ又は無音声信号及び回線未
使用信号を選択し、出力端子７から出力同期ディジタル
信号として出力する。
線未使用信号を付加しなくてもよいようにしたものであ
る。 【構成】 入力端子１に加えられた入力同期ディジタル
信号は、通話路メモリ３に書き込まれ、回線編集制御メ
モリ４より与えられる信号により、編集が行われ、回線
編集が行われる回線に対して、通話路メモリ３から、通
話路メモリ出力データを出力する。回線編集が行われな
い回線に対しては、回線編集制御メモリ４より与えられ
る信号をレジスタ５に入力し、レジスタ５から、音声回
線に対しては無音声信号を出力し、データ回線に対して
は回線未使用信号を出力する。通話路メモリ出力データ
と無音声信号及び回線未使用信号は、選択回路６におい
て、通話路メモリ出力データ又は無音声信号及び回線未
使用信号を選択し、出力端子７から出力同期ディジタル
信号として出力する。
Description
【０００１】
【産業上の利用分野】本発明は同期ディジタル信号を扱
うディジタル多重化装置に関し、特に、特定のフレーム
構造を持つ同期ディジタル信号のタイムスロットの入れ
替えを行う回線編集方式における同期ディジタル信号へ
のデータ挿入回路に関する。
うディジタル多重化装置に関し、特に、特定のフレーム
構造を持つ同期ディジタル信号のタイムスロットの入れ
替えを行う回線編集方式における同期ディジタル信号へ
のデータ挿入回路に関する。
【０００２】
【従来の技術】従来のデータ挿入回路は、回線編集装置
において、回線の編集を行おうとするときは、通常次の
ような手順により行われる。先ず、回線編集部に入力し
てきた同期ディジタル信号は、通話路メモリに順次書き
込まれ、出力側において、回線編集制御メモリの制御に
より読み出され、出力同期ディジタル信号となる。
において、回線の編集を行おうとするときは、通常次の
ような手順により行われる。先ず、回線編集部に入力し
てきた同期ディジタル信号は、通話路メモリに順次書き
込まれ、出力側において、回線編集制御メモリの制御に
より読み出され、出力同期ディジタル信号となる。
【０００３】従来、回線編集装置における回線編集が行
われていない回線において、音声回線に対しては無音声
信号を、データ回線に対しては回線未使用信号を出力同
期ディジタル信号として出力する構成になっていた。図
２を用いてこの動作を説明する。
われていない回線において、音声回線に対しては無音声
信号を、データ回線に対しては回線未使用信号を出力同
期ディジタル信号として出力する構成になっていた。図
２を用いてこの動作を説明する。
【０００４】図２において、入力端子１に加えられた入
力同期ディジタル信号は、カウンタ２の出力Ｂ0 〜Ｂn
により与えられる信号を、通話路メモリ３の書き込みア
ドレスとして、通話路メモリ３に書き込まれる。通話路
メモリ３に書き込まれた入力同期ディジタル信号は、回
線編集制御メモリ４の出力Ｃ0 〜Ｃn により与えられる
信号を、通話路メモリ３の読み出しアドレスとして、編
集が行われ、出力端子７に出力同期ディジタル信号を出
力する。このとき、回線編集制御メモリ４の内容を書き
換えることにより、回線の編集の順序を変更することが
可能となる。
力同期ディジタル信号は、カウンタ２の出力Ｂ0 〜Ｂn
により与えられる信号を、通話路メモリ３の書き込みア
ドレスとして、通話路メモリ３に書き込まれる。通話路
メモリ３に書き込まれた入力同期ディジタル信号は、回
線編集制御メモリ４の出力Ｃ0 〜Ｃn により与えられる
信号を、通話路メモリ３の読み出しアドレスとして、編
集が行われ、出力端子７に出力同期ディジタル信号を出
力する。このとき、回線編集制御メモリ４の内容を書き
換えることにより、回線の編集の順序を変更することが
可能となる。
【０００５】回線編集が行われていない回線において、
音声に対しては、無音声信号を出力し、データ回線に対
しては、回線未使用信号を出力するためには、入力同期
ディジタル信号の一部に、これらの無音声信号及び回線
未使用信号を予め用意し、通話路メモリ３に書き込み、
回線編集が行われていない回線の出力タイミングにおい
て、回線編集制御メモリ４に入力同期ディジタル信号内
の無音声信号及び回線未使用信号の位置するアドレスを
与えて、出力端子７に、出力同期ディジタル信号とし
て、無音声信号及び回線未使用信号を出力する。
音声に対しては、無音声信号を出力し、データ回線に対
しては、回線未使用信号を出力するためには、入力同期
ディジタル信号の一部に、これらの無音声信号及び回線
未使用信号を予め用意し、通話路メモリ３に書き込み、
回線編集が行われていない回線の出力タイミングにおい
て、回線編集制御メモリ４に入力同期ディジタル信号内
の無音声信号及び回線未使用信号の位置するアドレスを
与えて、出力端子７に、出力同期ディジタル信号とし
て、無音声信号及び回線未使用信号を出力する。
【０００６】
【発明が解決しようとする課題】この従来のデータ挿入
回路では、出力端子に、出力同期ディジタル信号とし
て、無音声信号及び回線未使用信号を出力するために
は、常に、入力同期ディジタル信号に無音声信号及び回
線未使用信号を付加しなくてはならず、接続されている
回線の種類が多種類になると、それに合わせて、多数の
回線未使用信号を用意する必要があり、回路構成が複雑
になるばかりでなく、これら多数の無音声信号及び回線
未使用信号を用意して回線編集を行わなくてはならず、
入力同期ディジタル信号において、無音声信号及び回線
未使用信号付加分の回線数だけ処理可能回線数が減少す
るという問題点があった。
回路では、出力端子に、出力同期ディジタル信号とし
て、無音声信号及び回線未使用信号を出力するために
は、常に、入力同期ディジタル信号に無音声信号及び回
線未使用信号を付加しなくてはならず、接続されている
回線の種類が多種類になると、それに合わせて、多数の
回線未使用信号を用意する必要があり、回路構成が複雑
になるばかりでなく、これら多数の無音声信号及び回線
未使用信号を用意して回線編集を行わなくてはならず、
入力同期ディジタル信号において、無音声信号及び回線
未使用信号付加分の回線数だけ処理可能回線数が減少す
るという問題点があった。
【０００７】本発明の目的は、入力同期ディジタル信号
に無音声信号及び回線未使用信号を付加しなくてもよい
ようにしたものである。
に無音声信号及び回線未使用信号を付加しなくてもよい
ようにしたものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力端子に加えられた入力同期ディジタ
ル信号が、カウンタから出力された信号により、通話路
メモリに書き込まれ、通話路メモリに書き込まれた信号
は、回線編集制御メモリから出力された信号により入力
同期ディジタル信号の編集が行われ、回線編集が行われ
る回線に対しては、通話路メモリから通話路メモリ出力
データが出力され、回線編集が行われない回線に対して
は、回線編集制御メモリの出力信号がレジスタに入力さ
れ、レジスタから、音声回線に対しては無音声信号が出
力され、データ回線に対しては回線未使用信号が出力さ
れ、通話路メモリから出力された通話路メモリ出力デー
タとレジスタから出力された無音声信号及び回線未使用
信号とが選択回路により選択されて出力端子に出力され
るようにしたものである。
に、本発明は、入力端子に加えられた入力同期ディジタ
ル信号が、カウンタから出力された信号により、通話路
メモリに書き込まれ、通話路メモリに書き込まれた信号
は、回線編集制御メモリから出力された信号により入力
同期ディジタル信号の編集が行われ、回線編集が行われ
る回線に対しては、通話路メモリから通話路メモリ出力
データが出力され、回線編集が行われない回線に対して
は、回線編集制御メモリの出力信号がレジスタに入力さ
れ、レジスタから、音声回線に対しては無音声信号が出
力され、データ回線に対しては回線未使用信号が出力さ
れ、通話路メモリから出力された通話路メモリ出力デー
タとレジスタから出力された無音声信号及び回線未使用
信号とが選択回路により選択されて出力端子に出力され
るようにしたものである。
【０００９】
【実施例】以下、本発明について、図面を参照して説明
する。
する。
【００１０】図１は本発明の一実施例の構成図である。
図１において、カウンタ２はクロックを分周し、通話路
メモリ３の書き込みアドレスを作成し、入力端子１に加
えられた入力同期ディジタル信号を通話路メモリ３に書
き込む。また、カウンタ２は、通話路メモリ３の読み出
し用のアドレスがデータとして書き込まれている回線編
集制御メモリ４のアドレスを作成する。
図１において、カウンタ２はクロックを分周し、通話路
メモリ３の書き込みアドレスを作成し、入力端子１に加
えられた入力同期ディジタル信号を通話路メモリ３に書
き込む。また、カウンタ２は、通話路メモリ３の読み出
し用のアドレスがデータとして書き込まれている回線編
集制御メモリ４のアドレスを作成する。
【００１１】通話路メモリ３は、カウンタ２の出力Ｂ0
〜Ｂn を、書き込みアドレスとして、入力端子１に加え
られた入力同期ディジタル信号が、通話路メモリ３内に
順次書き込まれ、書き込まれたデータに対しては、回線
編集制御メモリ４の出力Ｃ0 〜Ｃn を、読み出しアドレ
スとして回線編集動作が行われ、通話路メモリ３から通
話路メモリ出力データを出力する。
〜Ｂn を、書き込みアドレスとして、入力端子１に加え
られた入力同期ディジタル信号が、通話路メモリ３内に
順次書き込まれ、書き込まれたデータに対しては、回線
編集制御メモリ４の出力Ｃ0 〜Ｃn を、読み出しアドレ
スとして回線編集動作が行われ、通話路メモリ３から通
話路メモリ出力データを出力する。
【００１２】回線編集制御メモリ４は、カウンタ２の出
力Ｂ0 〜Ｂn を読み出しアドレスとして、回線編集制御
信号Ｃ0 〜Ｃn を出力し、回線編集制御を行う。回線編
集を行う回線に対しては、通話路メモリ３の該当アドレ
スが、回線編集制御信号Ｃ0 〜Ｃn に書き込まれ、回線
編集を行わない回線に対しては、レジスタ５に蓄積され
ている音声回線に対する無音声信号又はデータ回線に対
する回線未使用信号の蓄積場所を示すデータが、回線編
集制御信号Ｃ0 〜Ｃn に書き込まれている。
力Ｂ0 〜Ｂn を読み出しアドレスとして、回線編集制御
信号Ｃ0 〜Ｃn を出力し、回線編集制御を行う。回線編
集を行う回線に対しては、通話路メモリ３の該当アドレ
スが、回線編集制御信号Ｃ0 〜Ｃn に書き込まれ、回線
編集を行わない回線に対しては、レジスタ５に蓄積され
ている音声回線に対する無音声信号又はデータ回線に対
する回線未使用信号の蓄積場所を示すデータが、回線編
集制御信号Ｃ0 〜Ｃn に書き込まれている。
【００１３】レジスタ５は、回線編集が行われていない
回線における音声回線に対しては、無音声信号をデータ
として蓄積し、回線編集が行われていない回線における
データ回線に対しては、回線未使用信号をデータとして
蓄積し、回線編集制御メモリ４の出力Ｃ0 〜Ｃn により
指定される上記データを、回線編集が行われていない回
線の出力タイミングで、無音声信号及び回線未使用信号
を出力する。
回線における音声回線に対しては、無音声信号をデータ
として蓄積し、回線編集が行われていない回線における
データ回線に対しては、回線未使用信号をデータとして
蓄積し、回線編集制御メモリ４の出力Ｃ0 〜Ｃn により
指定される上記データを、回線編集が行われていない回
線の出力タイミングで、無音声信号及び回線未使用信号
を出力する。
【００１４】選択回路６は、回線編集制御メモリ４の出
力Ｃm により、通話路メモリ３から出力された通話路メ
モリ出力データと、レジスタ５から出力された無音声信
号及び回線未使用信号とのどちらかを選択し、出力端子
７に出力同期ディジタル信号として出力する。
力Ｃm により、通話路メモリ３から出力された通話路メ
モリ出力データと、レジスタ５から出力された無音声信
号及び回線未使用信号とのどちらかを選択し、出力端子
７に出力同期ディジタル信号として出力する。
【００１５】次に、動作を説明する。入力端子１に加え
られた入力同期ディジタル信号は、カウンタ２の出力Ｂ
0 〜Ｂn により与えられる信号を通話路メモリ３の書き
込みアドレスとして、通話路メモリ３に書き込まれる。
通話路メモリ３に書き込まれた信号は、回線編集制御メ
モリ４の出力Ｃ0 〜Ｃn により与えられる信号を、通話
路メモリ３の読み出しアドレスとして、編集が行われ、
回線編集が行われる回線に対して、通話路メモリ３か
ら、通話路メモリ出力データを出力する。一方、回線編
集が行われない回線に対しては、回線編集制御メモリ４
の出力Ｃ0 〜Ｃn により与えられる信号を、レジスタ５
に入力し、レジスタ５の無音声信号又は回線未使用信号
の蓄積場所を示すデータにより、レジスタ５から音声回
線に対しては無音声信号を出力し、データ回線に対して
は回線未使用信号を出力する。通話路メモリ３から出力
された通話路メモリ出力データとレジスタ５から出力さ
れた無音声信号及び回線未使用信号は選択回路６におい
て、回線編集制御信号Ｃmにより回線編集が行われる回
線に対しては、通話路メモリ出力データが選択され、回
線編集が行われない回線に対しては、無音声信号及び回
線未使用信号が選択され、出力端子７から出力同期ディ
ジタル信号として出力する。
られた入力同期ディジタル信号は、カウンタ２の出力Ｂ
0 〜Ｂn により与えられる信号を通話路メモリ３の書き
込みアドレスとして、通話路メモリ３に書き込まれる。
通話路メモリ３に書き込まれた信号は、回線編集制御メ
モリ４の出力Ｃ0 〜Ｃn により与えられる信号を、通話
路メモリ３の読み出しアドレスとして、編集が行われ、
回線編集が行われる回線に対して、通話路メモリ３か
ら、通話路メモリ出力データを出力する。一方、回線編
集が行われない回線に対しては、回線編集制御メモリ４
の出力Ｃ0 〜Ｃn により与えられる信号を、レジスタ５
に入力し、レジスタ５の無音声信号又は回線未使用信号
の蓄積場所を示すデータにより、レジスタ５から音声回
線に対しては無音声信号を出力し、データ回線に対して
は回線未使用信号を出力する。通話路メモリ３から出力
された通話路メモリ出力データとレジスタ５から出力さ
れた無音声信号及び回線未使用信号は選択回路６におい
て、回線編集制御信号Ｃmにより回線編集が行われる回
線に対しては、通話路メモリ出力データが選択され、回
線編集が行われない回線に対しては、無音声信号及び回
線未使用信号が選択され、出力端子７から出力同期ディ
ジタル信号として出力する。
【００１６】
【発明の効果】以上説明したように、本発明は、レジス
タ及び選択回路を設けて、回線編集が行われない回線に
対する無音声信号及び回線未使用信号をレジスタに記憶
させておき、選択回路により、無音声信号及び回線未使
用信号を出力同期ディジタル信号として出力端子から取
り出すようにしたので、入力同期ディジタル信号に無音
声信号及び回線未使用信号を付加しなくてもよいという
効果が得られる。
タ及び選択回路を設けて、回線編集が行われない回線に
対する無音声信号及び回線未使用信号をレジスタに記憶
させておき、選択回路により、無音声信号及び回線未使
用信号を出力同期ディジタル信号として出力端子から取
り出すようにしたので、入力同期ディジタル信号に無音
声信号及び回線未使用信号を付加しなくてもよいという
効果が得られる。
【図１】本発明の一実施例の構成図である。
【図２】従来のデータ挿入回路の構成図である。
１ 入力端子 ２ カウンタ ３ 通話路メモリ ４ 回線編集制御メモリ ５ レジスタ ６ 選択回路 ７ 出力端子
Claims (2)
- 【請求項１】入力端子に加えられた入力同期ディジタル
信号が、カウンタから出力された信号により、通話路メ
モリに書き込まれ、通話路メモリに書き込まれた信号
は、回線編集制御メモリから出力された信号により入力
同期ディジタル信号の編集が行われ、回線編集が行われ
る回線に対しては、通話路メモリから通話路メモリ出力
データが出力され、回線編集が行われない回線に対して
は、回線編集制御メモリの出力信号がレジスタに入力さ
れ、レジスタから、音声回線に対しては無音声信号が出
力され、データ回線に対しては回線未使用信号が出力さ
れ、通話路メモリから出力された通話路メモリ出力デー
タとレジスタから出力された無音声信号及び回線未使用
信号とが選択回路により選択されて出力端子に出力され
ることを特徴とするデータ挿入回路。 - 【請求項２】カウンタが、通話路メモリの書き込みアド
レスと回線編集制御メモリのアドレスを作成するように
構成されている請求項１記載のデータ挿入回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20837091A JPH0548556A (ja) | 1991-08-21 | 1991-08-21 | データ挿入回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20837091A JPH0548556A (ja) | 1991-08-21 | 1991-08-21 | データ挿入回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548556A true JPH0548556A (ja) | 1993-02-26 |
Family
ID=16555165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20837091A Pending JPH0548556A (ja) | 1991-08-21 | 1991-08-21 | データ挿入回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548556A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122936B2 (en) | 2004-01-30 | 2006-10-17 | Toyota Jidosha Kabushiki Kaisha | Phase insulation paper and electric motor provided with phase insulation paper |
-
1991
- 1991-08-21 JP JP20837091A patent/JPH0548556A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122936B2 (en) | 2004-01-30 | 2006-10-17 | Toyota Jidosha Kabushiki Kaisha | Phase insulation paper and electric motor provided with phase insulation paper |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970029620A (ko) | 마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치 | |
| JPH0548556A (ja) | データ挿入回路 | |
| JP3398440B2 (ja) | 入力チャンネル状態データ処理方式 | |
| JP3118518B2 (ja) | デジタル通信装置 | |
| JP2000022649A (ja) | 再サンプリング装置 | |
| JPH0237639B2 (ja) | ||
| JPS6219120B2 (ja) | ||
| JPS5911318B2 (ja) | 時分割交換制御方式 | |
| KR960009922B1 (ko) | 음성정보 서비스 시스템에서의 디지탈 음성 저장장치 | |
| JPH0227400A (ja) | 録音編集合成方式 | |
| JPH01283623A (ja) | Ｆｉｆｏメモリ制御回路 | |
| JPS5939192A (ja) | 時分割スイツチの同期回路 | |
| JPH0662479A (ja) | 時分割多重音声送出装置 | |
| JPS63310298A (ja) | タイムスロット入替え装置 | |
| JPH04293378A (ja) | 画像メモリ装置 | |
| JPH06276558A (ja) | 時分割交換回路 | |
| JPH01109860A (ja) | 音声蓄積装置の音片合成方式 | |
| JPS5911319B2 (ja) | 時分割交換機制御方式 | |
| JPH04315234A (ja) | メモリシステム | |
| JPS63131735A (ja) | 多重フレ−ムアライナ | |
| JPH02127891A (ja) | デジタル回線使用中制御回路 | |
| JPH0720055B2 (ja) | デジタル時分割多重積分回路 | |
| JPH0678017A (ja) | フレーム変換回路 | |
| JPH0785546B2 (ja) | ディジタル加入者線搬送装置 | |
| JPH01231596A (ja) | タイムスロット変換回路 |