JPH06276558A - 時分割交換回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力ハイウェイと出力ハイウェイにおける時
分割情報のフレーム先頭位置が異なるときでも時分割情
報の時間順序性を確保することができる時分割交換回路
を提供すること。 【構成】 入力ハイウェイ１６からの時分割情報を通話
メモリ選択器１１で入力し、時分割情報フレームの先頭
位置を検出したときに、通話メモリ選択器１１が通話メ
モリ１３Ａ，１３Ｂ，１３Ｃを順番に選択し時分割情報
を格納する。出力ハイウェイ１７へ時分割情報を出力す
る場合、出力ハイウェイ１７のフレーム先頭位置を検出
した時点で入力ハイウェイ１６に接続されたフレームよ
り１つ前のフレームの時分割情報が格納された通話メモ
リを選択し、保持メモリ１４に格納された交換接続情報
に従って上記通話メモリに格納された時分割情報を交換
し出力ハイウェイ１７へ出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は時分割交換回路に係わ
り、特に構内用ディジタル電子交換機やディジタルボタ
ン電話機主装置等で使用される端末間の音声またはデー
タ等の時分割情報の交換を行うに好適な時分割交換回路
に関する。

【０００２】

【従来の技術】従来、ディジタル電子交換機等で使用さ
れる時分割交換回路としては、図３に示されるものが知
られている。この時分割交換回路は通話メモリ２１、ク
ロック・フレーム信号生成部２２、保持メモリ２３、外
部インターフェイス部２４を備えて構成されており、通
話メモリ２１が入力ハイウェイ２５と、出力ハイウェイ
２６に接続され、外部インターフェイス部２４が主制御
回路２７に接続されている。通話メモリ２１は、入力ハ
イウェイ２５から伝送されてきた時分割情報を、順次蓄
積するように構成されている。この場合、そのハイウェ
イ番号（物理的な位置）、タイムスロット番号（時間的
な位置）をアドレスとして時分割情報を蓄積するように
なっている。保持メモリ２３は、ディジタル電子交換機
等の装置全体の呼処理全般の制御を行う主制御回路２７
からの交換接続情報（通話メモリ２１に蓄積されている
時分割情報を出力ハイウェイ２６の如何なるハイウェイ
番号の、如何なるタイムスロット番号へ出力するかを指
示する情報）を外部インターフェイス部２４を介して蓄
積するようになっている。そして保持メモリ２３から通
話メモリ２１へは、蓄積されていた交換接続情報を基
に、出力タイミング信号が送られ、通話メモリ２１に蓄
積されていた時分割情報が出力ハイウェイ２６に出力さ
れるようになっている。また通話メモリ２１と保持メモ
リ２３の情報の入出力タイミングはクロック・フレーム
信号生成部２２の生成によるクロック・フレーム信号に
よって制御されるようになっている。

【０００３】次に、上記実施例の動作について説明す
る。入力ハイウェイ２５上の時分割情報が、図４に示さ
れるように、入力ハイウェイ番号１の各タイムスロット
上に、Ａ０，Ｂ０，Ｃ０，……と、入力ハイウェイ番号
２の各タイムスロット上に、Ａ１，Ｂ１，Ｃ１，……と
存在したとする。この場合時分割情報Ａ０，Ｂ０，Ｃ
０，……、Ａ１，Ｂ１，Ｃ１，……は、図５に示される
ように、アドレスの下位が入力ハイウェイ番号に、上位
がタイムスロット番号に対応した通話メモリ２１に、ク
ロック・フレーム信号生成部２２で生成された入力タイ
ミング信号に同期して順次蓄積される。

【０００４】ここで、アドレスの下位が出力ハイウェイ
番号に、上位がタイムスロット番号に対応した保持メモ
リ２３に、図６に示されるようなデータとして、そのデ
ータの下位に入力ハイウェイ番号が、上位にタイムスロ
ット番号が書き込まれていたものとする。このとき、ク
ロック・フレーム信号生成部２２からのタイミング信号
に応答して、出力ハイウェイ番号（下位）、タイムスロ
ット番号（上位）が読み出しアドレスとして保持メモリ
２３へ出力されると、保持メモリ２３に蓄積されていた
データが、通話メモリ２１の読み出しアドレスとして出
力される。この読み出しアドレスが通話メモリ２１に入
力されると、通話メモリ２１からは、蓄積されていた時
分割情報が、入力ハイウェイ２５から入力された順序と
は異なる順序、Ｂ０，Ｂ１，Ａ１，……、Ａ０，Ｃ１，
Ｅ０，……で出力ハイウェイ２６上へ出力される。

【０００５】従って、上記時分割交換回路によれば、端
末からの呼制御情報をもとに、主制御回路２５から外部
インターフェイス部２４を介して保持メモリ２３の蓄積
データ（入力ハイウェイ番号、タイムスロット番号）を
書き換えれば、書き換えられた蓄積データにに応じて時
分割情報の交換を行うことができる。

【０００６】しかしながら、上記従来の時分割交換回路
では、複数のタイムスロット上にまたがって意味を持つ
時分割情報（ＩＳＤＮのＨ０チャネル等）を交換する場
合、時間順序性を確保できないという問題があった。こ
の理由を図７および図８を用いて説明する。図７は時分
割交換後の時分割情報の時間順序性が確保されている場
合を示し、図８は時分割交換後の時分割情報の時間順序
性が確保されていない場合を示している。なお、いずれ
の場合においても入力ハイウェイと出力ハイウェイのフ
レームの先頭位置は同時刻とする。そして入力ハイウェ
イのタイムスロットｎ０，ｎ１上の時分割情報Ａ_k0、ｋ
₁は、同一フレーム（フレーム：多重化された信号の周
期）内で２つ揃って意味のあるデータであるとする。
図７においては、入力ハイウェイと出力ハイウェイのタ
イムスロットの時間順序関係が、ｎ０＜ｎ２，ｎ１＞ｎ
３の場合には、時間順序性が確保される。しかし、図８
に示されるように、入力ハイウェイと出力ハイウェイの
タイムスロットの時間順序関係が、ｎ０＜ｎ２，ｎ１＞
ｎ３の場合は、出力ハイウェイのタイムスロットｎ３の
出力タイミング（通話メモリ２１の読み出しタイミン
グ）が入力ハイウェイ２５のタイムスロットｎ１の入力
タイミング（通話メモリ２１の書き込みタイミング）よ
り早いため、入力された時分割情報Ａ_k1が、同一フレー
ム内で時分割交換できず、１つ前のフレームに入力され
た時分割情報Ａ_k1-1が時分割交換されて出力される。こ
のため時間順序が崩れ、時間順序を確保することができ
ない。このような時分割情報が出力されると、受信端末
では、送信端末からのデータを正しく再生することがで
きない。

【０００７】そこで、上記問題点を解決するために、図
９に示されるような時分割交換回路が提案されている。
この時分割交換回路は、通話メモリとして２面構造を有
するものを用いたダブルバッファ型時分割交換回路とし
て構成されている。すなわち、通話メモリとして、２面
構造の通話メモリ２１Ａ、２１Ｂを備えているととも
に、通話メモリ２１Ａ，２１Ｂを交互に選択する通話メ
モリ選択器２８を備えて構成されている。

【０００８】次に、上記実施例の動作について説明す
る。図１０はダブルバッファ型時分割交換回路における
時分割交換情報の交換の態様を示す図である。

【０００９】図９および図１０に示されるように、上記
ダブルバッファ型時分割交換回路においては、入力ハイ
ウェイ２５から入力された時分割情報は、フレームの先
頭位置ごとに切り換えられて、通話メモリ２１Ａと通話
メモリ２１Ｂに交互に書き込まれる。一方、出力ハイウ
ェイ２６へ時分割情報を出力するに際しては、フレーム
の先頭位置ごとに入力時分割情報が書き込まれていない
面の通話メモリより行われるようになっている。このよ
うに、２面構造の通話メモリ２１Ａ，２１Ｂに、一フレ
ーム分の入力時分割情報を書き込み、格納してから出力
することにより、入力ハイウェイ２５と出力ハイウェイ
２６のタイムスロットの時間関係によらず、時間順序性
を確保することができる。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
ダブルバッファ型時分割回路では、図１１に示されるよ
うに、入力ハイウェイ２５と出力ハイウェイ２６のフレ
ーム先頭位置が同時でない場合には時間順序性が確保で
きないことがある。すなわち、図１１に示されるよう
に、出力ハイウェイ２６のフレームの先頭位置が入力ハ
イウェイ２５のフレームの先頭位置より遅い状態でタイ
ムスロットの交換を行った場合には、通話メモリ２１
Ａ，２１Ｂに格納されていた時分割情報が出力される前
に書き代わってしまい、出力ハイウェイ２６上における
時分割情報の時間順序性が崩れる。

【００１１】本発明はこのような従来の課題を解決する
ものであり、入力ハイウェイと出力ハイウェイにおける
時分割情報のフレームの先頭位置が異なるときにも時分
割情報の時間順序性を確保することができる時分割交換
回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記目的を達
成するために、入力ハイウェイからの時分割情報を入力
する時分割情報入力手段と、時分割情報入力手段の入力
による時分割情報のフレームの先頭位置を検出する先頭
位置検出手段と、時分割情報入力手段の入力による時分
割情報のうち指定の時分割情報を格納する３面構造の通
話メモリ群と、先頭位置検出手段の検出出力に応答して
通話メモリ群の中から指定の通話メモリを順番に選択
し、選択した通話メモリへ時分割情報入力手段の入力に
よる時分割情報を出力する第１通話メモリ選択手段と、
時分割情報の交換態様情報を格納する保持メモリと、出
力ハイウェイへの時分割情報の出力を指定のフレーム周
期に従って指令する情報出力指令手段と、情報出力指令
手段により情報の出力が指令されたときに、この時点で
先頭位置検出手段により検出されたフレームより１つ前
のフレームの時分割情報が格納された通話メモリを選択
する第２通話メモリ選択手段と、情報出力指令手段から
の情報出力指令に応答して、第２通話メモリ選択手段の
選択による通話メモリに格納された時分割情報を保持メ
モリの交換態様情報に従って交換し、交換された時分割
情報を出力ハイウェイへ出力する時分割情報出力手段と
を備えている時分割交換回路を構成したものである。

【００１３】

【作用】本発明は上記のような構成により次のような作
用を有する。

【００１４】すなわち、時分割情報を格納する通話メモ
リを３面構造とし、入力ハイウェイから時分割情報が入
力されたときに、この入力時分割情報のフレームの先頭
位置で通話メモリ群の中から指定の通話メモリを順番に
選択し、選択した通話メモリに入力時分割情報を書き込
んで蓄積することにより、３フレーム分の入力時分割情
報を同時に（２フレーム前までさかのぼって）蓄積する
ことができる。また保持メモリに格納された交換態様情
報に従って各通話メモリの時分割情報を交換し、交換さ
れた時分割情報を出力ハイウェイへ出力するに際して
は、出力ハイウェイへの時分割情報の出力が指令された
ときに、この時点で先頭位置検出手段により検出された
フレームより１つ前のフレームの時分割情報が格納され
ていた通話メモリを選択し、この通話メモリに格納され
ていた時分割情報を保持メモリの交換態様情報に従って
変換し、変換された時分割情報を出力ハイウェイへ出力
することとしている。このため出力ハイウェイ上に出力
された時分割情報のフレーム中で時分割情報の出力中
に、入力ハイウェイから入力された時分割情報のフレー
ムの先頭位置が到来し、通話メモリの面が次の面に切り
換わり、入力時分割情報が更新・書き込まれた場合で
も、通話メモリの面に影響を与えることなく時分割情報
が出力されるされることになり、時分割情報の時間順序
性を確保することができる。

【００１５】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例における時分割交換回
路の構成ブロック図である。図１において、は、通話メ
モリ選択器１１、クロック・フレーム信号生成部１２、
３面構造の通話メモリ１３Ａ，１３Ｂ，１３Ｃ、保持メ
モリ１４、外部インターフェイス部１５を備えて構成さ
れており、通話メモリ選択器１１が入力ハイウェイ１６
と出力ハイウェイ１７に接続され、外部インターフェイ
ス部１５が主制御回路１８に接続されている。

【００１６】通話メモリ選択器１１は入力ハイウェイ１
６から時分割情報を入力し、入力した時分割情報のフレ
ームの先頭位置を検出したときに、通話メモリ１３Ａ→
通話メモリ１３Ｂ→通話メモリ１３Ｃ→通話メモリ１３
Ａ……を順番に選択し、選択した通話メモリへ時分割情
報を出力するように構成されている。さらに通話メモリ
選択器１１は、出力ハイウェイ１７へ時分割情報を出力
するに際しては、出力ハイウェイ１７のフレーム先頭位
置を検出したときに、その時点で入力ハイウェイ１６と
接続されている通話メモリの面より１フレーム前の面の
通話メモリを順次選択し、選択した通話メモリに格納さ
れた時分割情報を、保持メモリ１４に格納されている交
換態様情報としての交換接続情報にしたがって交換し、
交換された時分割情報を出力ハイウェイ１７へ出力する
ように、構成されている。保持メモリ１４には、主制御
回路１６からの交換接続情報が外部インターフェイス部
１５を介して格納されている。なお、入力ハイウェイ１
６、出力ハイウェイ１７上の時分割情報、通話メモリ１
３Ａ，１３Ｂ，１３Ｃ、通話メモリ選択器１１、保持メ
モリ１４にはフロック・フレーム信号生成部１２から各
部の同期をとるためのタイミング信号が与えられてい
る。

【００１７】次に、上記実施例の動作を図２に従って説
明する。図２において、出力ハイウェイ１７のフレーム
の先頭位置が入力ハイウェイ１６のフレームの先頭位置
より先行しているものとする。この場合、入力ハイウェ
イ１６の第ｋフレームにおいては、そのタイムスロット
上の時分割情報Ａ_k0、Ａ_{k 1}は、通話メモリ選択器１１に
より通話メモリ１３Ａが選択され、この通話メモリ１３
Ａに時分割情報書き込まれる。一方、入力ハイウェイ１
６の第ｋフレームの途中から開始される出力ハイウェイ
１７の第ｋフレームにおいては、通話メモリ選択器１１
が通話メモリ１３Ｃを選択し、この通話メモリ１３Ｃに
記憶されている入力ハイウェイ１６の第ｋ−２フレーム
の時分割情報Ａ_k0−２、Ａ_k1−２が保持メモリ１４の交
換接続情報に従って交換され、交換された時分割情報が
時間順序性を確保された状態で出力ハイウェイ１７上に
出力される。

【００１８】従来のダブルバッファ型時分割交換回路で
は図１１に示したように、入力ハイウェイと出力ハイウ
ェイのフレーム先頭位置の差により通話メモリが書き替
えられてしまい時分割情報の時間順序性を確保して交換
できなかったが、このように、本実施例によれば、通話
メモリとして３面構造を有する通話メモリ１３Ａ，１３
Ｂ，１３Ｃを設けて、順次切替えて各通話メモリ１３
Ａ，１３Ｂ，１３Ｃに時分割情報を順番に書き込むとと
もに、各通話メモリに格納された時分割情報を順番に読
み出し、これら通話メモリ１３Ａ，１３Ｂ，１３Ｃに１
フレーム分の時分割情報が記憶されている状態で、交換
接続情報に従って交換された時分割情報が出力ハイウェ
イ１７上に出力されることになるので、時分割情報の時
間順序性を確保することがになる。

【００１９】

【発明の効果】本発明は、上記実施例から明らかなよう
に、通話メモリとして３面構造の通話メモリを設け、各
通話メモリに、時分割情報を順番に格納し、格納された
時分割情報を交換態様情報に従って交換し、交換された
時分割情報を順番に読み出し、通話メモリの同一面で書
込みと読み出しが行われないようにしたため、入力ハイ
ウェイと出力ハイウェイのフレーム先頭位置に時間差が
あっても時分割情報を時間順序性を確保した状態で時分
割交換することができる。

【図面の簡単な説明】

【図１】本発明の一実施例における時分割交換回路の構
成ブロック図

【図２】図１に示す時分割交換回路の作用を説明するた
めのタイムチャート

【図３】従来の時分割交換回路の構成ブロック図

【図４】従来の時分割交換回路における時分割交換情報
のフレーム・タイムスロットの構成を示す図

【図５】従来の時分割交換回路における通話メモリの構
成図

【図６】従来の時分割交換回路における保持メモリの構
成図

【図７】従来の時分割回路において時間順序性が確保さ
れている場合を説明するための図

【図８】従来の時分割回路において、時間順序性が確保
されていない場合を説明するための図

【図９】従来のダブルバッファ型時分割交換回路の構成
ブロック図

【図１０】従来のダブルバッファ型時分割回路における
時分割交換情報の交換の態様を示す図

【図１１】従来のダブルバッファ型時分割回路における
時分割交換情報の他の交換の態様を示す図

【符号の説明】

１１ 通話メモリ選択器 １２ クロック・フレーム信号生成部 １３Ａ，１３Ｂ，１３Ｃ 通話メモリ １４ 保持メモリ １５ 外部インターフェイス部 １６ 入力ハイウェイ １７ 出力ハイウェイ １８ 主制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力ハイウェイからの時分割情報を入力
   する時分割情報入力手段と、時分割情報入力手段の入力
   による時分割情報のフレームの先頭位置を検出する先頭
   位置検出手段と、時分割情報入力手段の入力による時分
   割情報のうち指定の時分割情報を格納する３面構造の通
   話メモリ群と、先頭位置検出手段の検出出力に応答して
   通話メモリ群の中から指定の通話メモリを順番に選択
   し、選択した通話メモリへ時分割情報入力手段の入力に
   よる時分割情報を出力する第１通話メモリ選択手段と、
   時分割情報の交換態様情報を格納する保持メモリと、出
   力ハイウェイへの時分割情報の出力を指定のフレーム周
   期に従って指令する情報出力指令手段と、情報出力指令
   手段により情報の出力が指令されたときに、この時点で
   先頭位置検出手段により検出されたフレームより１つ前
   のフレームの時分割情報が格納された通話メモリを選択
   する第２通話メモリ選択手段と、情報出力指令手段から
   の情報出力指令に応答して、第２通話メモリ選択手段の
   選択による通話メモリに格納された時分割情報を保持メ
   モリの交換態様情報に従って交換し、交換された時分割
   情報を出力ハイウェイへ出力する時分割情報出力手段と
   を備えている時分割交換回路。