JPH02127891A - デジタル回線使用中制御回路 - Google Patents

デジタル回線使用中制御回路

Info

Publication number
JPH02127891A
JPH02127891A JP28195688A JP28195688A JPH02127891A JP H02127891 A JPH02127891 A JP H02127891A JP 28195688 A JP28195688 A JP 28195688A JP 28195688 A JP28195688 A JP 28195688A JP H02127891 A JPH02127891 A JP H02127891A
Authority
JP
Japan
Prior art keywords
digital
signal
control signal
memory
telephone control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28195688A
Other languages
English (en)
Inventor
Hitoshi Kikuchi
均 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28195688A priority Critical patent/JPH02127891A/ja
Publication of JPH02127891A publication Critical patent/JPH02127891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Interface Circuits In Exchanges (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割デジタル交換機における多重化されたデ
ジタル回線使用中制御回路に関する。
〔従来の技術〕
従来、この種のデジタル回線使用中制御回路では、多重
化デジタルトランクに対応した電話制御用信号メモリと
、これとは独立したデジタルトランク使用中表示メモリ
とを有していた。
〔発明が解決しようとする課題〕
上述した従来のデジタル回線使用中制御回路では電話制
御用信号メモリと独立にデジタルトランク使用中表示メ
モリが存在しているので、部品数の増加となり小型化が
困難であるという欠点がある。
〔課題を解決するための手段〕
本発明のデジタル回線使用中制御回路は、デジタル回線
を終端する多重化デジタルトランクと、この多重化デジ
タルトランクを制御するデジタルトランク制御装置と、
中央処理装置から命令を受信して前記多重化デジタルト
ランクの接続制御をする時分割スイッチとからなるデジ
タル交換機において、前記デジタルトランク制御装置は
電話制御用信号と前記多重化デジタルトランクの使用中
を示す信号を同一格納エリアに格納するメモリを備え、
前記中央処理装置からの制御により指定された電話制御
用信号と前記メモリから読み出した前記電話制御用信号
とにより前記多重化デジタルトランクが使用中か未使用
中かを含んだ信号を個々の前記多重化デジタルトランク
対応に多重化電話制御用信号メモリへ書き込み、この個
々のデジタルトランク対応の信号を周期的に読み出して
前記デジタル回線の使用中表示を行うことを特徴とする
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す回路ブロック図である
第1図において、本実施例は中央処理装置1と、多重化
デジタルトランク4を介してデジタル回線5を収容する
時分割スイッチ2と、時分割スイッチ2および多重化デ
ジタルトランク4と接続されたデジタルトランク制御装
置3とを備える。
デジタルトランク制御装置3は内部バスを介して中央制
御回路3Aと接続されたメモリ3B、命令受信回路3C
,多重化電話制御用信号メモリ回路(以下単に信号メモ
リ回路と記す)3Dと、各種の制御信号を発生する制御
信号発生回路3Eと、信号メモリ回路3Dから読み出さ
れた使用中/未使用中信号3eを保持する保持回路3F
とを備えている。
続いて本実施例の動作について説明する。
電話呼を発信する場合、中央処理装置1は時分割スイッ
チ2を経由して電話制御用信号をデジタルトランク制御
装置3内の命令受信回路3Cへ、また多重化デジタルト
ランク4からデジタル回線5を経由して相手局へ送る。
デジタルトランク制御装置3では、命令受信回路3Cで
受信した電話制御用信号を中央制御回路3Aがメモリ3
Bに保持している未使用状態を示す信号と比較すること
により、未使用状態と一致していれば未使用信号を、不
一致であれば使用中信号を作成して、信号メモリ回路3
Dに中央処理装置1から送られてきた前記電話制御用信
号と同時に書き込む。書き込まれた電話制御用信号と使
用中/未使用中信号3eは制御信号発生回路3Eで作成
された電話制御用信号メモリアドレス信号3Cで読み出
され、この電話制御用信号3aはデジタルトランク4経
由でデジタル回線5に送出される。これと同時に読み出
された使用中/未使用中信号3eは制御信号発生回路3
Eで作成されたサンプリングパルス3dにより保持回路
3Fに保持される。保持回路3Fは一度使用中信号が入
力されると制御信号発生回路3Eで作成された一定周期
で発生するリセット信号3fが入力されない限り保持さ
れ、保持回路3Fの出力の使用中表示信号3bは多重化
デジタルトランク4に出力されてデジタル回線の使用中
表示を行う。
〔発明の効果〕
以上説明したように本発明は、多重化電話制御用信号メ
モリ内の個々のデジタルトランクに対応したエリアに電
話制御用信号と使用中表示信号とを同時に書き込み、こ
の使用中表示信号を電話制御用信号と同時に周期的に読
み出してデジタル回線の使用中表示をすることにより、
個々に設備していたデジタルトランク使用中表示メモリ
を削減できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路ブロック図である
。 1・・・中央処理装置、2・・・時分割スイッチ、3・
・・デジタルトランク制御装置、3A・・・中央制御回
路、3B・・・メモリ、3C・・・命令受信回路、3D
・・・多重化電話制御用信号メモリ回路、3E・・・制
御信号発生回路、3F・・・保持回路、3a・・・電話
制御用信号、3b・・・使用中表示信号、3c・・・電
話制御用信号メモリアドレス信号、3d・・・サンプリ
ングパルス、3e・・・使用中/未使用生信号、3f・
・・リセット信号、4・・・多重化デジタルトランク、
5・・・デジタル回線。

Claims (1)

    【特許請求の範囲】
  1. デジタル回線を終端する多重化デジタルトランクと、こ
    の多重化デジタルトランクを制御するデジタルトランク
    制御装置と、中央処理装置から命令を受信して前記多重
    化デジタルトランクの接続制御をする時分割スイッチと
    からなるデジタル交換機において、前記デジタルトラン
    ク制御装置は電話制御用信号と前記多重化デジタルトラ
    ンクの使用中を示す信号を同一格納エリアに格納するメ
    モリを備え、前記中央処理装置からの制御により指定さ
    れた電話制御用信号と前記メモリから読み出した前記電
    話制御用信号とにより前記多重化デジタルトランクが使
    用中か未使用中かを含んだ信号を個々の前記多重化デジ
    タルトランク対応に多重化電話制御用信号メモリへ書き
    込み、この個々のデジタルトランク対応の信号を周期的
    に読み出して前記デジタル回線の使用中表示を行うこと
    を特徴とするデジタル回線使用中制御回路。
JP28195688A 1988-11-07 1988-11-07 デジタル回線使用中制御回路 Pending JPH02127891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28195688A JPH02127891A (ja) 1988-11-07 1988-11-07 デジタル回線使用中制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28195688A JPH02127891A (ja) 1988-11-07 1988-11-07 デジタル回線使用中制御回路

Publications (1)

Publication Number Publication Date
JPH02127891A true JPH02127891A (ja) 1990-05-16

Family

ID=17646248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28195688A Pending JPH02127891A (ja) 1988-11-07 1988-11-07 デジタル回線使用中制御回路

Country Status (1)

Country Link
JP (1) JPH02127891A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008121325A (ja) * 2006-11-14 2008-05-29 Matsushita Electric Works Ltd 竪樋継手

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008121325A (ja) * 2006-11-14 2008-05-29 Matsushita Electric Works Ltd 竪樋継手

Similar Documents

Publication Publication Date Title
JPS58176767A (ja) 端末制御装置
JPH02127891A (ja) デジタル回線使用中制御回路
JPS6225798Y2 (ja)
JP3159702B2 (ja) データワードの時間組込み処理方法及びその方法を実施する装置
JPS59133756A (ja) 送信ラインスプリツトタイミング方式
JPS6214864B2 (ja)
JPH03274931A (ja) 時分割多元接続通信装置
JPS6336428Y2 (ja)
JPS61216002A (ja) プロセス制御装置
JPS61114351A (ja) メモリ制御装置
JPH0548556A (ja) データ挿入回路
JPS6356099A (ja) 多重伝送制御システムのアドレス設定方式
JPS6384399A (ja) ボタン電話装置
JPH01251897A (ja) 時分割スイッチ回路
JPH0314278B2 (ja)
JPS6340058B2 (ja)
JPH01130200A (ja) 音声信号切替装置
JPH07234882A (ja) 波形測定器
JPS6155135B2 (ja)
JPS63163679A (ja) 画像デ−タ転送方法
JPH113207A (ja) メモリ制御装置
JPH04301938A (ja) 多重回線監視システム
JPH0237452A (ja) 信号処理装置のデータ転送方式
JPS6055841B2 (ja) プロセス制御装置
JPH08123774A (ja) 通信方法および装置