KR970029620A - 마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치 - Google Patents

마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치 Download PDF

Info

Publication number
KR970029620A
KR970029620A KR1019960059503A KR19960059503A KR970029620A KR 970029620 A KR970029620 A KR 970029620A KR 1019960059503 A KR1019960059503 A KR 1019960059503A KR 19960059503 A KR19960059503 A KR 19960059503A KR 970029620 A KR970029620 A KR 970029620A
Authority
KR
South Korea
Prior art keywords
external expansion
control unit
interface circuit
bus interface
micro control
Prior art date
Application number
KR1019960059503A
Other languages
English (en)
Other versions
KR100247311B1 (ko
Inventor
마코토 미쓰다
아키히꼬 나카무라
가쓰유키 다마이
마사오 오카베
쓰도무 미요시
마사후미 사토
쥰지 소가
Original Assignee
모리시타 요이찌
미쓰시타 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP07310477A external-priority patent/JP3125658B2/ja
Priority claimed from JP00537096A external-priority patent/JP3292018B2/ja
Priority claimed from JP08012392A external-priority patent/JP3088281B2/ja
Application filed by 모리시타 요이찌, 미쓰시타 덴키 산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR970029620A publication Critical patent/KR970029620A/ko
Application granted granted Critical
Publication of KR100247311B1 publication Critical patent/KR100247311B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0682—Tape device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

외부팽창 버스 인터페이스 회로(27)가 마이크로 제어유닛(2)의 외부팽창 메모리 모우드하에서 디지탈 정보를 교환하기 위해 주변장치(2)를 마이크로 제어유닛(1) 접속하도록 제공되어 있다, 이를 위해, 외부팽창 버스인터페이스회로(27)는 기록데이터(sdw)을 저장하는 수단 (27c)을 포함한다. 어드레스 디코더(27a)와 스트로브 디코더(27b) 기록데이터(sdw), 어드레스 스트로브(stad) 및 기록스트로브(stwr)을 직접 수용하기 위해 마이크로 제어유닛(1)에 접속되어 있다. 다음 어드레스 디코더(27a) 및 스트로브 디코더(27b)는 메모리(27c)로 하여금 어드레스에 데이터(sdw)을 저장하도록 하는 엔어블신호(Ew)을 발생시킨다.

Description

마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 디지탈기록 및 재생장치를 도시한 블록도.
제2도는 제1도의 디지탈기록 및 재생장치에 협체된 외부팽창 버스 인터페이스 회로를 도시한 블록도.

Claims (2)

  1. 마이크로 제어유닛(2)의 외부팽창 메모리 모우드하에서 디지탈 정보를 교환하기 위해 주변장치(2)를 마이크로 제어유닛(1) 접속하는 외부팽창 버스 인터페이스회로(27)에 있어서 ; 데이터(sdw)을 저장하는 메모리 수단(27c)과; 상기 메모리수단(27c)으로 하여금 어드레스 표시 상기 데이터(sdw)에 상기 데이터(sdw)를 저장하기 위한 엔어블 신호(Ew)를 발생시키기 위해 마이크로 제어유닛(l)으로부터 상기 데이터(sdw), 어드레스 스트로브(stad) 및 기록스트로브(stwr)을 수용하여 어드레스 디코딩수단(27a,27b)를 구비한 것을 특징으로 하는 외부팽창 버스 인터페이스 회로.
  2. 외부팽창 메모리 모우드하에서 주변장치(2)와 마이크로 제어유닛(1) 사이의 디지탈 정보를 교환하는 디지탈 및 재생장치(RRPl)에 있어서; 외부팽창 메모리 모우드하에 상기 마이크로 제어유닛(1)을 상기 주변장치(2)에 접속하는 외부팽창 버스 인터페이스 회로(27)와; 데이터(sdw)를 저장하는 제1메모리 수단(27c)과; 메모리 수단(27c)으로 하여금 어드레스 표시 데이터(sdw)에 상기 데이터(sdw)를 저장하기 위한 엔어블 신호(Ew)를 발생시키기 위해 상기 마이크로 제어유닛(1)으로부터 상기 데이터(sdw), 어드레스 스트로브(stad) 및 기록스트로브(stw)을 수신하는 어드레스 디코딩 수단(27a,27b)과; 상기 디지탈 정보를 저장하는 제2메모리 수단(23,24)을 구비한 것을 특징으로 하는 디지탈 및 재생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960059503A 1995-11-29 1996-11-29 마이크로 제어유닛을 접속하는 외부팽창 버스 인터페이스 회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치 KR100247311B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP95-310477 1995-11-29
JP07310477A JP3125658B2 (ja) 1995-11-29 1995-11-29 再生装置
JP00537096A JP3292018B2 (ja) 1996-01-17 1996-01-17 ディジタル記録再生装置
JP96-5370 1996-01-17
JP08012392A JP3088281B2 (ja) 1996-01-29 1996-01-29 ディジタル磁気記録再生装置
JP96-12392 1996-01-29

Publications (2)

Publication Number Publication Date
KR970029620A true KR970029620A (ko) 1997-06-26
KR100247311B1 KR100247311B1 (ko) 2000-03-15

Family

ID=27276724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059503A KR100247311B1 (ko) 1995-11-29 1996-11-29 마이크로 제어유닛을 접속하는 외부팽창 버스 인터페이스 회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치

Country Status (4)

Country Link
US (1) US5892982A (ko)
KR (1) KR100247311B1 (ko)
CN (1) CN1090787C (ko)
DE (1) DE19649075B4 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963152A (ja) * 1995-08-21 1997-03-07 Toshiba Corp フレーム同期方法及び磁気記録再生装置
JP3433609B2 (ja) * 1996-03-27 2003-08-04 ソニー株式会社 ディジタルビデオ記録装置および記録方法
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6378024B1 (en) * 1999-02-26 2002-04-23 Sony Corporation Reduced microprocessor apparatus and method for device control system using impedance isolating expansion circuit
US6622188B1 (en) * 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
JP4946126B2 (ja) * 2006-03-27 2012-06-06 富士通株式会社 データ記録方法及びデータ記録装置
US20100134690A1 (en) * 2008-12-03 2010-06-03 Sanyo Electric Co., Ltd. Television receiver
JP5141538B2 (ja) * 2008-12-19 2013-02-13 ヤマハ株式会社 信号識別装置、復調装置、自動演奏鍵盤楽器、信号識別方法およびプログラム
US8166262B2 (en) * 2009-07-21 2012-04-24 Quantum Corporation Assigning a physical address to a data storage device
CN105472390B (zh) * 2015-12-25 2018-05-25 福州瑞芯微电子股份有限公司 一种视频解码方法和系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204595A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd マルチプレ−ンビデオｒａｍ構成方式
JPH0760594B2 (ja) * 1987-06-25 1995-06-28 富士通株式会社 半導体記憶装置
JPH0194592A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd 半導体メモリ
JPH0221490A (ja) * 1988-07-07 1990-01-24 Oki Electric Ind Co Ltd ダイナミック・ランダム・アクセス・メモリ
DE3902849A1 (de) * 1989-02-01 1990-08-02 Vdo Schindling Schaltungsanordnung zum austausch von daten zwischen zwei mikrocomputern
US4994912A (en) * 1989-02-23 1991-02-19 International Business Machines Corporation Audio video interactive display
US5260904A (en) * 1990-05-31 1993-11-09 Oki Electric Industry Co., Ltd. Data bus clamp circuit for a semiconductor memory device

Also Published As

Publication number Publication date
DE19649075A1 (de) 1997-06-05
CN1090787C (zh) 2002-09-11
KR100247311B1 (ko) 2000-03-15
CN1160269A (zh) 1997-09-24
DE19649075B4 (de) 2005-04-14
US5892982A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR970029620A (ko) 마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치
KR960025077A (ko) 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치
US4603383A (en) Apparatus for direct data transfer among central processing units
KR0155043B1 (ko) 음성 및 화상을 함께 혹은 구분하여 기록 및 재생가능한 아이씨 카드 메모리 및 그 제어 방법
KR950033868A (ko) 데이타 처리 장치
US6535992B1 (en) DRAM auto-swapping device
JP2591514B2 (ja) １チップメモリデバイス
JP2002055873A (ja) メモリ統合装置
JP3179891B2 (ja) バス制御方式
KR900003148B1 (ko) 일시 화상 기억형 모니터 인터페이스
EP0557119A2 (en) Address processing circuit and semiconductor memory device using the same
JPH05282857A (ja) メモリカード装置
EP0646921B1 (en) Information transmission system
JP2888062B2 (ja) 情報処理装置
KR970029333A (ko) 불량 메모리 소자를 이용한 압축된 오디오 신호의 기록/재생 장치 및 그 방법
KR970071405A (ko) 차량용 네비게이션 장치
KR960042377A (ko) 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치
KR960018601A (ko) 자동 테스트 회로
JPH04120644A (ja) 記憶装置
KR950013261A (ko) 영상복호장치
KR960035245A (ko) 데이타 판독 시간을 단축시키는 비디오 그래픽 카드
JPH0548556A (ja) データ挿入回路
KR940023115A (ko) 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치
JPS61184587A (ja) 画像表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee