DE3902849A1 - Schaltungsanordnung zum austausch von daten zwischen zwei mikrocomputern - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Austausch von Daten zwischen zwei Mikrocomputern, vorzugsweise zwischen zwei aus Sicherheitsgründen parallel betriebenen Mikrocomputern.

Zur Erhöhung der Sicherheit bei Steuerungssystemen mit Mikrocomputern, wie sie beispielsweise im Kraftfahrzeug verwendet werden, können zwei Mikrocomputer parallel betrieben werden. Beide Mikrocomputer führen gleichzeitig Berechnungen für sicherheitskritische Signale durch und vergleichen die Ergebnisse zyklisch. Zu diesem Vergleich wird ein Datenaustausch zwischen beiden Mikrocomputern benötigt.

Zur Übertragung von Daten zwischen Mikrocomputern sind verschiedene Schnittstellen bekannt. So werden beispielsweise bei einer bekannten asynchronen seriellen Schnittstelle zwischen 300 und 19 200 bit/s und bei einer bekannten synchronen seriellen Schnittstelle bis zu 1 Mbit/s übertragen. Außerdem sind eine parallele Übertragung zwischen zwei Mikrocomputern sowie ein gemeinsamer Zugriff auf einen Speicher, insbesondere ein sogenanntes Dual-port-RAM, bekannt.

Die bekannten Schnittstellen weisen je nach Ausführung im einzelnen jedoch Nachteile auf, wie beispielsweise eine zu geringe Übertragungskapazität, eine große Anzahl von erforderlichen Leitungen oder einen erheblichen Rechenaufwand in den beteiligten Mikrocomputern für die begleitende Verarbeitung.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zum Austausch von Daten zwischen zwei Mikrocomputern anzugeben, bei welchem mit geringem Aufwand eine hohe Datenübertragungsrate möglich ist.

Die erfindungsgemäße Schaltungsanordnung ist dadurch gekennzeichnet, daß beiden Mikrocomputern je eine Schnittstellenschaltung zugeordnet ist, die einen Sender und einen Empfänger mit je einem Schreib-Lese-Speicher umfaßt, daß beide Schnittstellenschaltungen durch eine Taktleitung und für jeweils eine Richtung durch eine serielle Datenleitung miteinander verbunden sind und daß die Schnittstellenschaltungen mit Schaltungen zur Steuerung des Sende- und des Empfangsvorgangs versehen sind.

Die erfindungsgemäße Schaltungsanordnung hat außer dem Vorzug einer hohen Datenübertragungsrate den Vorteil, daß einschließlich der Masseleitung nur vier Leitungen benötigt werden und daß die Mikrocomputer selbst von Rechenaufwand, der lediglich für die Übertragung der Daten benötigt wird, weitgehend befreit sind. Dabei können Daten gleichzeitig in beiden Richtungen unabhängig voneinander übertragen werden, obwohl es nur ein Taktsignal gibt.

Gemäß einer Weiterbildung der Erfindung ist vorgesehen, daß die Daten als Datentelegramme vorgegebener Länge übertragen werden und daß die jeweils empfangende Schnittstellenschaltung das Ende eines Datentelegramms erkennt und dem ihr zugeordneten Mikrocomputer eine Meldung zusendet, die vorzugsweise nach einer Programmunterbrechung (Interrupt) ein Auslesen der Daten aus dem Schreib-Lese-Speicher des Empfängers durch den Mikrocomputer auslöst.

Diese Weiterbildung trägt dazu bei, daß die bei einer Schnittstellenschaltung eingehenden Daten möglichst umgehend vom Mikrocomputer gelesen und verarbeitet werden können.

Zur Erhöhung der Sicherheit trägt eine andere Weiterbildung dadurch bei, daß am Ende jeweils eines Datentelegramms ein Schlußzeichen gesendet wird und daß in der jeweils empfangenden Schnittstellenschaltung geprüft wird, ob am Ende des empfangenen Datentelegramms das Schlußzeichen auftritt.

Zu einer weiteren Vereinfachung trägt eine Weiterbildung bei, die darin besteht, daß die Schnittstellenschaltungen grundsätzlich identisch sind, daß die Taktleitung in den Schnittstellenschaltungen an einen Takteingang oder einen Taktausgang schaltbar ist und daß durch entsprechende Programmierung einer der Mikrocomputer beim Einschalten der Schaltungsanordnung in der ihm zugeordneten Schnittstellenschaltung die Taktleitung mit dem Taktausgang verbindet, während in der anderen Schnittstellenschaltung die Taktleitung mit dem Takteingang verbunden wird.

Eine andere Weiterbildung der Erfindung besteht darin, daß synchron mit einer Flanke des Signals auf der Taktleitung (Synchronisiertakt) zu Beginn eines jeden Datentelegramms eine Flanke des über die serielle Datenleitung übertragenen Datensignals erzeugt wird und daß danach während jeweils zwei Perioden des Synchronisiertakts das Datensignal den zur Übertragung eines Bits vorgesehenen Pegel einnimmt. Damit wird der Empfang des Datentelegramms, insbesondere die Seriell-Parallel-Wandlung, vereinfacht und außerdem eine ausreichende Zeit dafür vorgesehen, daß das Datensignal nach einem Signalsprung einen zur Übernahme durch den Empfänger geeigneten stabilen Pegel einnehmen kann.

Zur sicheren Erkennung des Endes eines Datentelegramms kann vorgesehen sein, daß nach der Übertragung der für jeweils ein Datentelegramm vorgesehenen Anzahl von Bits ein Schlußzeichen gesendet wird und daß vorzugsweise das Schlußzeichen von einer Flanke des Datensignals gebildet ist, welche zeitlich von einem durch den Wechsel zwischen zwei aufeinanderfolgenden Bits gegebenen Raster abweicht.

Als besonders günstig hat sich bei einer praktisch ausgeführten Schaltungsanordnung erwiesen, daß jeweils ein Datentelegramm eine Länge von 256 Bits aufweist und daß die Frequenz des Synchronisiertakts etwa 2 MHz beträgt.

Zu einem vorteilhaften Zusammenwirken des Mikrocomputers mit der Schnittstellenschaltung tragen ferner Weiterbildungen bei, die im Falle des Senders darin bestehen, daß der Schreib-Lese-Speicher des Senders zum Einschreiben von aus dem Mikrocomputer zugeführten Daten vom Mikrocomputer adressiert wird, daß ein Zähler vorgesehen ist, der Adressen zum Auslesen erzeugt, und daß während des Auslesens ein Zugriff des Mikrocomputers auf den Schreib-Lese-Speicher verhindert wird. In entsprechender Weise kann im Empfänger vorgesehen sein, daß der Schreib-Lese-Speicher des Empfängers zum Auslesen von Daten vom Mikrocomputer adressiert wird, daß zum Einschreiben von übertragenen Daten Adressen von einem Zähler erzeugt werden und daß während des Einschreibens ein Zugriff des Mikrocomputers auf den Schreib-Lese-Speicher verhindert wird.

Die Erfindung läßt zahlreiche Ausführungsformen zu. Eine davon ist schematisch in der Zeichnung anhand mehrerer Figuren dargestellt und nachfolgend beschrieben. Es zeigt:

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,

Fig. 2 ein Ausführungsbeispiel für eine Schnittstellenschaltung,

Fig. 3 einen in dem Ausführungsbeispiel nach Fig. 2 enthaltenen Sender,

Fig. 4 eine Steuerschaltung für den Sender nach Fig. 3,

Fig. 5 einen Empfänger für das Ausführungsbeispiel nach Fig. 2,

Fig. 6 eine Steuerschaltung für den Empfänger und

Fig. 7 bis 11 Zeitdiagramme von in den Ausführungsbeispielen auftretenden Signalen.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen. Ferner wurden Aus- und Eingänge gleichlautend mit den entsprechenden Signalen bezeichnet.

Bei der Schaltungsanordnung nach Fig. 1 sind zwei Mikrocomputer 1, 2 mit je einer Schnittstellenschaltung 3, 4 verbunden. Da Einzelheiten der Mikrocomputer 1, 2 zur Erläuterung der erfindungsgemäßen Schaltung nicht erforderlich sind, wird von einer genaueren Beschreibung der Mikrocomputer 1, 2 abgesehen. In an sich bekannter Weise können die Mikrocomputer 1, 2 parallel betrieben werden, so daß im Falle eines Ausfalls des einen Mikrocomputers der andere die jeweilige Aufgabe übernimmt. Ein derartiger Parallelbetrieb von Mikrocomputern erfolgt in sicherheitsrelevanten Steuergeräten, beispielsweise in Steuergeräten für Kraftfahrzeuge. Zum Austausch von Daten sind die beiden Schnittstellenschaltungen 3, 4 mit drei Leitungen 5, 6, 7 verbunden. Die erste Leitung 5 verbindet zwei Anschlüsse ST 1 und ST 2 miteinander und dient zur Übertragung eines Synchronisiertaktes. Die zweite Leitung 6 verbindet einen Datenausgang DA 2 der Schnittstellenschaltung 4 mit einem Dateneingang DE 1 der Schnittstellenschaltung 3. Zur Übertragung von Daten in umgekehrter Richtung, also vom Datenausgang DA 1 zum Dateneingang DE 2 dient die dritte Leitung 7.

Wie später anhand der weiteren Figuren noch zu erläutern ist, bilden die Schnittstellenschaltungen 3, 4 serielle Schnittstellen, mit welchen eine schnelle Datenübertragung möglich ist, ohne die Mikrocomputer 1, 2 mit der Steuerung von Übertragungsvorgängen zu belasten.

Die Mikrocomputer 1, 2 sind mit den Schnittstellenschaltungen 3, 4 über jeweils eine 8 bit breite Adressenleitung A (7 : 0) und eine ebenfalls 8 bit breite Datenleitung D (7 : 0) verbunden. Ferner werden den Schnittstellenschaltungen von den Mikrocomputern jeweils Signale zum Schreiben (WRITEN, READN) und ein Synchronisiertakt (2MHZ) zugeführt.

Fig. 2 zeigt ein Blockschaltbild einer der Schnittstellenschaltungen 3, 4, deren wesentliche Baugruppen ein Sender 11, ein Empfänger 12, eine Sendersteuerschaltung 13, eine Empfängersteuerschaltung 14, ein Adressendecoder und Flag-Register 15, ein Multiplexer 16 sowie eine Einschalt-Rücksetz-Schaltung 17 sind. Die Aus- und Eingänge der Schnittstellenschaltung nach Fig. 2 sind entsprechend Fig. 1 angeschlossen. Von den zugeführten 8 bit breiten Adressen A (7 : 0) werden 5 bit zur Adressierung von im Sender und im Empfänger vorhandenen Schreib-Lese-Speichern benötigt, während 8 bit dem Adressendecoder und Flag-Register 15 zugeführt werden. In Abhängigkeit von diesen Adressenbits und den vom Mikrocomputer zugeführten Daten werden in dem Adressendecoder und Flag-Register 15 verschiedene Steuersignale erzeugt. Eines davon (SETST) steuert den Multiplexer 16 derart, daß entweder der vom Mikrocomputer zugeführte Takt 2MHZ oder der von der anderen Schnittstellenschaltung empfangene Synchronisiertakt ST intern als Takt SYNCTAKT verwendet wird. Wird das Taktsignal 2MHZ benutzt, so wird es außerdem über einen schaltbaren Treiber 18 dem Ein/Ausgang ST und somit der anderen Schnittstellenschaltung zugeführt. Soll jedoch das von der anderen Schnittstellenschaltung zugeführte Synchronisiertakt ST intern verwendet werden, so wird der schaltbare Treiber gesperrt und der Synchronisiertakt ST über den Treiber 19 und den Multiplexer 16 geleitet.

Von der Einschalt-Rücksetz-Schaltung 17 wird ein Signal PUR nach dem Einschalten den Steuerschaltungen 13, 14 und dem Adressendecoder und Flag-Register 15 zugeführt. Weitere Signale sowie die Funktion der Schaltungsanordnung nach Fig. 2 im einzelnen werden später anhand weiterer Figuren erläutert.

Fig. 3 zeigt ein Blockschaltbild des Senders 11 (Fig. 2), der im wesentlichen aus einem Schreib-Lese-Speicher 21, einem fünffachen 2:1-Multiplexer 22, einem 8 bit breiten Treiber 23 sowie einem parallel ladbaren Schieberegister 24 besteht.

Wenn das von der Sendersteuerschaltung 13 zugeführte Steuersignal SENDUNG den L-Pegel aufweist, werden die vom Mikrocomputer zugeführten Adressen A (4 : 0) über den Multiplexer 22 zum Adresseneingang des Schreib-Lese-Speichers 21 geleitet. Damit können die zu übertragenen Daten vom Mikrocomputer in den Schreib-Lese-Speicher 21 eingeschrieben werden. Bei dem dargestellten Ausführungsbeispiel weist der Schreib-Lese-Speicher 21 entsprechend der Länge der Datentelegramme eine Kapazität von 32 mal 8 bit auf.

Beim H-Pegel des Signals SENDUNG werden die von der Sendersteuerschaltung 13 zugeführten Adressen SAD (4 : O) über den Multiplexer dem Adresseneingang des Schreib-Lese-Speichers 21 zugeleitet. Da außerdem über ein dem Schreib-Lese-Speicher 21 zugeführtes Steuersignal WNSRAM der Schreib-Lese-Speicher 21 in einen Lesemodus geschaltet wird, werden die gespeicherten Daten 8-bit-weise ausgelesen und in das Schieberegister 24 geladen. Dazu wird mit Hilfe des Steuersignals SPEB von der Sendersteuerschaltung 13 das Schieberegister 24 auf LADEN geschaltet. Im Anschluß daran erhält das Schieberegister ebenfalls von der Sendersteuerschaltung 13 ein Taktsignal DACLK zum Auslesen der Daten, die über einen Invertierer 25 zum Ausgang DATAOUTN gelangen. Über den achtfachen Treiber 23, welcher über sogenannte Tristate-Ausgänge verfügt, kann der Inhalt des Schreib-Lese-Speichers 21 außerdem vom Mikrocomputer gelesen werden. Die Steuersignale WNSRAM und ENSROUTN werden mit einer Logikschaltung 26 aus den zugeführten Signalen ENSS, WRITEN und READN erzeugt.

Die in Fig. 4 dargestellte Sendersteuerschaltung 13 (Fig. 2) umfaßt eine Startschaltung 31, zwei Zähler 32, 33, verschiedene Flip-Flops 34, 35, 36, 37, 38 und eine Schaltung 39 zum Zusammenfügen des Ausgangsdatensignals. Die Schaltung 31 erzeugt aus einem Startsignal STSS, welches vom Adressendecoder und Flag-Register 15 (Fig. 2) der Sendersteuerschaltung zugeführt wird, das Signal SENDUNG und Rücksetzsignale für die Zähler 32, 33. Außerdem wird von der Schaltung 31 ein Signal STSSP dem Flip-Flop 36 zur Erzeugung eines das Ende einer Sendung kennzeichnenden Signals zugeführt. Die Schaltung 31 erhält außer dem Startsignal STSS noch das Signal PUR zum Rücksetzen nach dem Einschalten sowie über einen Invertierer 40 das Signal SYNCTAKTN.

Durch Flip-Flops 42, 43 und eine Und-Schaltung 44 wird das asynchron auftretende Signal STSS auf die Flanken des Signals SYNCTAKT synchronisiert und das Signal STSSP erzeugt. Dem Flip-Flop 43 wird über eine Oder-Schaltung 45 ein Signal RES 1 zum Rücksetzen des Flip-Flops 41 und des Zählers 33 entnommen.

Das Ausgangssignal STSSP der Und-Schaltung 44 setzt ein weiteres Flip-Flop 46, dessen Ausgang das Signal SENDUNG führt. Dieses behält solange den H-Pegel, bis das Flip-Flop 46 von einem über die Oder-Schaltung 47 zugeführten Impuls rückgesetzt wird. Das Signal STSSP wird ferner einer Oder-Schaltung 48 zugeführt, welche außerdem das Signal PUR erhält und ein Signal RES 2 zum Rücksetzen des Zählers 32 abgibt.

Der Zähler 32 ist ein 4-bit-Zähler, wird von dem Signal SYNCTAKTN getaktet und vom Signal SENDUNG freigegeben. Die Signale an den Ausgängen Q 0 bis Q 3 sind über einen Invertierer 49 und eine Oder-Schaltung 50 derart verknüpft, daß das Flip-Flop 35 bei einem Wechsel des Zählerstandes von 0000 auf 0001 getaktet wird und somit über den Datenausgang den H-Pegel übernimmt. Dadurch werden das Signal SPEB (low aktiv) zum Laden des Schieberegisters 24 (Fig. 3) und ein Taktsignal ST 8 für den Zähler 33 erzeugt. Außerdem wird die bereits invertierte geringstwertige Stelle des Zählerausgangssignals bei 51 nochmals invertiert und als Taktsignal DACLK dem Schieberegister 24 (Fig. 3) zugeführt. Damit wird erreicht, daß das Schieberegister 24 jeweils ein Byte lädt, das mit den folgenden acht Impulsen des Signals DACLK seriell ausgegeben wird.

Der Zähler 33 ist ebenfalls während des Signals SENDUNG freigegeben und erzeugt Adressen SAD (4 : 0) zum Auslesen der Daten aus dem Schreib-Lese-Speicher 21 (Fig. 3). Der Ausgang Q 4 des Zählers 33 ist mit dem Takteingang eines Flip-Flops 34 verbunden, welches als sogenanntes Toggle-Flip-Flop geschaltet ist. Das Flip-Flop 34 wird getaktet, wenn der Zählerstand von 11111 auf 00000 übergeht. Es erzeugt somit einen 33. Impuls, mit dessen Hilfe das Flip-Flop 46 in der Schaltung 31 rückgesetzt wird, worauf das Signal SENDUNG wieder den L-Pegel einnimmt. Das Ausgangssignal des Flip-Flops 34 wird außerdem einem weiteren Flip-Flop 36 zugeleitet, dessen Ausgangssignal nach Invertierung bei 52 als Signal SSENDE dem Adressendecoder und Flag-Register 15 (Fig. 2) zugeführt wird.

Mit Hilfe der Flip-Flops 37 und 38 werden ein Endeimpuls und ein Startimpuls für das jeweilige Datentelegramm erzeugt. Diese werden mit Hilfe der Und-Schaltung 39 mit dem Datensignal kombiniert, das zuvor über eine Nicht-Und-Schaltung 53 geleitet wurde, so daß nur während des H-Pegels des Signals SENDUNG Datensignale zum Ausgang DA gelangen können.

Fig. 5 zeigt das Blockschaltbild eines Ausführungsbeispiels für den Empfänger 12 (Fig. 2). Die über die Empfängersteuerschaltung 14 (Fig. 2) empfangenen seriellen Datensignale DATAIN werden zunächst in einem Schieberegister 61 seriell/parallel-gewandelt. Dazu wird dem Schieberegister 61 ein Taktsignal DECLK zugeführt. Die empfangenen nunmehr parallel vorliegenden Daten ED (7 : 0) werden über einen Multiplexer 62 als Daten DI (7 : 0) dem Dateneingang eines Schreib-Lese-Speichers 63 zugeführt. Außerdem erhält der Schreib-Lese-Speicher 63 über einen weiteren Multiplexer 64 Adressen AD (4 : 0), die als Adressen EAD (4 : 0) von der Empfängersteuerschaltung 14 zugeleitet werden. Der Schreib-Lese-Speicher 63 wird durch ein Signal WNERAM nur dann in den Schreibmodus gesteuert, wenn jeweils ein Byte im Schieberegister steht.

Zum Auslesen der Daten durch den Mikrocomputer werden die Multiplexer 62, 64 auf die Eingänge A 0 umgeschaltet. Dann werden vom Mikrocomputer Adressen A (4 : 0) zugeführt, der Schreib-Lese-Speicher in den Lesemodus geschaltet und ein dem Schreib-Lese-Speicher 63 nachgeschalteter Treiber 65 aktiviert, so daß die aus dem Schreib-Lese-Speicher 63 ausgelesenen Daten D (7 : 0) über den entsprechend bezeichneten Ein/Ausgang zum Mikrocomputer geführt werden können. Zur Steuerung der Multiplexer 62, 64, des Schreib-Lese-Speichers 63 und des Treibers 65 ist eine Logikschaltung 66 vorgesehen, welcher die Signale EMPFANG, TERAM, ENSE, READN, WRITEN und WRERAMN zugeführt werden.

Die wesentlichen Baugruppen der in Fig. 6 dargestellten Empfängersteuerschaltung sind eine Schaltung 71 zur Starterkennung, zwei Zähler 72, 73, ein Flip-Flop 74 zur Feststellung des Endes des Empfangs und eine Schaltung 75 zur Auswertung des Schlußzeichens. Das empfangene Datensignal DE wird über einen Treiber 76 der Schaltung 71 zur Starterkennung zugeführt. Dort wird mit den fallenden Flanken des Signals DE ein Flip-Flop 77 getaktet, das erst am Ende eines Datentelegramms rückgesetzt wird. Das Flip-Flop 77 wird daher nur durch die erste fallende Flanke eines jeden Datentelegramms gesetzt.

Der invertierende Ausgang des Flip-Flops 77 ist über eine Nicht-Oder-Schaltung 78 mit dem Dateneingang eines weiteren Flip-Flops 79 verbunden, das mit den fallenden Flanken des Signals SYNCTAKTN getaktet wird, welches wiederum mit Hilfe eines Invertierers 80 aus dem Signal SYNCTAKT gewonnen wird. Somit wird eine etwaiige Phasenabweichung des Signals DE behoben. Im Anschluß daran wird mit Hilfe des Flip-Flops 81 aus dem impulsförmigen Signal STEP das Signal EMPFANG abgeleitet, das während der Dauer des gesamten empfangenen Datentelegramms den H-Pegel aufweist. Mit Hilfe eines weiteren Flip-Flops 82, einer Und-Schaltung 83 und eines Invertierers 84 wird ein Signal SERDY abgeleitet, das etwa eine Invertierung des Signals EMPFANG darstellt und im Zusammenhang mit den Zeitdiagrammen noch erläutert wird. Das Ausgangssignal des Treibers 76 wird außerdem als Signal DATAIN von der Empfängersteuerschaltung zum Empfänger 12 (Fig. 2) geleitet.

Verschiedene Baugruppen der Empfängersteuerschaltung müssen sowohl beim Einschalten als auch zu Beginn eines jeden Datentelegramms rückgesetzt werden. Dazu werden die Signale STEP und PUR über eine Oder-Schaltung 85 geleitet, deren Ausgangssignal als Rücksetzsignal für diese Baugruppen dient.

Der Zähler 72, der durch ein Flip-Flop 86 um eine Binärstelle erweitert ist, erzeugt ein Signal WRERAMN, das jeweils dann auftritt, wenn im Schieberegister 61 (Fig. 5) ein Byte an der richtigen Position steht und somit in den Schreib-Lese-Speicher 63 eingelesen werden kann. Dazu wird der Zähler 72 mit einem Signal getaktet, das mit Hilfe eines Flip-Flops 87 durch Zweiteilung aus dem Signal SYNCTAKT gewonnen wird. Sobald jeweils ein Byte in den Schreib-Lese-Speicher eingeschrieben ist, wird die Adresse für das folgende Byte inkrementiert. Dazu ist der Zähler 73 vorgesehen, der von einem Signal getaktet wird, das mit Hilfe eines Flip-Flops 88 aus dem Ausgangssignal des Flip-Flops 86 gewonnen wird. Der Zähler 73 weist eine Kapazität von 6 bit auf, wovon jedoch nur 5 bit für die Adressen EAD (4 : 0) benötigt werden.

Die höchstwertige Stelle des Zählers 73 wird zur Ableitung eines Signals EMPFENDE benutzt, welches das Ende des Datentelegramms kennzeichnet. Dieses erfolgt unabhängig von dem mit dem Datentelegramm gesendeten Schlußzeichen. Die höchstwertige Stelle des Zählerausgangs wird dazu dem Dateneingang eines Flip-Flops 74 zugeführt, welches mit einem Signal DECLK getaktet wird, das durch Invertierung bei 89 aus dem Signal ENFF 1 erzeugt wird und eine Frequenz von 1 MHz aufweist. Das Signal DECLK wird außerdem über einen Ausgang DECLK dem Empfänger 12 (Fig. 2) zugeführt.

Das Signal EMPFENDE wird über eine Oder-Schaltung 90 in der Schaltung 71 den Rücksetzeingängen der Flip-Flops 77, 81 und in der Schaltung 75 dem Rücksetzeingang eines Flip-Flops 91 zugeleitet. In der Schaltung 71 bewirkt das Signal EMPFENDE ein Ende des Signals EMPFANG sowie eine Aufnahmebereitschaft für das Startzeichen des nächsten Datentelegramms.

In der Schaltung 75 wird das Flip-Flop 91 rückgesetzt, das zu Beginn des Datentelegramms durch die fallende Flanke des Impulses STEP gesetzt wurde. Dadurch wird während des Datentelegramms die Nicht-Und-Schaltung 92 für das Signal SYNCTAKT leitend, so daß zwei in Reihe geschaltete Flip-Flops 93, 94 mit den steigenden Flanken des Signals SYNCTAKT getaktet werden. Das erste der beiden Flip-Flops erhält das eingehende Datensignal DE. Der Inhalt der beiden Flip-Flops ist um eine Periode des Signals SYNCTAKT verschieden. Durch eine Verknüpfung des invertierten Ausgangssignals des Flip-Flops 93 mit dem nichtinvertierten Ausgangssignals des Flip-Flops 94 mit Hilfe einer Nicht-Oder-Schaltung 95 entsteht ein Signal, das bei steigenden Flanken des Signals DE den Pegel H einnimmt. Mit einem weiteren Flip-Flop 96 wird dieses Signal bei der fallenden Flanke des Signals EMPFANG abgefragt. Somit wird überprüft, ob das Schlußzeichen des Datentelegramms empfangen wurde. Ist dieses der Fall, so liegt der Ausgang des Flip-Flops 96 auf dem H-Pegel. Durch eine Verknüpfung mit dem Signal EMPFANG über eine Oder-Schaltung 97 entsteht das Signal SEOK, das dem Adressendecoder und Flag-Register 15 (Fig. 2) zugeführt wird.

Fig. 7 stellt den Zeitverlauf verschiedener Signale zu Beginn des Sendevorgangs, also am Anfang eines Datentelegramms dar. Das Signal SYNCTAKT weist eine Frequenz von 2 MHz auf und steht beiden Schnittstellenschaltungen gleichermaßen zur Verfügung. Die Übertragung der Daten erfolgt mit einer Rate von 1 MHz, wozu durch Zweiteilung ein Datentaktsignal DACLK erzeugt wird. Zum Start einer Sendung wird über eine entsprechende Adressierung des Adressendecoders und Flag-Registers 15 vom Mikrocomputer der Impuls STSS erzeugt, der in der Schaltung 31 (Fig. 4) die Rücksetzimpulse RES 1 und RES 2 erzeugt. Mit der fallenden Flanke des Signals SYNCTAKT, welche auf die erste steigende Flanke bei STSS = 1 folgt, wird das Signal SENDUNG auf 1 gesetzt.

Bei der nächsten fallenden Flanke des Signals SYNCTAKT, also bei der ersten steigenden Flanke des Taktsignals DACLK, wird das erste Datenbit des Signals DA ausgegeben. Mit jeder steigenden Flanke des Taktsignals DACLK folgt ein weiteres. Während der ersten acht Bit, ist die Adresse SAD (4 : 0) 00000. Danach wird die Adresse auf 00001 gesetzt und mit einem Impuls des Signals SPEB das dann aus dem Schreib-Lese-Speicher 21 ausgelesene Byte in das Schieberegister 24 (Fig. 3) geladen, worauf die folgenden acht Bit mit Hilfe des Taktsignals DACLK aus dem Schieberegister ausgegeben werden.

Fig. 8 stellt die gleichen Signale wie Fig. 7 jedoch am Ende eines Sendevorgangs bzw. Datentelegramms dar. Nachdem das unter der Adresse 30 im Schreib-Lese-Speicher 21 abgelegte Byte übertragen ist, wird die Adresse SAD (4 : 0) auf 31 gesetzt, das letzte Byte des Datentelegramms mit SPEB in das Schieberegister übertragen und mit DACLK ausgegeben. Sind alle acht Bit dieses Bytes übertragen, so wird vom Flip-Flop 37 (Fig. 4) das Schlußzeichen SZ erzeugt und über die Logikschaltung 39 in das Signal DE eingefügt. Wie aus Fig. 8 ersichtlich, stimmen die Flanken des Signals SZ nicht mit den "geradzahligen" Flanken des Signals SYNCTAKT überein. Das Signal SZ kann daher beim Empfang als Schlußzeichen erkannt werden. Unmittelbar nach Übertragung des letzten Bit wechseln die Signale SENDUNG und SSENDE ihre Pegel.

Fig. 9 stellt verschiedene Signale beim Start des Empfangs, also zu Beginn eines empfangenen Datentelegramms dar. Mit der auf die erste fallende Flanke des Signals DE folgenden steigenden Flanke des Signals SYNCTAKT wird das Signal EMPFANG auf H gesetzt und der Impuls RES 1 für die Dauer einer Taktperiode erzeugt. Das Taktsignal DECLK beginnt mit der fallenden Flanke des folgenden Impulses des Signals SYNCTAKT. Mit jeweils einer steigenden Flanke des Taktsignals DECLK wird der dann vorhandene Pegel des Signals DE in das Schieberegister eingeschrieben. Der Inhalt des Schieberegisters ist als EMPF DATEN bezeichnet und als Hexadezimalzahl dargestellt, wobei u unbekannt bedeutet. Sind noch weniger als vier Bits empfangen, so ist der Inhalt beider Hälften des Schieberegisters unbekannt. Nach dem Empfang von vier Bits, steht der Inhalt der ersten Hälfte des Schieberegisters fest - in diesem Fall 1010 = A _hex . Nach der Übertragung von weiteren vier Bits ist das Schieberegister gefüllt. Der Inhalt des Schieberegisters wird dann mit Hilfe des Impulses WRERAMN unter der Adresse EAD (4 : 0) = 0 in den Schreib-Lese-Speicher 63 (Fig. 5) eingeschrieben. Daraufhin wird die Adresse EAD (4 : 0) inkrementiert. Das Signal SERDY wird bei dem Einschalt-Rücksetzen auf 0 gesetzt und während des Empfangs nicht verändert. Das Signal SEOK wird zusammen mit dem Signal EMPFANG auf 1 gesetzt.

Fig. 10 stellt die gleichen Signale wie Fig. 9 am Ende des Empfangs eines Datentelegramms mit gültigem Schlußzeichen dar. Nach dem Einlesen des letzten Bytes unter der Adresse EAD (4 : 0) = 31 wird dieses mit Hilfe des Impulses WRERAMN in den Schreib-Lese-Speicher eingeschrieben. Durch eine weitere Inkrementierung des Zählers 73 (Fig. 6) wird das Signal EMPFENDE (Fig. 10 nicht dargestellt) erzeugt, das wie im Zusammenhang mit Fig. 6 beschrieben, ein Rücksetzen des Signals EMPFANG und ein Setzen des Signals SERDY bewirkt. Das Signal SEOK bleibt auch nach dem Ende des Signals EMPFANG auf dem Pegel H, da in der Schaltung 75 (Fig. 6) das Vorliegen eines gültigen Schlußzeichens SZ festgestellt wurde.

Fehlt jedoch dieses Schlußzeichen, so wird das Signal SEOK gleichzeitig mit dem Signal EMPFANG auf L gesetzt. Dieses ist in Fig. 11 dargestellt, in welcher gegenüber Fig. 10 lediglich die Signale DE und SEOK verändert sind. Bei dem in Fig. 11 dargestellten Signal DE fehlt gegenüber Fig. 10 das Schlußzeichen SZ. Dadurch, daß das Signal SEOK auf den Pegel L fällt, erkennt der zugehörige Rechner, daß ein unvollständiges Datentelegramm übertragen wurde, und kann eine geeignete Fehlerroutine durchführen.

Claims (11)

1. Schaltungsanordnung zum Austausch von Daten zwischen zwei Mikrocomputern, vorzugsweise zwischen zwei aus Sicherheitsgründen parallel betriebenen Mikrocomputern, dadurch gekennzeichnet, daß beiden Mikrocomputern (1, 2) je eine Schnittstellenschaltung (3, 4) zugeordnet ist, die einen Sender (11) und einen Empfänger (12) mit je einem Schreib-Lese-Speicher (21, 63) umfaßt, daß beide Schnittstellenschaltungen (3, 4) durch eine Taktleitung (5) und für jeweils eine Richtung durch eine serielle Datenleitung (6, 7) miteinander verbunden sind und daß die Schnittstellenschaltungen (3, 4) mit Schaltungen (13, 14) zur Steuerung des Sende- und des Empfangsvorgangs versehen sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Daten als Datentelegramme vorgegebener Länge übertragen werden und daß die jeweils empfangende Schnittstellenschaltung (3, 4) das Ende eines Datentelegramms erkennt und dem ihr zugeordneten Mikrocomputer (1, 2) eine Meldung zusendet, die vorzugsweise nach einer Programmunterbrechung (Interrupt) ein Auslesen der Daten aus dem Schreib-Lese-Speicher des Empfängers durch den Mikrocomputer (1, 2) auslöst.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß Daten in beiden Richtungen gleichzeitig unabhängig voneinander übertragbar sind.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß am Ende jeweils eines Datentelegramms ein Schlußzeichen gesendet wird und daß in der jeweils empfangenden Schnittstellenschaltung geprüft wird, ob am Ende des empfangenen Datentelegramms das Schlußzeichen auftritt.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schnittstellenschaltungen (3, 4) grundsätzlich identisch sind, daß die Taktleitung (5) in den Schnittstellenschaltungen (3, 4) an einen Takteingang oder einen Taktausgang schaltbar ist und daß durch entsprechende Programmierung einer der Mikrocomputer (1, 2) beim Einschalten der Schaltungsanordnung in der ihm zugeordneten Schnittstellenschaltung die Taktleitung mit dem Taktausgang verbindet, während in der anderen Schnittstellenschaltung die Taktleitung mit dem Takteingang verbunden wird.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß synchron mit einer Flanke des Signals auf der Taktleitung (Synchronisiertakt) zu Beginn eines jeden Datentelegramms eine Flanke des über die serielle Datenleitung übertragenen Datensignals erzeugt wird und daß danach während jeweils zwei Perioden des Synchronisiertakts das Datensignal den zur Übertragung eines Bits vorgesehenen Pegel einnimmt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß nach der Übertragung der für jeweils ein Datentelegramm vorgesehenen Anzahl von Bits ein Schlußzeichen gesendet wird.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Schlußzeichen von einer Flanke des Datensignals gebildet ist, welche zeitlich von einem durch den Wechsel zwischen zwei aufeinanderfolgenden Bits gegebenen Raster abweicht.

9. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeweils ein Datentelegramm eine Länge von 256 Bits aufweist und daß die Frequenz des Synchronisiertakts etwa 2 MHz beträgt.

10. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Schreib-Lese-Speicher (21) des Senders (11) zum Einschreiben von aus dem Mikrocomputer (1, 2) zugeführten Daten vom Mikrocomputer adressiert wird, daß ein Zähler (33) vorgesehen ist, der Adressen zum Auslesen erzeugt, und daß während des Auslesens ein Zugriff des Mikrocomputers (1, 2) auf den Schreib-Lese-Speicher (21) verhindert wird.

11. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Schreib-Lese-Speicher (63) des Empfängers (12) zum Auslesen von Daten vom Mikrocomputer (1, 2) adressiert wird, daß zum Einschreiben von übertragenen Daten Adressen von einem Zähler (73) erzeugt werden, und daß während des Einschreibens ein Zugriff des Mikrocomputers (1, 2) auf den Schreib-Lese-Speicher (63) verhindert wird.