DE2951426A1

DE2951426A1 - Zeitteilmultiplexuebertragungsvorrichtung

Info

Publication number: DE2951426A1
Application number: DE19792951426
Authority: DE
Inventors: Takao Isago; Masamichi Iwama; Tokutaka Nakano; Takao Sakata
Original assignee: Fujitsu Ltd; Kokusai Denshin Denwa KK
Current assignee: Fujitsu Ltd; KDDI Corp
Priority date: 1978-12-28
Filing date: 1979-12-20
Publication date: 1980-07-31
Also published as: DE2951426C2; JPS5851457B2; US4313193A; JPS55102945A

Description

295U26

Zeitteilmultiplexübertragungsvorrichtung Priorität: 28. Dezember 1978 Japan 164984/78

Die Erfindung betrifft eine Zeitteilmultiplexübertragungsvorrichtung zum Übertragen mehrerer Start-Stop-Daten und Telegraphicsignale mit unterschiedlichen Geschwindigkeiten, Zeichenstrukturen und Teilnehmerschnittstellen in einer beliebigen Kombination.

Systeme zum übertragen vieler Daten mit niedriger Geschwindigkeit und mit hoher Geschwindigkeit auf der Basis eines Zeitteilmultiplexsystems können in ein Zeichenmultiplexsystem zum Multiplexen der Daten, die Zeichen beachten, und in ein Bitmultiplexsystem zum Multiplexen der Daten auf der Basis von Biteinheiten geteilt werden. Bei dem ersteren System werden die Daten gemultiplext, nachdem die Zeichen empfangen worden sind, die durch ein Startbit und ein Stopbit eingesetzt sind. Deshalb wird unvermeidlich eine Verzögerung von zwei oder mehr Zeichen während der Aussendung und des Empfang· erzeugt. Dieses System ist somit nicht für Anwendungen geeignet, bei denen eine minimale Verzögerung gefordert wird, wie bei der übertragung von Telexvermittlungssignalen. Demgemäß verwendet CCITT ein Multiplexsystem auf der Basis von Biteinheiten und hat bereits eine Empfehlung R101 ausgegeben.

Bei einer Zeitteilmultiplexübertragungsvorrichtung dieser Art ist es, da der wirtschaftliche Gesichtspunkt sehr beachtet wird, in der Praxis hingenommen worden, daß eine einzige Schaltung verwendet wird, indem dieselben Verarbeitungsfunktionen in Kanälen mit niedriger Geschwindigkeit konzentriert werden.

Der oben erwähnte Schaltungsaufbau für eine bekannte .Zeitteilmultiplexübertragungsvorrichtung ist in der Lage,

030031/0581

295U26

ein relativ wirtschaftliches System zu erstellen, wenn die Geschwindigkeit der Eingangsdaten und die Zeichenausbildungen die gleichen sind oder sehr beschränkt sind, wenn alle 1 Kanäle ausgenutzt werden sollen, 5 oder wenn die Zuverlässigkeit des gesamten System kein wichtiges Anliegen ist.

Es ist jedoch schwierig, den Start-Stop-Regenerierkreis mit Hardware aufzubauen, wenn es notwendig ist, die Datensignale mit einer Geschwindigkeit zwischen 50 bis 300 Baud und mit einer Zeichenstruktur von 7»5 bis 11 Einheiten zu kombinieren,oder wenn die Kombination wahrscheinlich geändert wird, wie dies durch die Alternative B in der Empfehlung R101 der CCITT gefordert ist.

Auch wenn der oben erwähnte Teil durch Softwaretechnik

verarbeitet wird, ergeben zu viele Kanäle eine Begrenzung der Verarbeitungsgeschwindigkeit eines Universalprozessors, es sei denn, daß ein teurer und besonders entworfener Prozessor mit hoher Geschwindigkeit verwendet wird. Auch wenn des weiteren das Programm eines Kanals geändert werden soll, ist es notwendig, das gesamte Programm zu ändern.

Die Vergrößerung der Abmessung der Schaltung des gemeinsamen Teils verringert des weiteren unvermeidlich die Zuverlässigkeit des Systems. Venn es notwendig ist, eine hohe Zuverlässigkeit aufrechtzuerhalten, ist es erforderlich, «in Doppelschaltungssjstem aufzubauen, das bewirkt, daß die Abmessung der Vorrichtung vergrößert wird, und das auch bewirkt, daß die Anfangsaufbaukosten mit geringeren Kanalzahlen hoch werden.

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile des Stands der Technik zu vermeiden und eine Mehrfunktions-Zeitteilmultiplexübertragungsvorrichtung mit getrennter .Verarbeitung auf der Basis von Nehrprozessoren zu erstellen,

030031/0581

295U26

das in der Lage ist, eine leichtere Programmiereinrichtung zuB Lösen der oben erwähnten Nachteile zu schaffen, während eine verbesserte Systemzuverlässigkeit aufrechterhalten wird, die niedrige Anfangskosten hat und die einen ausreichenden Ausbau des Systeme vorsieht.

Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Anspruchs 1. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

Fig. 1 ein Blockschaltbild einer bekannten Zeitteilmultiplexübertragungsvorrichtung,

Fig. 2 ein Blockschaltbild einer Zeitteilmultiplex-

übertragungsvorrichtung einer Ausführungsform der Erfindung und

Fig. 3A, 3B und 3C Flußdiagramme der Software der Mikroprozessoren, die bei den in Fig. 2 gezeigten.

Eingabe/Ausgabe-Einheiten verwendet werden.

Fig. 1 zeigt nur den Sendeteil der Vorrichtung, während der Empfangsteil praktisch in derselben Weise mit der Ausnahme ausgebildet ist, daß die Daten in umgekehrter Richtung fließen.

In Fig. 1 bezeichnen 1-1, 1-2, ... 1-1 Teilnehmerdatensignale der 1 Kanäle. Der Teilnehmerpegel dieser Signale kann in einen gewünschten Pegel, beispielsweise einen TTL-Pegel, durch die Pegelumsetzerkreise der einseinen Eingabe/Ausgabe-Einheiten 2-1, 2-2, ..., 2-1 umgesetzt werden. Die einzelnen Ausgangssignale 3-1» 3-2, ..., 3-1 werden durch einen ODER-Kreis 4 gesammelt und su einem Start-Stop-Hegenerierkreie 5 geführt, der den Start-Stop der 1 Kanäle im Zeitteilbetrieb regeneriert und .eine Kodeverzerrung aus den Signalen entfernt.

030031/0581

295U26

Das Ausgangesignal des Start-Stop-Regenerierkreises wird su einem Rahmensynchronisierkreis 6 geführt und geeeitteilmultiplext. Ein Rahmenmuster wird dem Ausgangssignal des Start-Stop-Regenerierkreises 5 in dem Rahmensynchronisierkreis 6 hinzugefügt. Das Ausgangssignal des Rahmensynchronisierkreises 6 wird als Hultiplexeignal (AG-Signal) 7 zu einem (nicht dargestellten) Modulator/Demodulator gesandt.

Andererseits wird ein Bitzähler 8 für jeden Rahmensynchronisierimpuls ausgelöst, zählt die Bits in den Rahmen und sendet ein Ausgangssignal zu einem Adressenerzeugungskreis 9 aus, der eine Adresseninformation eines Kanals der Daten, die eingegeben werden sollen, erzeugt. Ein Verteilerkreis 10 dekodiert die Adresseninformation von dem Adressenerzeugungskreis 9 und erzeugt Abtastimpulse, die zu den einzelnen Eingabe/Ausgabe-Einheiten 2-1, 2-2, ..., 2-1 über Leitungen 11-1, 11-2, ... 11-1 verteilt werden, und die Daten werden durch die Abtastimpulse gelesen.

Venn es jedoch notwendig ist, die Datensignale einer Geschwindigkeit zwischen 50 bis 300 Baud mit einer Zeichenstruktur von 7*5 bis 11 Einheiten zu kombinieren, oder wenn die Kombination wahrscheinlich geändert werden soll, wie es durch die Alternative B der Empfehlung R101 der CCITT gefordert wird, ist es kompliziert, den Start-Stop- Regenerierkreis mit Hardware zu programmieren.

Gemäß Fig. 2 haben die Eingabe/Ausgabe-Einheiten IOU 21-1, 21-2, .. 21-m die Punktion, η Kanäle von Teilnehmerleitungssignalen zu verarbeiten. Die Eingabe/ Ausgabe-Einheit 21-1 wird nachfolgend beschrieben. Teilnehmersignale a-1, a-2, ... a-n der η Kanäle aus bipolaren Stromsignalen oder Spannungssignalen in Übereinstimmung mit der Empfehlung V28 der CCITT werden . auf einem Referenzpegel durch einen Eingangspegelumsetzer

030031/058 1

aufgeteilt und in einen TTL-Pegel umgesetzt. In gleicher Weise setzt ein Ausgangspegelumsetzer 23 den TTL-Pegel in notwendige elektrische Signalpegel b-1, b-2, ... b-n der η Kanäle um und sendet diese zu den Teilnehmern.

Ein Mikroprozessor 24 ist mit einem ROM und RAM 25 über eine innere Sammelschiene gekoppelt, um dadurch ein Programm auszuführen, das in den ROM mit dem RAM als Hauptspeicherelemente geschrieben ist. Unter dem Gesichtspunkt der Geschwindigkeit kann der obige Prozeß ausreichend unter Verwendung von Universalvorrichtungen ausgeführt werden. Abtasttakte der η Kanäle können zu einem programmierbaren Zeitgeber 26 zum Anfangszeitpunkt gegeben werden, um jedem der Kanäle bei jeder Periode zu entsprechen. Deshalb können gerade andere Daten als die einer Standardgeschwindigkeit leicht angepaßt werden.

Bezugsabtastimpulse IRQ1, IRQ2, ... IRQn der 1 bis η Kanäle werden auf den Ausgangsleitungen d-1, d-2, ... d-n des programmierbaren Zeitgebers 26 erzeugt und der Mikroprozessor 24 wird bei Perioden der Abtastimpulse zum Schreiben und Lesen der Daten unterbrochen. Da die Abtastimpulse IRQ1, IRQ2, ... IRQn nicht synchron zueinander sind, besteht jedoch die Wahrscheinlichkeit, daß eine andere Unterbrechung stattfinden kann, während ein Kanal unterbrochen ist. Deshalb steuert ein Unterbrechungssteuerkreis 27 so, daß die nächste Unterbrechung nicht angenommen wird, bis die ausgeführte Unterbrechung beendet wird. Daher wird eines der Unterbrechungssignale IRQ immer an den Mikroprozessor 24 über eine Leitung e angelegt.

Andererseits werden die Daten zwischen einem Hochgeschwindigkeits-Prozessor 31 und den einzelnen Eingabe/ Ausgabe-Einheiten über eine gemeinsame Sammelschiene f übertragen und die Eingabe/Ausgabe-Einheiten 21-1, 21-2,

030031/0581

-9- 295H26

21-m und η Kanäle in jeder der Einheiten werden durch einen Adressendekodierer 29 ausgewählt. Der Adressendekodierer 29 setzt des weiteren die oben erwähnte Auswahl durch einen Einheitsadressenschalter 28 ein. Die Einheiten können demgemäß auf irgendeinen Platz durch den Adressenschalter 28 geladen werden. Der Adressendekodierer 29 führt dann die Unterbrechung zur Übertragung der Säten auf der Basis einer Adresse aus, in der die von der gemeinsamen Sammelschiene f eingeführte Adresseninformation in Übereinstimmung mit einer Auswahleinstellung durch den Adressenschalter 28 ist. Ein Signal NMi auf der Ausgangsleitung e des Adressendekodierers 29 erzeugt eine solche Unterbrechung. Venn das Signal NHi erzeugt ist, überträgt der Mikroprozessor

1^ 24 sofort die Daten zu der gemeinsamen Sammelschiene f bedingungslos. Die Daten werden über einen Sammelschienentreiberempfänger 30 übertragen.

Die Hochgeschwindigkeits-Datenprozessoreinheit 31 ist direkt mit den Eingabe/Ausgabe-Einheiten IOU 21-1, 21-2, ... 21-m über eine gemeinsame Sammelschiene f gekoppelt. Ein Adreesenkodierer 32 gibt genau Zahlen 1 bis m der Eingabe/Ausgabe-Einheiten und Zahlen 1 bis η der Kanäle an. Die Aussendung und der Empfang der Daten unter Bezugnahme auf die gemeinsame Sammelschiene f werden über einen Sammelschienentreiberempfänger 33 ausgeführt. Ein Mikroprozessor 34 und ein BOM und RAM werden in etwa derselben Weise aufgebaut wie diejenigen der Eingabe/Ausgabe-Einheit. Die Inhalte der ROM sind jedoch verschieden.

Die Schnittstelle zwischen der Hochgeschwindigkeits-Datenprozessoreinheit 31 und einem Hochgeschwindigkeitsübertragungsweg g wird durch einen Treiberempfänger 36gebildet und gemultiplexte Signale (AG-Signale) werden zu einem (nicht gezeigten) Hochgeschwindigkeits-Modem

030031/0581

-ίο- 295U26

oder zu einer (nicht gezeigten) Datenübertragungsvorrichtung übertragen, die entsprechend den Empfehlungen X21 und X21 bis der CCITT aufgebaut ist.

Pig· 3A zeigt das Flußdiagramm eines Hauptprogramms. Parameter werden anfänglich durch den Wiederstart nach dem Schließen der Spannungsquelle eingestellt. Während der Anfangseinstellung werden alle notwendigen Bedingungen für das Verfahren wirksam gemacht, das für die nachfolgende Steuerung notwendig ist,und der Mikroprozessor ist zum Ausführen der Unterbrechung bereit.

Die allgemeinen Steuerungen werden alle auf der Basis einer Unterbrechung ausgeführt. Es gibt drei Arten von Unterbrechungen, nämlich iRQT (Unterbrechungsanforderung des Zeitgebers), iRQ (Unterbrechungsanforderung) 1-n und NMi (nichtbeherrschbare Unterbrechung) mit der folgenden Prioritätsordnung:

iRQT<C(iRQ1-n) < NMi .

iRQT ist eine Zeitgeberroutine, welche die Unterbrechungsverarbeitung für eine Selbstdiagnose auf der Basis verschiedener Zeitgeberverarbeitungen und einer einfachen Programmausführung bewirkt. iRQ1-n ist eine Aussende/Empfangs-Verarbeitung für jeden der Kanäle, welche die Verarbeitung entsprechend der entwickelten Unterbrechungsreihenfolge ausführt. Wenn die nächst· Unterbrechung während der Ausführung der Unterbrechung erzeugt wird, wartet iRQ1-n auf das Ende der vorangehenden Unterbrechungsverarbeitung. NMi ist eine Unterbrechungsverarbeitung, die in einer Vorstufe der Hochgeschwindigkeits-Datenprozessoreinheit angeordnet ist und welche die höchste Priorität hat. Die Unterbrechung durch NMi wird bedingungslos ausgeführt.

Nachdem die oben erwähnten Verarbeitungen ausgeführt worden sind, wartet der Mikroprozessor wieder bis zum Auftreten

030031/0581

295U26

der nächsten Unterbrechung. Die Verarbeitungen werden dann so ausgeführt, daß die Entwicklungsreihenfolge
der Unterbrechungen und der Prioritätsgrad beurteilt werden.

Fig. 3B zeigt eine Signalverarbeitungsroutine auf der

gemeinsamen Sammelschiene. Die Daten der gemeinsamen Sammelschiene werden durch die Entwicklung der Unterbrechung NMi gelesen. Um die Daten zu lesen, wird zuerst die Adresseninformation gelesen und dann wird die
Aussendung S oder der Empfang R beurteilt. Im Falle
der Aussendung werden die Daten in dem Senderpuffer, der ein Bereich zum zeitweiligen Speichern der Daten auf der Übertragungsseite in einem RAM des Mikroprozessors ist, übertragen und die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten der Unterbrechung RTi zu warten. Im Falle des Empfangs werden die Daten in dem Empfangepuffer gespeichert, der ein Bereich zum zeitweiligen Speichern der Daten auf der Empfangsseite in dem RAM des Mikroprozessors ist, und die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten der Unterbrechung zu warten.

Fig. 3C zeigt eine Aussende/Empfangs-Verarbeitungsroutine für jeden der Kanäle. Die Unterbrechungen der η Kanäle entwickeln sich in der Unterbrechung iRQ1-n. Es
ist jedoch nicht sicher, welcher Kanal eine Unterbrechung entwickeln kann. Venn sich die Unterbrechung entwickelt, wird eine Adresse in ein Indexregister
in dem Mikroprozessor eingesetzt. Dann werden die

Übertragungsdaten eingeführt. Die Arten der übertragung werden hier beurteilt und in drei Flußarten aufgeteilt. Der erste Fluß gilt für die Fälle einer exklusiv vorgesehenen Leitung LSD und von Telexsignalen des Typs A und Type C. Die Start-Stop-Regeneration (SSTSF) wird

an der Sendeseite ausgeführt. Der zweite Fluß dient für • den Fall von Telexsignalen des Typs B, die Tastenfeldsignale

030031/0581

.12- 295U26

KB sind. In diesem Fall werden Sendesignale SKB verarbeitet. Der dritte Fluß gilt für den Fall von Telexsignalen des Typs B, die Wählimpulse DL sind. In diesem Fall werden die Aussendesignale SDL verarbeitet.

Nachdem die Verarbeitungen beendet sind, erhält die Vorrichtung die Empfangsbetriebsart und führt die empfangenen Daten ein. Die Empfangsart wird beurteilt und in drei Flußarten aufgeteilt. Der erste Fluß gilt für den Fall der Start-Stop-Signale. In diesem Fall wird die Start-Stop-Begenerierung (RSTSP) auf der Empfangsseite ausgeführt und die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten der Unterbrechung (RTi) als Endbefehl zu warten. Der zweite Fluß ist für den Fall der Tastenfeldsignale in Telexsignalen des Typs B vorgesehen. In diesem Fall werden die empfangenen Signale (RKB) verarbeitet und die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten der Unterbrechung als Endbefehl zu warten. Der dritte Fluß gilt für den Fall von Wählimpulsen in Telexsignalen des Typs B. In diesem Fall werden die empfangenen Signale (RDL) verarbeitet und die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten einer Unterbrechung als Endbefehl zu warten.

Bei der Zeitteilmultiplexübertragungsvorrichtung nach der Erfindung, wie vorangehend beschrieben wurde, sind die Prozessoren getrennt in den Eingabe/Ausgabe-Einheiten angeordnet, um die Zuverlässigkeit des gesamten Systeme zu erhöhen und um neue Funktionen vorzusehen, die insoweit nicht ohne notwendige zusätzliche Hardware vorweggenommen sind. Die bei der Erfindung vorgesehne Software erleichtert es beispielsweise, den Start-Stop der Daten zu regenerieren, um die Telexsignale in einer Mischung der Typen A, B, C und D zu verarbeiten und eine Kodeverzerrung aus den Wählimpulsen oder den Tastenfeldsignalen des Type B für jeden der Kanäle in irgendeiner Kombination zu entfernen, als auch die Störung in den

030031/0581

295U26

Teilnehmerleitungen zu überwachen, die Kanäle zurückzuschleifen, die Polaritäten der Teilnehmerleitungssignale zu halten, wenn eine Störung in den Hochgeschwindigkeits-Ubertragungsleitungen aufgetreten ist, die Parität der Daten mit Paritätsbit zu prüfen, die Steuersignale in einem Ein-Band während der Aus-Leitungsperiode zu übertragen, Testsignale zu erzeugen, eine übermäßige Verzerrung in den Teilnehmerdaten aufzufinden, Geschwindigkeitsfehler aufzufinden und den Fehler für jede der Einheiten zu erkennen.

Nachfolgend werden die Wirkungen aufgeführt, die sich aus den Prozessoren ergeben, die für die Hochgeschwindigkeits-Datenverarbeitungsvorrichtung verwendet werden.

Die Empfehlung H101 der CCITT beschreibt sehr unterschiedliche Multiplexsysteme, d.h. die Alternative A und die Alternative B, aufgrund deren es notwendig ist, Punktionen entsprechend den beiden Systemen vorzusehen, 80 daß eine Verbindung zu irgendeinem Gegenteilnehmer ausgeführt werden kann. Gemäß den üblichen hardwareorientierten Systemen sind wenigstens zwei Arten von Hardware notwendig. Gemäß dem softwaregesteuerten System nach der Erfindung genügt jedoch eine einzige Art von

Hardware. Die entfernten Rückechleifkoden können

darüber hinaus ohne erforderliche zusätzliche Hardware erzeugt werden. Der Anstieg der Zahl der Funktionen ist von einem Anstieg der Zahl der Schritte für das Programm begleitet und daher muß die ROM-Kapazität erhöht werden. Dies ergibt jedoch keine große Belastung in bezug auf die äußeren Abmessungen und Kosten aufgrund des derzeitigen Fortschritts der LSI-Technologie. Die Hauptfunktionen der Mikroprozessoren, die für die Hochgeschwindigkeits-Datenverarbeitungevorrichtung verwendet werden, bestehen darin, die Daten mit niedriger Geschwindigkeit in Zeitspalte mit hoher Geschwindigkeit zu multiplexen und diese zu trennen, um Bahmenmuster zu erzeugen und •aufzufinden und die Synchronisation des Rahmens der

030031/0581

295H26

Alternative A und der Alternative B zu halten, entfernte Rückschleifkodes zu erzeugen und aufzufinden, die Einheiten selbst zu erkennen, Fehler in den Rahmenbits auf dem Hochgeschwindigkeits-Ubertragungsweg festzustellen und die Bits zu zählen.

Bei der Zeitteilmultiplexübertragungsvorrichtung der Erfindung werden MuItiplexverarbeitungsfunktionen in getrennter Weise angeordnet, um die Vorrichtung wirtschaftlicher aufzubauen, während eine erhöhte Zuverlässigkeit aufrechterhalten wird, was eine erhöhte Zahl von Funktionen ergibt und ermöglicht, daß die Funktionen ohne die Notwendigkeit der Änderung der Hardware geändert werden können. Darüber hinaus kann die Geschwindigkeit zur Verarbeitung von Hochgeschwindigkeitsdaten erhöht werden, um die Abmessung des Systems einfach zu erweitern, indem die Zahl der Eingabe/Ausgabe-Einheiten vergrößert wird. Folglich können gemäß der Erfindung die Eingabe/ Ausgabe-Einheiten eine höhere Intelligenz aufweisen, so daß die verschiedenen Anforderungen der Teilnehmer genügend zufriedengestellt werden können.

030031/0581

Claims

PATENTANWÄLTE

Orthstraße12 D-8000 München

FUJITSU LIMITED
No.1015, Kamikodanaka Nakahara-ku, Kawasaki-shi Kanagawa 211, Japan

Kokusai Denshin Denwa Co., Ltd.

3-2, Nishishinjuku 2-chome Shinjuku-ku, Tokyo 16O₁ Japan

Patentansprüche

Zeitteilmultiplexübertragungsvorrichtung, die Daten mit niedriger Geschwindigkeit und Telegraphiesignale von maximal η χ m Kanälen als Daten mit hoher Geschwindigkeit im Multiplexbetrieb auf der Basis eines Zeitteilsystems überträgt und welche die empfangenen Daten hoher Geschwindigkeit in Daten niedriger Geschwindigkeit und Telegraphiesignale trennt,
gekennzeichnet durch

m Einheiten von Eingabe/Ausgabe-Einrichtungen, von denen jede besteht aus einem Pegelumsetzerkreis zum Umsetzen des Teilnehmerleitungepegels von η Signalkanälen und eines inneren logischen Pegels, einem ersten Mikroprozessor zum Regenerieren des Start-Stops von η Signalkanälen und zum Regenerieren von Telexsignalen, einem programmierbaren Zeitgeberkreis zum Steuern der Unterbrechungszeit von η Signalkanälen in dem ersten Mikroprozessor, einem Unterbrechungssteuerkreis zum Bestimmen der Prioritätsordnung der Unterbrechung von η Signalkanälen in dem ersten Mikroprozessor, einem Einstellschalter zum Einstellen einer Selbstadresse zum Übertragen der Daten zu einem Zeitspalt, dem die Daten hoher Geschwindigkeit zugewiesen sind, einem Adressendekodierer zum Dekodieren von Adressensignalen von dem Einstellschalter

030031/0581

ORIGINAL INSPECTED

_₂_ 295U26

und einer gemeinsamen Sammelschiene und einem ersten Sammelschienentreiberempfänger zum Übertragen der Daten von dem ersten Mikroprozessor über die gemeinsame Sammelschiene, und

eine Hochgeschwindigkeit s-Datenverarbeitungseinrichtung, die besteht aus einem zweiten Mikroprozessor zum Multiplexen und Trennen von Signalen von maximal m χ η Kanälen, zum Erzeugen und Feststellen der Rahmenmuster und zum Halten des Synchronisierrahmens und zum Erzeugen von Adressen der m χ η Kanäle, einem Adreseenkodierer zum Kodieren von Adressensignalen des zweiten Mikroprozessors und einem zweiten Sammelschienentreiberempfänger zum Übertragen der Daten von dem zweiten Mikroprozessor zu jeder der Eingabe/Ausgabe-Einrichtungen über die gemeinsame Sammelschiene.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Prioritätsordnung der Unterbrechung der η Signalkanäle in dem ersten Mikroprozessor

iHQT < (iRQi - n) < HMi

ist, worin iRQT eine Unterbrechungsanforderung des Zeitgebers, 1RQ1 - η eine Unterbrechungsanforderung des Kanals 1 bis η und NMi eine nichtbeherrschbare Unterbrechung bezeichnet.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß beim Auftreten einer Unterbrechung NMi der erste Mikroprozessor die Daten von der gemeinsamen Sammelschiene liest und beurteilt, ob die Daten die Auesendung oder den Empfang betreffen, daß die Auesendedaten, die in einem Sendepuffer auf der Sendeaeite in einem RAM des ersten Mikroprozessors gespeichert sind, ausgesandt werden und die Vorrichtung in den Zustand zum Warten auf das Auftreten einer Unterbrechung zurückkehrt, und daß die Empfangsdaten auf der Smpfangsseite in einem RAM des ersten Mikroprozessors gespeichert

030031/0581

-j>'-_n 295U26

werden und die Vorrichtung in den Zustand zum Warten auf das Auftreten einer Unterbrechung zurückkehrt.
4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß beim Auftreten der Unterbrechung iRQl - η die Adresse der Unterbrechung in ein Indexregister des ersten Mikroprozessors eingesetzt wird und daß die Aussendedaten in den ersten Prozessor eingebracht werden und die Daten in einen ersten Fluß, d.h. eine exklusiv vorgesehene Leitung LSD und Telexsignale des Typs A und des Typs C, einen zweiten Fluß, d.h. Telexsignale des Typs B, die Taatenfeldsignale KB sind, und einen dritten Fluß, d.h. Telexsignale des Type B, die Wählsignale DL sind, geteilt werden, daß für den ersten Fluß eine Start-Stop-Regenerierung auf der Sendeseite ausgeführt wird, daß für den zweiten Fluß die Sendesignale KB verarbeitet werden, daß für den dritten Fluß die Sendesignale DL verarbeitet werden, daß nach der Beendigung dieser Verarbeitungen die Torrichtung die Empfangsbetriebsart annimmt und die empfangenen Daten einführt, daß die empfangenen Daten in einen ersten FIuB, d.h. den Fluß für die Start-Stop-Signale, einen zweiten Fluß, d.h. Tastenfeldsignale in Telexsignalen des Typs B,und in einen dritten Fluß, d.h. Wihlimpulae in Telexsignalen des Typs B, aufgeteilt werden, daß für den ersten Fluß die Start-Stop-Regenerierung an der Empfangsseite ausgeführt wird, daß für den zweiten Fluß die empfangenen Signale KB verarbeitet werden und daß für den dritten Fluß die empfangenen Signale DL verarbeitet werden, und daß nach Beendigung dieser Verarbeitungen die Vorrichtung in den Zustand zum Warten auf das Auftreten einer Unterbrechung als Endbefehl zurückkehrt.

030031/0581