DE10085335B4 - Dynamische Paritätsinversion für I/O-Verbindungen - Google Patents

Abstract

Ein Betriebsverfahren für sendende und empfangende Teilnehmer, die mit einem Bus gekoppelt sind, umfassend:
Senden von Daten zusammen mit einer Datenparität, die unter Verwendung einer Datenparitätsfunktion codiert ist, über den Bus von dem sendenden Teilnehmer zu dem empfangenden Teilnehmer;
Anlegen eines STOP-Signals auf den Bus durch den empfangenden Teilnehmer, wobei das STOP-Signal durch den sendenden Teilnehmer unerfaßt bleibt;
Wegnehmen des STOP-Signals, wobei der empfangende Teilnehmer zumindest durch das Anforderungssignal so konfiguriert ist, daß er eine Kopfteilparität, die mit einer Kopfteilparitätsfunktion codiert ist, von dem sendenden Teilnehmer anschließend zu empfangen erwartet;
Erzeugen eines Synchronisationsfehlersignals in Erwiderung dessen, daß der sendende Teilnehmer damit fortfährt, Daten zusammen mit der Datenparität über den Bus von dem sendenden Teilnehmer zu dem empfangenden Teilnehmer zu senden.

Description

• Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet der elektronischen Fehlererfassung; insbesondere auf die Erfassung von Fehlern in Systemen, die Daten und Informationen zwischen mit einem Bus, einer Datenverbindung oder einer anderen Art einer Eingabe/Ausgabe(I/O)-Verbindung gekoppelten Teilnehmern übertragen.
• Hersteller von Halbleiterbauelementen sehen sich einem konstanten Zwang ausgesetzt, die Anzahl der Verbindungen zu reduzieren, insbesondere bei Chipssatzplattformen, die mehrere Halbleiterbauelemente umfassen, die auf einer üblichen gedruckten Schaltungsplatine miteinander verbunden sind. Da die Anzahl der Pins ein Hauptkostenfaktor der Verbindungen zwischen den Chips ist, ist es wünschenswert, solche Verbindungen schnell und schmal auszuführen. Dies führte zu der Entwicklung von Bauelementen, die weniger Pins aufweisen, sowie Pins, die Signale sehr schnell übermitteln können.
• Ein dieses Problem angehender Vorschlag besteht darin, einen Halbduplexbus mit einer verteilten Zuteilungsentscheidung für I/O-Verbindungen zu benutzen, die entwickelt sind, um I/O-Hubs und Peripheriekomponentenschnittstellen(PCI)-Brücken (z.B. Südbrücken) mit der Speicher-Hub-Steuereinrichtung (z.B. der Nordbrücke) zu verbinden. Es ist gut bekannt, daß bei einem Vollduplexbus der Verkehr bidirektional fließen kann, nämlich gleichzeitig über separate Sätze von Drähten. Ein Halbduplexbus ist einer, bei welchem es eine einzige Spur des Verkehrs gibt (d.h. einen Satz von Drähten), die in Übereinstimmung mit irgendeiner Art eines Zeitmultiplexschemas gemeinsam benutzt wird.
• Ein übliches Verfahren, um eine Synchronisation auf einem Halbduplexbus zu erreichen, verwendet einen globalen Takt, auch häufig als gemeinsamer oder Basistakt bezeichnet.
• Jeder mit dem Bus gekoppelte Teilnehmer hat üblicherweise seine eigene zugehörige Anforderungssignalleitung (REQ), die verwendet wird, um den Besitz des Busses zu erlangen. Im Falle der Synchronisation über einen globalen Takt führt jeder Teilnehmer den gleichen Arbitrierungsalgorithmus aus; er legt sein Anforderungssignal an, um seine Anforderung an einen fernen Teilnehmer zu übermitteln; das von dem fernen Teilnehmer angesteuerte Anforderungssignal wird abgetastet; und dann wird auf der Grundlage der lokalen und fernen Anforderungen ausgewählt, welchem Teilnehmer der Besitz zu gewähren ist.
• Bei einem vorgeschlagenen Entwurf wird ein zusätzliches Steuersignal für die Flußsteuerung benutzt (d.h. ein STOP-Signal) sowie ein zusätzliches Signal zum Sichern der Datenintegrität (d.h. ein PARITÄTS-Signal). Das STOP-Signal wird von dem empfangenden Teilnehmer angelegt, um den sendenden Teilnehmer in Fällen, wie beispielsweise einem Pufferüberlauf an dem empfangenden Ende, zu drosseln. Das PARITÄTS-Signal codiert eine Parität zur Erfassung von Fehlern in den Datensignalen.
• Aus der US 4 346 474 ist ein Verfahren zum Erfassen von Synchronisationsfehlern unter Verwendung eines Paritäts-Signals bekannt, das auf einer separaten Paritätsleitung anliegt. Das Paritätssignal wird zwischen aufeinander folgenden Daten jeweils zwischen gerader und ungerader Parität gewechselt.
• Die US 5 570 379 beschreibt ein Verfahren, bei dem ein Signalstrom in einer ersten Halbperiode mit einer gerader bzw. ungerader Parität und in der zweiten Halbperiode mit einer zur ersten invertierten Parität codiert wird.
• Die DE 197 33 748 A1 schlägt vor, Datenblöcken in Datenströmen von zugehörigen Synchronisationsblöcken anhand der Parität zu unterscheiden.
• Die Paritätscodierung ist eine gut bekannte Technik, die verwendet wird, um es einem empfangenden Teilnehmer zu ermöglichen, einen Fehler in den empfangenen Daten zu erfassen. Jedoch ist die Paritätscodierung bei der Erfassung einer Fehlsynchronisation der Teilnehmer infolge von Fehlern in den Steuersignalen (z.B. REQ und STOP) beschränkt. Dies kann beispielsweise zu einer Fehlinterpretation von Daten als Kopfteilinformationen oder von Kopfteilinformationen als Daten führen. Bei der Situation, bei der Daten fehlerhaft als Kopfteilinformationen interpretiert werden, können fehlerhafte Daten zu einer falschen Adresse geschrieben werden. Ein Beispiel eines solchen Szenariums ist, daß das STOP-Signal, das von dem empfangenden Teilnehmer angelegt wird, von dem sendenden Teilnehmer unerfaßt bleibt, möglicherweise infolge eines fehlerhaften Pins oder einer intermittierenden Unterbrechung in dem Verbinder. So kann eine Zerstörung der Datendateien auftreten, bevor die sich aus dem ursprünglichen Fehler ergebende Inkonsistenz erfaßt wird.
• Es ist Aufgabe der Erfindung ein Fehlererfassungsschema für I/O-Verbindungen bereitzustellen, das eine Fehlsynchronisation zwischen Teilnehmern trotz möglicher Ausfälle in den Steuersignalen erfaßt.
• Diese Aufgabe wird erfindungsgemäß durch ein Betriebsverfahren gemäß Anspruch 1 sowie eine Einrichtung gemäß Anspruch 7 gelöst.
• Die vorliegende Erfindung ist vollständiger aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen zu verstehen, welche jedoch nicht in einem die Erfindung auf die gezeigten speziellen Ausführungsbeispiele ein schränkenden Sinne verstanden werden sollten, sondern lediglich der Erläuterung und dem besseren Verständnis dienen.
• 1 ist eine schematische Darstellung eines Verbindungssystems in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung, bei welchem ein Paar von Teilnehmern Informationen über einen geteilten Bus austauscht.
• 2 veranschaulicht die verschiedenen Signalleitungen, welche den gemeinsam benutzten Bus gemäß 1 bilden.
• 3 veranschaulicht ein Format zum Übertragen von Informationen zwischen sendenden und empfangenden Teilnehmern in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
• 4A und 4B zeigen ein mögliches Szenarium, bei dem Steuersignalfehler gemäß einem Ausführungsbeispiel der vorliegenden Erfindung erfaßt werden.
• DETAILLIERTE BESCHREIBUNG
• Es werden ein System zur Informationsübertragung und ein Betriebsverfahren beschrieben. In der folgenden Beschreibung werden zahlreiche Details angegeben, wie beispielsweise spezielle Datengrößen, Algorithmen, Signalleitungen, etc., um ein besseres Verständnis der Erfindung zu erreichen. Für einen Fachmann ist es jedoch klar, daß diese speziellen Details nicht benötigt werden, um die vorliegende Erfindung auszuführen.
• Es wird auf 1 Bezug genommen, in der ein Verbindungssystem gezeigt ist, das ein Paar Busteilnehmer (A und B) umfaßt, die mit einem gemeinsamen Bus 10 gekoppelt sind. Jeder mit dem Bus gekoppelte Teilnehmer führt exakt den gleichen verteilten Arbitrierungsalgorithmus durch. Bei einem Ausführungsbeispiel kann der Bus 10 beispielsweise einen Halbduplexbus mit verteilter Arbitrierung sein. Beide Teilnehmer überwachen ihre Anforderungs(REQ)-Signale, um festzustellen, ob ein Anforderungssignal von einem fernen Teilnehmer eintraf. Die REQ-Signale werden von den Teilnehmern benutzt, um den Besitz des Busses zur Übertragung von Daten und Informationen zu erlangen. Operationen auf dem Bus 10 werden durch ein gemeinsames oder globales Taktsignal, d.h. CLK, synchronisiert.
• Der Bus 10 kann außerdem zusätzliche Steuersignale zur Flußkontrolle und Paritätssignale für die Datenintegrität enthalten. Die Darstellung gemäß 2 zeigt eine mögliche Implementierung, bei der der Bus 10 Datensignalleitungen 12, Paritätssignalleitungen 13 und eine Taktsignalleitung 14 umfaßt. Paritätssignalleitungen sind eine gut bekannte Technik zum Erfassen von Datenübertragungsfehlern. Typischerweise wird ein Datenpaket, das einen Bus entlang gesendet wird, in eine Anzahl diskreter Einheiten unterteilt, wobei jede Einheit in eine Taktperiode oder einen Taktimpuls paßt. In derartigen Fällen wird eine Paritätsüberprüfung üblicherweise nach jeweils 8 oder 16 Bits pro Basistakt der Daten (z.B. 128 Datenbits pro Basistakt für eine 16 Bit breite Verbindung) ausgeführt.
• Obwohl die Paritätsüberprüfung eine exzellente Technik zum Erfassen von Datenübertragungsfehlern ist, ist sie bei der Erfassung einer Fehlsynchronisation der Teilnehmer infolge von Fehlern zwischen verteilten Arbitern eingeschränkt. Zusätzliche Parität auf den Steuerleitungen kostet wertvolle Pins. Um schnell Synchronisationsfehler zwischen verteilten Arbitern zu erfassen, implementiert die vorliegende Erfindung eine differierende Paritätsfunktion in Abhängigkeit von der Art der in dem Basistakt codierten Informationen.
• Gemäß der vorliegenden Erfindung werden dann, wenn ein sendender Teilnehmer Daten in dem Basistaktsignal sendet, außerdem unter Verwendung einer Datenparitätsfunktion codierte Paritätsinformationen auf den Paritätssignalleitungen gesendet. In dem Fall, in dem der sendende Teilnehmer Kopfteilinformationen in einem gegebenen Basistaktsignal sendet, werden unter Verwendung einer Kopfteilparitätsfunktion codierte Paritätsinformationen auf den Paritätssignalleitungen gesendet. (Mit dem Stand der Technik vertraute Praktiker erkennen, daß in jedem gemeinsamen oder Basistakt, welcher ausschließlich zur Synchronisation verwendet wird, es üblicherweise einen Datentakt gibt, welcher signifikant schneller läuft, z.B. bei dem Vierfachen, Achtfachen, etc.).
• 3 veranschaulicht das Konzept der dynamischen Paritätsumschaltung. Die schematische Darstellung gemäß 3 zeigt auf den Datenleitungen gesendete Kopfteilinformationen gefolgt von den tatsächlichen Daten, die auch als der "Nutzlast"-Abschnitt der Übertragung bezeichnet werden. wenn der sendende Teilnehmer Kopfteilinformationen auf den Datenleitungen sendet, sendet er außerdem Paritätsinformationen, die unter Verwendung der Kopfteilparitätsfunktion codiert worden sind, auf den Paritätssignalleitungen. Wenn der sendende Teilnehmer andererseits Daten auf den Datensignalleitungen sendet, sendet er außerdem unter Verwendung der Datenparitätsfunktion codierte Paritätsinformationen auf den Paritätssignalleitungen.
• Auf der Grundlage des verteilten Arbiters und des Zustands der Steuersignale weiß der empfangende Teilnehmer stets die Art der Informationen, die er bei einem gegebenen Basistakt zu empfangen erwartet. So kann der empfangende Teilnehmer verfolgen, welche Art der Paritätsfunktion zur Fehlererfassung verwendet werden soll. Wenn beispielsweise der empfangende Teilnehmer Daten in einem gegebenen Basistakt erwartet, verwendet er die Datenparitätsfunktion, um die empfangenen Signale auf den Paritätsleitungen zu decodieren; wenn andererseits der empfangende Teilnehmer in einem Basistakt Kopfteilinformationen erwartet, verwendet er die Kopfteilparitätsfunktion.
• Um das Auftreten einer Umkehr auf dem Halbduplexbus oder der Halbduplexverbindung anzuzeigen (d.h., daß der Daten- oder Informationsfluß zwischen dem Sender und dem Empfänger seine Richtung umkehrt), kann ein leerer Basistakt in den Übertragungsfluß eingefügt werden, wie es ebenfalls in 3 gezeigt ist.
• Das dynamische Ändern der Paritätsfunktion auf die oben beschriebene Weise gestattet eine schnelle Erfassung irgendwelcher Quellen der Fehlsynchronisation zwischen dem Sender und dem Empfänger. Im Endeffekt schafft die dynamische Paritätsfunktion einen einfachen aber noch eleganten Weg zum Erfassen von Fehlern in Steuersignalen. Die Erfindung vermeidet folglich die Notwendigkeit, eine komplizierte Protokollüberprüfung an Steuersignalleitungen, wie beispielsweise REQ und STOP, durchzuführen. Darüber hinaus beseitigt sie das Erfordernis für eine zusätzliche Paritätsüberprüfung (welche teure Pins erfordern würde) an den Steuersignalleitungen.
• Ein möglicher Weg, die Datenparitätsfunktion und die Kopfteilparitätsfunktion in eine Beziehung zueinander zu bringen, besteht in einer Inversion. Bei einer solchen Implementierung ist die Datenparitätsfunktion einfach die Inversion oder Umkehrung der Kopfteilparitätsfunktion und umgekehrt. Somit wird dieses Ausführungsbeispiel der vorliegenden Erfindung als dynamische Paritätsinversion bezeichnet.
• Um besser zu verstehen, wie das dynamische Paritätsschema gemäß der vorliegenden Erfindung bei der Erfassung von Synchronisationsfehlern nützlich ist, sei das in den 4A und 4B gezeigte Beispiel betrachtet. Es sei angenommen, daß ein sendender Teilnehmer (Teilnehmer A) sich im Prozeß des Sendens von Daten an einen empfangenden Teilnehmer (Teilnehmer B) über einen I/O-Verbinder 20 befindet. Ferner sei angenommen, daß beide Teilnehmer synchronisiert sind; d.h. Teilnehmer A hat die Datenparitätsfunktion, p(x), codiert, und Teilnehmer B verwendet die gleiche Paritätsfunktion, d.h. p(x), zu Decodierungszwecken. An irgendeinem Zeitpunkt benachrichtigt der empfangende Teilnehmer (Teilnehmer B) den sendenden Teilnehmer (Teilnehmer A), daß er nicht mehr weitere Daten aufnehmen kann. Teilnehmer B führt dies aus, indem er das STOP-Signal anlegt.
• Normalerweise hält der Teilnehmer A die Datenübertragung an, sobald er das STOP-Signal empfängt. Wenn jedoch der Teilnehmer A niemals das STOP-Signal empfängt, wie es infolge einer fehlerhaften Verbindung, eines gebrochenen Pins, einer fehlerhaften Logik, etc. auftreten kann (durch die unterbrochene Leitung 23 in 4A veranschaulicht), so wird er damit fortfahren, Daten über den I/O-Verbinder zu senden. Diese Daten werden selbstverständlich niemals durch den Teilnehmer B empfangen und gehen verloren. Mit anderen Worten, der Teilnehmer B ist im Grunde genommen ausgeschaltet und der Teilnehmer A fährt damit fort, Daten über die Verbindung zu senden, nicht wissend, daß der Teilnehmer B angehalten wurde. Sobald der Teilnehmer B das STOP-Signal wegnimmt, könnte er fehlerhafterweise die nächsten durch den Teilnehmer A gesendeten Daten als Kopfteil interpretieren (d.h., es könnte sein, daß die Datenparität keinen Fehler anzeigt). Ein mögliches Ergebnis besteht darin, daß Daten zu einem falschen Ort geschrieben werden könnten, bevor irgendeine Art des Protokollfehlers schließlich auftritt und die Operationen beendet.
• 4B zeigt das gleiche Szenarium mit dynamischer Parität. In 4B ist der Zustand des Arbiters gezeigt, unmittelbar nachdem der Teilnehmer B das STOP-Steuersignal wegnimmt (d.h., das Stoppen der Übertragung beendet). An diesem Punkt ist die erste Übertragung, die der Teilnehmer B zu empfangen erwartet, ein durch Kopfteilinformationen eingeleitetes Datenpaket. Folglich verwendet er die Kopfteilparitätsfunktion, h(x), zum Decodieren der empfangenen Paritätssignale. Teilnehmer A fährt aber damit fort, Daten zusammen mit Paritätsinformationen zu senden, die unter Verwendung der Datenparitätsfunktion codiert worden sind. Wenn Teilnehmer A die Paritätssignale unter Verwendung der h(x)-Funktion decodiert, wird der Synchronisationsfehler sofort sichtbar. So werden niemals Daten zu einem falschen Ort geschrieben.
• Der aktuelle Mechanismus, über welchen der Synchronisationsfehler erkannt wird, kann zwischen verschiedenen Systemen variieren. Eine Möglichkeit besteht beispielsweise darin, ein einfaches Flag zu verwenden, das von dem Code immer dann gesetzt wird, wenn eine Differenz zwischen den Paritätsfunktionen erfaßt wird.
• Praktikern auf dem Gebiet ist es klar, daß das Erfassen dieser Arten von Synchronisationsfehlern wichtig ist, um ein versehentliches Überschreiben von Speicher mit fehlerhaften Daten zu verhindern. Es ist ferner klar, daß die vorliegende Erfindung auf ein beliebiges System Anwendung findet, bei welchem eine Informationsübertragung zwischen zwei fernen Teilnehmern synchronisiert wird und beide gemäß demselben Arbitrierungsalgorithmus arbeiten.

Claims (11)

1. Ein Betriebsverfahren für sendende und empfangende Teilnehmer, die mit einem Bus gekoppelt sind, umfassend: Senden von Daten zusammen mit einer Datenparität, die unter Verwendung einer Datenparitätsfunktion codiert ist, über den Bus von dem sendenden Teilnehmer zu dem empfangenden Teilnehmer; Anlegen eines STOP-Signals auf den Bus durch den empfangenden Teilnehmer, wobei das STOP-Signal durch den sendenden Teilnehmer unerfaßt bleibt; Wegnehmen des STOP-Signals, wobei der empfangende Teilnehmer zumindest durch das Anforderungssignal so konfiguriert ist, daß er eine Kopfteilparität, die mit einer Kopfteilparitätsfunktion codiert ist, von dem sendenden Teilnehmer anschließend zu empfangen erwartet; Erzeugen eines Synchronisationsfehlersignals in Erwiderung dessen, daß der sendende Teilnehmer damit fortfährt, Daten zusammen mit der Datenparität über den Bus von dem sendenden Teilnehmer zu dem empfangenden Teilnehmer zu senden.
2. Das Verfahren nach Anspruch 1, ferner umfassend: Senden eines Kopfteils zusammen mit der Kopfteilparität über den Bus von dem sendenden Teilnehmer zu dem empfangenden Teilnehmer vor dem Senden der Daten zusammen mit der Datenparität.
3. Das Verfahren nach Anspruch 2, ferner umfassend: Anlegen eines Anforderungssignals durch den sendenden Teilnehmer, um den Besitz des Busses zu erlangen, vor dem Senden des Kopfteils zusammen mit der Kopfteilparität.
4. Das Verfahren nach Anspruch 2, wobei die Kopfteilparitätsfunktion eine Invertierte der Datenparitätsfunktion ist.
5. Das Verfahren nach Anspruch 1, wobei der Bus Daten-, Paritäts- und Taktsignalleitungen umfaßt.
6. Das Verfahren nach Anspruch 5, wobei der Bus ferner REQ- und STOP-Steuersignalleitungen umfaßt.
7. Eine Einrichtung mit einem Bus, einem sendenden und einem empfangenden Teilnehmer, die mit dem Bus zum senden und empfangen von Signalen gekoppelt sind, wobei der sendende Teilnehmer so ausgebildet ist, daß er Kopfteile zusammen mit einer unter Verwendung einer Kopfteilparitätsfunktion codierten Kopfteilparität und Daten zusammen mit einer unter Verwendung einer Datenparitätsfunktion codierten Datenparität als Signale an den empfangenden Teilnehmer senden kann, wobei der empfangende Teilnehmer so ausgebildet ist, daß er ein STOP-Signal an den Bus anlegen und ein angelegtes STOP-Signal wegnehmen kann, und, daß er ein nach Wegnahme des STOP-Signals ein als erstes von dem sendenden Teilnehmer empfangenes Signal mit einer Kopfteilparitätsfunktion decodiert und in Abhängigkeit von dem Ergebnis ein Synchronisationsfehlersignal erzeugen kann.
8. Eine Einrichtung nach Anspruch 7, wobei der sendende Teilnehmer so ausgebildet ist, daß er vor einem Senden von einem Kopfteil zusammen mit einer Kopfteilparität zum Erlangen des Besitz des Busses ein Anforderungssignals anlegen kann.
9. Eine Einrichtung nach Anspruch 8, wobei die Kopfteilparitätsfunktion eine Invertierte der Datenparitätsfunktion ist.
10. Eine Einrichtung nach Anspruch 7, wobei der Bus Daten-, Paritäts- und Taktsignalleitungen aufweist.
11. Eine Einrichtung nach Anspruch 10, wobei der Bus ferner REQ- und STOP-Steuersignalleitungen ausweist.