DE2951426C2 - Zeitmultiplexübertragungsvorrichtung - Google Patents
ZeitmultiplexübertragungsvorrichtungInfo
- Publication number
- DE2951426C2 DE2951426C2 DE2951426A DE2951426A DE2951426C2 DE 2951426 C2 DE2951426 C2 DE 2951426C2 DE 2951426 A DE2951426 A DE 2951426A DE 2951426 A DE2951426 A DE 2951426A DE 2951426 C2 DE2951426 C2 DE 2951426C2
- Authority
- DE
- Germany
- Prior art keywords
- signals
- data
- microprocessor
- interruption
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
Die Erfindung betrifft eine Zeitteilmultiplexübertragungsvorrichtung
nach dem Oberbegriff des Patentanspruchs 1.
Systeme zum Übertragen vieler Daten mit niedriger Geschwindigkeit und mit hoher Geschwindigkeit auf der Basis eines Zeitteilmultiplexsystems können in ein Zeichenmultiplexsystem zum Multiplexen der Daten, die Zeichen beachten, und in ein Bitmultiplexsystem zum Multiplexen der Daten auf der Basis von Biteinheiten geteilt werden. Bei dem ersteren System werden die Daten gemultiplext, nachdem die Zeichen empfangen worden sind, die durch ein Startbit und ein Stopbit eingesetzt sind. Deshalb wird unvermeidlich eine Verzögerung von zwei oder mehr Zeichen während der Aussendung und des Empfangs erzeugt. Dieses System ist somit nicht für Anwendungen geeignet, bei denen eine minimale Verzögerung gefordert wird, wie bei der Übet tragung von Telex vermittlungssignalen. Demgemäß verwendet CClTT ein Multiplexsystem auf der Basis von Biteinheiten und hat bereits eine Empfehlung R101 ausgegeben.
Systeme zum Übertragen vieler Daten mit niedriger Geschwindigkeit und mit hoher Geschwindigkeit auf der Basis eines Zeitteilmultiplexsystems können in ein Zeichenmultiplexsystem zum Multiplexen der Daten, die Zeichen beachten, und in ein Bitmultiplexsystem zum Multiplexen der Daten auf der Basis von Biteinheiten geteilt werden. Bei dem ersteren System werden die Daten gemultiplext, nachdem die Zeichen empfangen worden sind, die durch ein Startbit und ein Stopbit eingesetzt sind. Deshalb wird unvermeidlich eine Verzögerung von zwei oder mehr Zeichen während der Aussendung und des Empfangs erzeugt. Dieses System ist somit nicht für Anwendungen geeignet, bei denen eine minimale Verzögerung gefordert wird, wie bei der Übet tragung von Telex vermittlungssignalen. Demgemäß verwendet CClTT ein Multiplexsystem auf der Basis von Biteinheiten und hat bereits eine Empfehlung R101 ausgegeben.
Bei einer Zeitteilmultiplexübertragungsvorrichtung dieser Art ist es, da der wirtschaftliche Gesichtspunkt
sehr beachtet wird, in der Praxis hingenommen worden, daß eine ein/ige Schaltung verwendet wird, indem
dieselben Verarbeitungsfunktionen in Kanälen mit niedriger Geschwindigkeit konzentriert werden.
Der oben erwähnte Schaltungsaufbau für eine
Der oben erwähnte Schaltungsaufbau für eine
bekannte Zeitteilmultiplexübertragungsvorrichtung ist
in der Lage, ein relativ wirtschaftliches System zu erstellen, wenn die Geschwindigkeit der Eingangsdaten
und die Zeichenausbildungen die gleichen sind oder sehr beschränkt sind, wenn alle / Kanäle ausgenutzt werden
sollen, oder wenn die Zuverlässigkeit des gesamten Systems kein wichtiges Anliegen ist.
Es ist jedoch schwierig, den Start-Stop-Regenerierkreis
mit Hardware aufzubauen, wenn es notwendig ist, die Datensignale mit einer Geschwindigkeit zwischen
50 bis 300 Baud und mit einer Zeichenstruktur von 7,5 bis 11 Einheiten zu kombinieren, oder wenn die
Kombination wahrscheinlich geändert wird, wie dies durch die Alternative B in der Empfehlung R 101 der
CCITT gefordert ist
Auch wenn der oben erwähnte Teil durch Softwaretechnik verarbeitet wird, ergeben zu viele Kanäle eine
Begrenzung der Verarbeitungsgeschwindigkeit eines Universalprozessors, es sei denn, daß ein teurer und
besonders entworfener Prozessor mit hoher Geschwindigkeit verwendet wird. Auch wenn des weiteren das
Programm eines Kanals geändert werden soll, ist es notwendig, das gesamte Programm zu ändern.
Die Vergrößerung der Abmessung der Schaltung des gemeinsamen Teils verringert des weiteren unvermeidlich
die Zuverlässigkeit des Systems. Wenn es notwendig ist, eine hohe Zuverlässigkeit aufrechtzuerhalten,
ist es erforderlich, ein Doppelschaltungssystem aufzubauen, das bewirkt, daß die Abmessung der
Vorrichtung vergrößert wird, und das auch bewirkt, daß die Anfangsaufbaukosten mit geringeren Kanalzahlen
hoch werden.
Der Erfindung liegt die Aufgabe zugrunde, die Nachteile des Stands der Technik zu vermeiden und eine
Mehrfunktions-Zeitteilmultiplexübertragungsvorrichtung mit getrennter Verarbeitung auf der Basis von
Mehrprozessoren zu erstellen, das in der Lage ist, eine leichtere Programmiereinrichtung zum Lösen der oben
erwähnten Nachteile zu schaffen, während eine verbesserte Systemzuverlässigkeit aufrechterhalten
wird, die niedrige Anfangskosten hat und die einen ausreichenden Ausbau des Systems vorsieht.
Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Anspruchs 1. Weiterbildungen der
Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird beispielhaft atihand der Zeichnung
beschrieben, in der sind
Fig. 1 ein Blockschaltbild einer bekannten Zeitteilmultiplexübertragungsvorrichtung,
Fig.2 ein Blockschaltbild einer Zeitteilmultiplexübertragungsvorrichtung
einer Ausführungsform der Erfindung und
F i g. 3A, 3B und 3C Flußdiagramme der Software der Mikroprozessoren, die bei den in Fig. 2 gezeigten
Eingabe/Ausgabe-Einheiten verwendet werden.
Fig. 1 zeigt nur den Sendeteil der Vorrichtung, während der Empfangsteil praktisch in derselben Weise
mit der Ausnahme ausgebildet ist, daß die Daten in umgekehrter Richtung fließen.
In Fig. 1 bezeichnen 1-1, 1-2,... WTeilnehmerdatensignale
der / Kanäle. Der Teilnehmerpegel dieser Signale kann in einen gewünschten Pegel, beispielsweise
einen TTL-Pegel, durch die Pegelumsetzerkreise der
einzelnen Eingabe/Ausgabe-Einheiten 2-1, 2-2 2-1
umgesetzt werden. Die einzelnen Ausgangssignale 3-1,
3-2, ..., 3-/ werden durch einen ODER-Kreis 4 gesammelt und zu tfinem Start-Stop-Regenerierkreis 5
geführt, der den Start-Stop der / Kanäle im Zeitteilbetrieb regeneriert und eine Kodeverzerrung aus den
Signalen entfernt.
Das Ausgangssignal des Start-Stop-Regenerierkreises 5 wird zu einem Rahmensynchronisierkreis 6 geführt
und gezeitteilmultiplext Ein Rahmenmuster wird dem Ausgangssignal des Start-Stop-Regenerierkreises 5 in
dem Rahmensynchronisierkreis 6 hinzugefügt Das Ausgangssignal des Rahmensynchronisierkreises 6 wird
als Mujtiplexsignal (AG-Signal) 7 zu einem (nicht dargestellten) Modulator/Demodulator gesandt
Andererseits wird ein Bitzähler 8 für jeden Rahmensynchronisierimpuls
ausgelöst, zählt die Bits in den Rahmen und sendet ein Ausgangssignal zu einem Adressenerzeugungskreis 9 aus, der eine Adresseninformation
eines Kanals der Daten, die eingegeben werden sollen, erzeugt Ein Verteilerkreis 10 dekodiert die
Adresseninformation von dem Adressenerzeugungskreis 9 und erzeugt Abtastimpulse, die zu den einzelnen
Eingabe/Ausgabe-Einheiten 2-1, 2-2, .... 2-1 über
Μ Leitungen 11-1, 11-2, ... lWvertea werden, und die
Daten werden durch die Abtaslinipuise gelesen.
Wenn es jedoch notwendig ist die Datensignale einer Geschwindigkeit zwischen 50 bis 300 Baud mit einer
Zeichenstruktur von 7,5 bis 11 Einheiten zu kombinieren,
oder wenn die Kombination wahrscheinlich geändert werden soll, wie es durch die Alternative Z? der
Empfehlung R 101 der CCITT gefordert wird, ist es kompliziert den Start-Stop-Regenerierkreis mit Hardware
zu programmieren.
Gemäß F i g. 2 haben die Eingabe/Ausgabe-Einheiten lOU 21-1, 21-2, ... 21-m die Funktion, η Kanäle von
Teilnehmerleitungssignalen zu verarbeiten. Die Eingabe/Ausgabe-Einheit 21-1 wird nachfolgend beschrieben.
Teilnehmersignale a-1, a-2, ... a-n der η Kanäle aus
bipolaren Stromsignalen oder Spannungssignalen in Übereinstimmung mit der Empfehlung V 28 der CCITT
werden auf einem Referenzpegel durch einen Eingangspegeiumsetzer 22 aufgeteilt und in eineii TTL-Pegel
umgesetzt. In gleicher Weise setzt ein Ausgangspegelumsetzer 23 den TTL-Pegel in notwendige elektrische
Sig.ialpegel b-\, b-2,... b-n der η Kanäle um und sendet
diese zu den Teilnehmern.
Ein Mikroprozessor 24 ist mit einem ROM und RAM 25 über eine innere Sammelschiene gekoppelt um
dadurch ein Programm auszuführen, das in den ROM mit dem RAM als Hauptspeicherelemente geschrieben
ist. Unter dem Gesichtspunkt der Geschwindigkeit kann der obige Prozeß ausreichend unter Verwendung von
Universalvorrichtungen ausgeführt werden. Abtasttakte
so der η Kanäle können zu einem programmierbaren
Zeitgeber 26 zum Anfangszeitpunkt gegeben werden, um jedem der Kanäle be· jeder Periode zu entsprechen.
Deshalb können gerade andere Daten als die einer Standardgeschwindigkeit leicht angepaßt werden.
Bezugsabtastimpulse IRQ 1, IRQ2,... IRQxider 1 bis
η Kanäle werden auf den Ausgangsleitungen d-X, d-2,... d-n des programmierbaren Zeitgebers 26 erzeugt und
der Mikroprozessor 24 wird bei Perioden der Abtastimpulse zu.n Schreiben und Lesen der Daten
unterbrochen. Da die Abtastimpulse IRQX, IRQ2,,,,
IROn nicht synchron zueinander sind, besteht jedoch die Wahrscheinlichkeit, daß eine andere Unterbrechung
stattfinden kann, während ein Kanal unterbrochen ist. Deshalb steuert ein Unterbrechungssteuerkreis 27 so,
daß die nächste Unterbrechung nicht angenommen wird, bis die ausgeführte Unterbrechung beendet wird.
Daher wird eines der Unterbrechungssignale IRQ immer an den Mikroprozessor 24 über eine Leitung e
angelegt.
Andererseits werden die Daten zwischen einem Hochgeschwindigkeits-Prozessor 31 und den einzelnen
Eingabe/Ausgabe-Einheiten über eine gemeinsame Sammelschiene /'übertragen und die Eingabc/Ausgabe-Einheiten
21-1,21-2,... 21-m und η Kanäle in jeder der
Einheiten werden durch einen Adr°jsendekodierer 29 ausgewählt. Der Adressendekodierer 29 setzt des
weiteren die oben erwähnte Auswahl durch einen Einheitsadressenschalter 28 ein. Die Einheiten können
demgemäß auf irgendeinen Platz durch den Adressenschalter 28 geladen werden. Der Adressendekodierer 29
führt dann die Unterbrechung zur Übertragung der Daten auf der Basis einer Adresse aus. in der die von der
gemeinsamen Sammelschiene /'eingeführte Adresseninformation
in Übereinstimmung mit einer Auswahleinstellung durch den Adressenschalter 28 ist. Ein Signal
NMi auf der Ausgangsleiking c des Adressendekodierprc JQ pr^piiat pmp cnlrhp i InlprKrprSnno Wpnn Hat
Ausführung der Unterbrechung erzeugt wird, wartet iRQ I - η auf das Ende der vorangehenden Unterbrechungsverarbeitung.
NMi ist eine Unlerbrechungsverarbeitung, die in einer Vorstufe der Hochgeschwindigkeits-Datenprozessoreinheit
angeordnet ist und welche die höchste Priorität hat. Die Unterbrechung durch NMi
wird bedingungslos ausgeführt.
Nachdem die oben erwähnten Verarbeitungen ausgeführt worden sind, wartet der Mikroprozessor
ίο wieder bis zum Auftreten der nächsten Unterbrechung.
Die Verarbeitungen werden dann so ausgeführt, daß die Entwicklungsreihenfolge der Unterbrechungen und der
Prioritätsgrad beurteilt werden.
F i g. 3B zeigt eine Signalverarbeitungsrouline auf der
gemeinsamen Sammelschiene. Die Daten der gemeinsamen Sammelschiene werden durch die Entwicklung der
Unterbrechung NMi gelesen. Um die Daten zu lesen, wird zuerst die Adresseninformation gelesen und dann
vi/irHHip Δ nccpnHilncr CnHpr Hpr Fmnfano f? Hf>iirtf»ilt Im
Signal NMi erzeugt ist, überträgi der Mikroprozessor
24 sofort die Daten zu der gemeinsamen Sammelschiene f bedingungslos. Die Daten werden über einen
Sammelschienentreiberempfänger 30 übertragen.
Die Hochgeschwindigkeits-Datenprozessoreinheit 31
ist direkt mit den Eingabe/Ausgabe-Einheiten /0(721-1, 21-2, ... 21/n über eine gemeinsame Sammelschiene f
gekoppelt. Ein Adressenkodierer 32 gibt genau Zahlen I bis mder Eingabe/Ausgabe-Einheiten und Zahlen 1 bis η
der Kanäle an. Die Aussendung und der Empfang der Daten unter Bezugnahme auf die gemeinsame Sammelschiene
f werden über einen Sammelschienentreiberempfänger 33 ausgeführt. Ein Mikroprozessor 34 und
ein ROM und RAM 35 werden in etwa derselben Weise aufgebaut wie diejenigen der Eingabe/Ausgabe-Einheit.
Die Inhalte der ROM sind jedoch verschieden.
Die Schnittstelle zwischen der Hochgeschwindigkeits-Datenprozessoreinheit
31 und einem Hochgeschwindigkeits-Übertragungsweg g wird durch einen
Treiberempfänger 36 gebildet und gemultiplexte Signale (AG-Signale) werden zu einem (nicht gezeigten)
HochgeschwindigkeitvModem oder zu einer (nicht gezeigten) Datenübertragungsvorrichtung übertragen,
aie entsprecnena aen tmpieniungen A 21 und A 21 bis
der CCITT aufgebaut ist.
F i g. 3A zeigt das Flußdiagramm eines Hauptprogramms. Parameter werden anfänglich durch den
Wiederstart nach dem Schließen der Spannungsquelle eingestellt. Während der Anfangseinstellung werden
alle notwendigen Bedingungen für das Verfahren wirksam gemacht, das für die nachfolgende Steuerung
notwendig ist. und der Mikroprozessor ist zum Ausführen der Unterbrechung bereit.
Die allgemeinen Steuerungen werden alle auf der Basis einer Unterbrechung ausgeführt Es gibt drei
Arten von Unterbrechungen, nämlich /Ä(?T(Unterbrechungsanforderung
des Zeitgebers). iRQ (Unterbrechungsanforderung) 1 -πund A/M/(nichtbeherrschbare
Unterbrechung) mit der folgenden Prioritätsordnung:
iRQT<(iRQ 1 - n)<NMi.
iRQTist eine Zeitgeberroutine, welche die Unterbrechungsverarbeitung
für eine Selbstdiagnose auf der Basis verschiedener Zeitgeberverarbeitungen und einer
einfachen Programmausführung bewirkt. iRQ i—n ist
eine Aussende/Empfangs-Verarbeitung für jeden der Kanäle, welche die Verarbeitung entsprechend der
entwickelten Unterbrechungsreihenfolge ausführt Wenn die nächste Unterbrechung während der
Falle der Aussendung werden die Daten in dem Senderpuffer, der ein Bereich zum zweitweiligen
Speichern der Daten auf der Übertragungsseite in einem RAM des Mikroprozessors ist, übertragen und
die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten der Unterbrechung RTi zu warten. Im Falle
des Empfangs werden die Daten in dem Empfangspuffer gespeichert, der ein Bereich zum zeitweiligen Speichern
der Dr^n auf der Empfangsseite in dem RAM des
Mikroprozessors ist, und die Vorrichtung kehrt in den Zustand zurück, um auf das Auftreten der Unterbrechung
zu warten.
F i g. 3C zeigt eine Aussende/Empfangs-Verarbeitungsroutine
für jeden der Kanäle. Die Unterbrechungen der η Kanäle entwickeln sich in der Unterbrechung
iRQ 1 - n. Es ist jedoch nicht sicher, welcher Kanal eine Unterbrechung entwickeln kann. Wenn sich die
Unterbrechung entwickelt, wird eine Adresse in ein Indexregister in dem Mikroprozessor eingesetzt. Dann
werden die Übertragungsdaten eingeführt Die Arten der Übertragung werden hier beurteilt und in drei
Flußarten aufgeteilt. Der erste Fluß gilt für die Fälle einer exklusiv vorgesehenen Leitung LSD und von
Telexsignalen des Typs A und Typs C Die Start-Stop-Regeneration
(SSTSP) wird an der Sendeseite ausgeführt. Der zweite Fluß dient für den Fall von
Telexsignalen des Typs B, die Tastenfeldsignale KB sind. In diesem Fall werden Sendesignale SKB verarbeitet
Der dritte Fluß gilt für den Fall von Telexsignalen des Typs B. die Wählimpulse DL sind. In diesem Fall werden
so die Aussendesignale SDL verarbeitet
Nachdem die Verarbeitungen beendet sind, erl./It die
Vorrichtung die Empfangsbetriebsart und führt die empfangenen Daten ein. Die Empfangsart wird beurteilt
und in drei Flußarten aufgeteilt Der erste Fluß gilt für
den Fall der Start-Stop-Signale. In diesem Fall wird die
Start-Stop-Regenerierung (RSTSP) auf der Empfangsseite ausgeführt und die Vorrichtung kehrt in den
Zustand zurück, um auf das Auftreten der Unterbrechung (RTi) als Endbefehl zu warten. Der zweite Fluß ist
für den Fall der Tastenfeldsignale in Telexsignalen des Typs B vorgesehen. In diesem Fall werden die
empfangenen Signale (RKB) verarbeitet und die Vorrichtung kehrt in den Zustand zurück, um auf das
Auftreten der Unterbrechung als Endbefehl zu warten.
Der dritte Fluß gilt für den Fall von Wählimpulsen in
Teiexsignaien des Typs B. in diesem Fall werden die
empfangenen Signale (RDL) verarbeitet und die Vorrichtung kehrt in den Zustand zurück, um auf das
Auftreten einer Unterbrechung als Endbefehl zu warten. Bei der Zeitteilmultiplexübertragungsvorrichtung
nach der Erfindung, wie vorangehend beschrieben wurde, sind die Prozessoren getrennt in den Eingabe/
Ausgabe-Einheiten angeordnet, um die Zuverlässigkeit des gesamten Systems zu erhöhen und um neue
Funktionen vorzusehen, die insoweit nicht ohne notwei'üige zusätzliche Hardware vorweggenommen
sind. Die bei der Erfindung vorgesehene Software erleichtert es beispielsweise, den Start-Stop der Daten
zu regenerieren, um die Tclcxsignalc in einer Mischung
der Typen A. B. C und D zu verarbeiten und eine Kodeverzerrung aus den Wählimpulsen oder den
Tastenfeldsignalen des Typs B für jeden der Kanäle in irgendeiner Kombination zu entfernen, als auch die
Störung in den Teilnehmerleitungen zu überwachen, die Kanäle zurückzuschleifen, die Polaritäten der Teilnehmerleitiingssignale
zu halten, wenn eine Störung in den
treten ist, die Parität der Daten mit Paritätsbit zu prüfen,
die Steuersignale in einem Ein-Band während der Aus-I.eitungsperiode zu übertragen, Testsignale zu
erzeugen, eine übermäßige Verzerrung in den Teilnehmerdaten aufzufinden, Geschwindigkeitsfehler aufzufinden
und den Fehler für jede der Einheiten zu erkennen. Nachfolgend werden die Wirkungen aufgeführt, die
sich aus den Prozessoren ergeben, die für die Hochgeschwindigkeits-Daten Verarbeitungsvorrichtung
verwendet werden. Die Empfehlung R 101 der CCITT beschreibt sehr unterschiedliche Multiplexsysteme, d. h.
die Alternative A und die Alternative B, aufgrund deren
es notwendig ist. Funktionen entsprechend den beiden Systemen vorzusehen, so daß eine Verbindung zu
irgendeinem Gegenteilnehmer ausgeführt werden kann. Gemäß den üblichen hardwareorientierten Systemen
sind wenigstens zwei Arten von Hardware notwendig. Gemäß dem softwaregesteuerten System nach der
Erfindung genügt jedoch eine einzige Art von Hardware. Die entfernten Rückschleifkoden können
darüber hinaus ohne erforderliche zusätzliche Hardware erzeugt werden. Der Anstieg der Zahl der
. Funktionen ist von einem Anstieg der Zahl der Schritte für das Programm begleitet und daher muß die
ROM-Kapazität erhöht werden. Dies ergibt jedoch keine große Belastung in bezug auf die äußeren
Abmessungen und Kosten aufgrund des derzeitigen
κ. Fortschritts der LSI-Technologie. Die Hauptfunktionen
der Mikroprozessoren, die für die Hochgeschwindigkeits-Datenverarbeitungsvorrichtung
verwendet werden, bestehen darin, die Daten mit niedriger Geschwindigkeit
in Zeitspalte mit hoher Geschwindigkeit zu
■ multiplexen und diese zu trennen, um Rahmenmuster zu
erzeugen und aufzufinden und die Synchronisation des Rahmens der Alternative A und der Alternative B zu
halten, entfernte Rückschleifkodes zu erzeugen und aui/iUMiiuen, uie Einheiten selbst .r.ü cf keimen, r einer in
:>i den Rahmenbits auf dem Hochgeschwindigkeits-Übertragungsweg
festzustellen und die Bits zu zählen.
Bei der Zeitteilmultiplexübertragungsvorrichtung der Erfindung werden Multiplexverarbeitungsfunktionen in
getrennter Weise angeordnet, um die Vorrichtung
-'ϊ wirtschaftlicher aufzubauen, während eine erhöhte
Zuverlässigkeit aufrechterhalten wird, was eine erhöhte Zahl von Funktionen ergibt und ermöglicht, daß die
Funktionen ohne die Notwendigkeit der Änderung der Hardware geändert werden können. Darüber hinaus
i" kann die Geschwindigkeit zur Verarbeitung von
Hochgeschwindigkeitsdaten erhöht werden, um die Abmessung des Systems einfach zu erweitern, indem die
Zahl der Eingabe/Ausgabe-Einheiten vergrößert wird. Folglich können gemäß der Erfindung die Eingabe/Aus-
r. gabe-Einheiten eine höhere Intelligenz aufweisen, so
daß die verschiedenen Anforderungen der Teilnehmer genügend zufriedengestellt werden können.
Claims (3)
1. Zeittejlmultiplexübertragungsvorrichtung, welche
Daten mit niedriger Geschwindigkeit und Telegraphiesignale von maximal η χ m Kanälen als
Daten mit hoher Geschwindigkeit im Multiplexbetrieb auf der Basis eines Zeitteilsystems überträgt
und weiche die empfangenen Daten hoher Geschwindigkeit in Daten niedriger Geschwindigkeit
und Telegraphiesignale trennt, mit Pegelumsetzkreisen zum Umsetzen des Teilnehmerleitungspegels
der η Signalkanäle und eines inneren Pegels, gekennzeichnet durch
in Einheiten von Eingabe/Ausgabe-Einrichtungen,
von denen jede einen ersten Mikroprozessor zum Regenerieren des Start-Stops von η Signalkanälen
und zum Regenerieren von Telexsignalen, einen programmierbaren Zeitgeberkreis zum Steuern der
Unterbreckungszeit von π Signalkanälen in dem ersten Mikroprozessor, einen Unterbrechungssteuerkreis
zum Bestimmen der Prioritätsordnung der Unterbrechung von π Signalkanälen in dem ersten
Mikroprozessor, einen Einstellschalter zum Einstellen einer Selbstadresse zum Übertragen der Daten
zu einem Zeitspalt, dem die Daien hoher Geschwindigkeit zugewiesen sind, einen Adressendekodierer
zum Dekodieren von Adressensignalen von dem Einstellschalter und einer gemeinsamen Sammelschiene
und einen ersten Sammelschienentreiberempfänger zum Übertragen der Daten von dem
ersten Mikroprozessor über d:e gemeinsame Sammelschiene
enthält, und durch
eine Hochgeschwindigkeit:»-Dai -nverarbeitungseinrichtung, die aus einem zweiten Mikroprozessor zum Multiplexen und Trennen von Signalen von maximal mxn Kanälen, zum Erzeugen und Feststellen der Rahmenmuster und zum Halten des Synchronisierrahmens und zum Erzeugen von Adressen der mxn Kanäle, einem Adressenkodierer zum Kodieren von Adressensignalen des zweiten Mikroprozessors und einem zweiten Sammelschienentreiberempfängti zum Übertragen der Daten von dem zweiten Mikroprozessor zu jeder der Eingabe/Ausgabe-Einrichtungen über die gemeinsame Sammelschiene besteht.
eine Hochgeschwindigkeit:»-Dai -nverarbeitungseinrichtung, die aus einem zweiten Mikroprozessor zum Multiplexen und Trennen von Signalen von maximal mxn Kanälen, zum Erzeugen und Feststellen der Rahmenmuster und zum Halten des Synchronisierrahmens und zum Erzeugen von Adressen der mxn Kanäle, einem Adressenkodierer zum Kodieren von Adressensignalen des zweiten Mikroprozessors und einem zweiten Sammelschienentreiberempfängti zum Übertragen der Daten von dem zweiten Mikroprozessor zu jeder der Eingabe/Ausgabe-Einrichtungen über die gemeinsame Sammelschiene besteht.
2. Vorrichtung nach Anspruch I, dadurch gekennzeichnet, daß die Prioritätsordnung der Unterbrechung
der η Signalkanäle in dem ersten Mikroprozessor
iRQT<(iRQ 1 - n)<NMi
ist, worin iRQT eine Unlerbrechungsanforderung
des Zeitgebers, iRQl—n eine Unterbrechungsanforderung
des Kanals 1 bis η und NMi eine nichtbeherrschbare Unterbrechung bezeichnet.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß beim Auftreten einer Unterbrechung
NMi der erste Mikroprozessor die Daten von der gemeinsamen Sammelschiene liest und beurteilt, ob
die Daten die Aussendung oder den Empfang betreffen, daß die Aussendedaten, die in einem
Sendepuffer auf der Sendeseite in einem RAM des ersten Mikroprozessors gespeichert sind, ausgesandt
werden und die Vorrichtung in den Zustand zum Warten auf das Auftreten einer Unterbrechung
zurückkehrt, und daß die Empfangsdaten auf der Empfangsseite in einem RAM des ersten Mikropro-
zessors gespeichert werden und die Vorrichtung in
den Zustand zum Warten auf das Auftreten einer Unterbrechung zurückkehrt
4, Vorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß beim Auftreten der Unterbrechung iRQi — n die Adresse der Unterbrechung in ein
Indexregister des ersten Mikroprozessors eingesetzt wird und daß die Aussendedaten in der ersten
Prozessor eingebracht werden und die Daten in einen ersten Fluß, d.h. eine exklusiv vorgesehene
Leitung LSD und Telexsignale des Typs A und des Typs C, einen zweiten Ruß, d. h. Telexsignale des
Typs B, die Tastenfeldsignale KB sind, und einen dritten Fluß, d.h. Telexsignale des Typs S, die
Wählsignale DL sind, geteilt werden, daß für den ersten Fluß eine Start-Stop-Regenerierung auf der
Sendeseite ausgeführt wird, daß für den zweiten Fluß die Sendesignale KB verarbeitet werden, daß
für den dritten Fluß die Sendesignale DL verarbeitet werden, daß nach der Beendigung dieser Verarbeitungen
die Vorrichtung die Empfangsbetriebsart annimmt und die empfangenen Daten einführt, daß
die empfangenen Daten in einen ersten Fluß, d. h. den Fluß für die Start-Stop-Signale, einen zweiten
Ruß, d.h. Tastenfeldsignale in Telexsignalen des Typs B, und in einen dritten Fluß, d. h. Wählimpulse
in Telexsignalen des Typs B, aufgeteilt werden, daß für den ersten Ruß die Start-Stop-Regenerierung an
der Empfangsseite ausgeführt wird, daß für den zweiten Fluß die empfangenen Signale KB verarbeitet
werden und daß für den dritten Fluß die empfangenen Signale DL verarbeitet werden, und
daß nach Beendigung dieser Verarbeitungen die Vorrichtung in den Zustand zum Warten auf das
Auftreten einer Unterbrechung als Endbefehl zurückkehrt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53164984A JPS5851457B2 (ja) | 1978-12-28 | 1978-12-28 | 時分割多重伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2951426A1 DE2951426A1 (de) | 1980-07-31 |
DE2951426C2 true DE2951426C2 (de) | 1981-12-03 |
Family
ID=15803615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2951426A Expired DE2951426C2 (de) | 1978-12-28 | 1979-12-20 | Zeitmultiplexübertragungsvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4313193A (de) |
JP (1) | JPS5851457B2 (de) |
DE (1) | DE2951426C2 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4460993A (en) * | 1981-01-12 | 1984-07-17 | General Datacomm Industries Inc. | Automatic framing in time division multiplexer |
US4497045A (en) * | 1981-04-20 | 1985-01-29 | Tesco Engineering Company | Seismic system with signal multiplexers |
US4471480A (en) * | 1981-12-23 | 1984-09-11 | International Telephone And Telegraph Corporation | Programmable controller for a TDM digital multiplexer-demultiplexer combination |
US4523310A (en) * | 1983-01-28 | 1985-06-11 | Gould Computer Systems Inc. | Synchronous communications multiplexer |
US4905219A (en) * | 1983-09-22 | 1990-02-27 | Aetna Life Insurance Company | Three level distributed control for networking I/O devices |
FR2587861B1 (fr) * | 1985-09-23 | 1987-11-13 | Devault Michel | Allocateur pour bus distribue a des sources de donnees asynchrones |
US4734696A (en) * | 1985-12-02 | 1988-03-29 | Telenex Corporation | System and method for transmitting information |
EP0660555A3 (de) * | 1989-01-09 | 1995-09-13 | Fujitsu Ltd | Vorrichtung zum Multiplexen und Demultiplexen digitaler Signale. |
JP2962886B2 (ja) * | 1991-07-19 | 1999-10-12 | 三菱電機株式会社 | Tdma処理装置 |
JP3277694B2 (ja) * | 1994-05-25 | 2002-04-22 | ソニー株式会社 | 通信方法 |
US6016531A (en) * | 1995-05-26 | 2000-01-18 | International Business Machines Corporation | Apparatus for performing real time caching utilizing an execution quantization timer and an interrupt controller |
CN110391863B (zh) * | 2019-09-02 | 2020-12-01 | 北京润科通用技术有限公司 | 一种数据传输控制方法及系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3366737A (en) * | 1963-11-21 | 1968-01-30 | Itt | Message switching center for asynchronous start-stop telegraph channels |
GB1057647A (en) * | 1964-10-16 | 1967-02-01 | Creed & Co Ltd | Improvements in or relating to teleprinter apparatus |
FR2122102A5 (de) * | 1971-01-11 | 1972-08-25 | Siemens Spa Italiana | |
US3862373A (en) * | 1972-01-06 | 1975-01-21 | Databit Inc | Adaptive sampling rate time division multiplexer and method |
US3749841A (en) * | 1972-01-06 | 1973-07-31 | Databit Inc | Time division multiplexing for telex signals |
US3752933A (en) * | 1972-01-06 | 1973-08-14 | Databit Inc | Bit regeneration for time division multiplexers |
JPS5434563B2 (de) * | 1974-07-04 | 1979-10-27 | ||
DE2512303B1 (de) * | 1975-03-20 | 1976-07-08 | Siemens Ag | Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei der zeichenrahmen-gebundenen zeitmultiplex-uebertragung von daten |
-
1978
- 1978-12-28 JP JP53164984A patent/JPS5851457B2/ja not_active Expired
-
1979
- 1979-12-10 US US06/101,692 patent/US4313193A/en not_active Expired - Lifetime
- 1979-12-20 DE DE2951426A patent/DE2951426C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2951426A1 (de) | 1980-07-31 |
JPS55102945A (en) | 1980-08-06 |
JPS5851457B2 (ja) | 1983-11-16 |
US4313193A (en) | 1982-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3050848C2 (de) | ||
DE2148906C2 (de) | Schaltungsanordnung zur Übertragung von Daten zwischen einem Rechner und einer Vielzahl von Endgeräten | |
DE3900633C2 (de) | Faxgerät | |
DE2951426C2 (de) | Zeitmultiplexübertragungsvorrichtung | |
DE3130170C2 (de) | Zeit-Multiplexeinrichtung | |
DE3210439A1 (de) | Verfahren und schaltungsanordnung zum uebertragen von nachrichtensignalen zwischen mit unterschiedlichen uebertragungsprozeduren arbeitenden vermittlungsstellen eines ersten vermittlungsnetzes und eines zweiten vermittlungsnetzes | |
DE1295591B (de) | Steuerschaltungsanordnung zur selbsttaetigen Wahl der UEbertragungsgeschwindigkeit in Anlagen der Datenuebermittlung | |
DE2728889B2 (de) | Verfahren und Vorrichtung zum Übertragen eines Zweipegel-Faksimilesignals | |
DE2520835A1 (de) | Schaltungsanordnung zur uebertragung von daten | |
DE2858761C2 (de) | ||
DE2557922B2 (de) | Verfahren zum Komprimieren von Faksimiledaten und Vorrichtung zu seiner Durchführung | |
DE3139959A1 (de) | Datengeraet-diagnosesystem | |
DE2362916A1 (de) | Empfaengergesteuerte schnittstellenschaltung fuer datenuebertragungsanlagen mit uebertragungsschleifen | |
DE4431334C2 (de) | Burst-Übertragungsgerät und Burst-Übertragungssystem | |
DE69935812T2 (de) | Verfahren zur Erzeugung von Datenkommunikationsrahmen | |
DE60015366T2 (de) | Verfahren zur Erhöhung der Datenrate | |
DE2902540C2 (de) | Schaltungsanordnung zum seriellen Übertragen von digitalen Signalblöcken | |
DE3136495C2 (de) | ||
DE10085335B4 (de) | Dynamische Paritätsinversion für I/O-Verbindungen | |
DE3141623C2 (de) | ||
DE2727912C2 (de) | Verfahren zum Übertragen von Daten und Vermittlungskriterien zwischen den Teilnehmern und einem Vermittlungsamt eines Datennetzes für Zeitmultiplex-Übertragung | |
DE3136524A1 (de) | Verfahren und schaltungsanordnung zum uebertragen von steuersignalen und nachrichtensignalen in einem fernmeldevermittlungssystem, insbesondere digitalen daten- und fernschreibvermittlungssystem | |
EP0144583B1 (de) | Verfahren zum Übertragen von bezüglich der Dauer des Bestehens einer Verbindung ermittelten Angaben | |
DE4303775C2 (de) | Verfahren zum Übertragen von Vorlagen-Bilddaten mittels eines sendeseitigen Faksimilegerätes | |
DE19542715A1 (de) | Verfahren zum Übertragen von binären, asynchronen Daten über einen synchronen Kanal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8328 | Change in the person/name/address of the agent |
Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |