CN1090787C - 扩展总线接口电路及包含其的数字记录和重放装置 - Google Patents

Abstract

外部扩展总线接口电路(27)用于将外设(2)连接到微控制单元(1)，以便在微控制单元(1)的外部扩展存储模式下交换数字信息。为此目的，外部扩展总线接口电路(27)包括用于存储写数据(Sdw)的装置(27c)。地址解码器(27a)和选通解码器(27b)连接到微控制单元(1)来直接接收写数据(Sdw)、地址选通(Stad)、和写选通(Stwr)。然后地址解码器(27a)和选通解码器(27b)产生使存储器(27c)在其指定的址存储数据(Sdw)的写启动信号(Ew)。

Description

扩展总线接口电路及包含其的数字记录和重放装置

本发明涉及在外部扩展存储方式下连接微控制单元的外部扩展总线接口电路，尤其涉及加入所述的接口电路的数字记录和重放装置。

在描述传统的数字记录/重放装置之前，在图7，表示记录数字视频数据的数字盒式录象机(VCR)使用的磁带记录格式的图。NTSC-格式(525/60系统)数字视频(DV)-型VCRs每帧记录10个磁迹，每个磁迹包括记录音频数据、视频数据、和附加子码数据的分离的模块。通过使用螺旋-扫描记录/重放旋转磁头的数字记录和重放装置将这些数据磁迹记录到磁带TA和从磁带TA重放。图7中的符号Sc，Si，Sa，Dt，和Dh分别表示子码、视频数据、音频数据、磁带反馈方向、和磁头扫描方向。在传统的数字记录/重放装置中，微控制单元使用经I2C总线的串行通信控制数字信号处理电路。经使用多个输入/输出终端的专用总线程编地控制在微控制单元和信号处理器之间发送的子码数据和其他附加数据。

重放使用图7所示的斜纹磁迹记录到磁带的数据信号的数字记录和重放装置一般使用旋转磁头和螺旋扫描技术。实现高密度记录和紧致设计的数字记录和重放装置也使用自动磁迹搜索(ATF)控制使旋转磁头跟踪数据磁迹。

通过与数据信号(例如，音频、视频和子码信号)一起记录每个磁迹的导频信号完成ATF控制技术。即使对于方位记录，低方位损耗、相对低频信号用于导频信号。在记录期间每隔一个信号改变导频信号的频率。

例如，在DV格式记录中，以磁迹f0、磁迹f1、磁迹f0、磁迹f2、磁迹f0、等这样的顺序记录磁迹，这里磁迹f0表示不记录导频信号的磁迹，磁迹f1表示记录频率为f1的导频信号的磁迹，和磁迹f2表示记录频率为f2的导频信号的磁迹。然后，在重放期间检测来自与主扫描磁迹相邻接的两个磁迹的导频信号的信号泄漏，并且比较信号电平来检测两个导频信号之间的电平差值，从而检测跟踪误差。

参考附图下面描述传统的数字记录和重放装置的结构和操作。

图8表示传统的数字记录和重放装置的第一实例。该记录和重放装置RRC1主要包括微控制单元(MPU)100和信号处理器120。

微控制单元100通过用于输入能确定全部系统的状态的信息DI的输入设备111、根据由输入设备111输入的信息确定全部系统的操作模式的模式鉴别器112、使用连接微控制单元1和信号处理器120的I2C总线3串行传送命令数据的串行接口113、以及控制子码数据和其他附加数据经专用总线4到信号处理器120的传送的附加数据传送装置14来控制全部系统。

信号处理器2执行记录和重放数字音频、视频6、和附加数据所必须的数字信号处理。完成上述的信号处理是通过使用下面的装置：用于音频、视频、和附加数据的实际数字记录和重放处理的数字信号处理电路21；用于存储控制数字信号处理电路21的操作所使用的控制数据的控制寄存器22；用于存储数字信号处理电路21的处理操作期间的音频和视频数据的音频/视频数据存储器23；用于存储数字信号处理电路21处理操作期间的子码数据和其他附加数据的附加数据存储器24；用于经I2C总线3使控制数据与微控制单元1串行通信的串行接口电路25；和用于经专用总线4使子码数据和其他附加数据与微控制单元1通信的专用总线接口电路26。

为简便起见，如图8所示略去用于记录和重放来自数字信号处理电路21的数据数据Sv到磁带TA或其他介质或显示的记录/重放单元。

图8所包含的传统的数字记录和重放装置RRCI操作如下所述。

如上所述，通过使用I2C总线3的串行数据传送操作在微控制单元1和信号处理器2之间传送控制数据。控制数据包括从微控制单元1输出的并指示VCR状态的模式信息，例如，VCR是重放还是记录数据，或者VCR是停止还是暂停，控制数据还包括在磁带重放期间从信号处理器2输出的广播格式信息，和音频采样频率。

例如，当用户操作一按键使VCR从停止模式转向重放节目内容时，输入设备11将重放按键数据(信号)和当前的VCR模式输入模式鉴别器12。根据输入的信息，模式鉴别器12改变操作模式并将选择的模式信息输出到串行接口13。尤其是，模式鉴别器12将操作模式从停止模式变为放音模式，并将指示重放磁带的数据输出到串行接口13(已选择放音模式)。

接着，串行接口13根据I2C协议将该模式信息串行传送到信号处理器2。这样信号处理器2通过串行接口电路25经I2C总线3接收传送的串行数据、解码控制数据，并将解码结果存储到控制寄存器22。数字信号处理电路21一帧一帧地读取控制数据，接着将电路操作变为重放(playback)模式。这样在每帧基础上控制电路操作。其结果导致通信周期的增加，使得通信操作变慢，这是问题之一。

当控制数据从信号处理器2传送到微控制单元1时，信号处理器2的数字信号处理电路21将操作信息作为帧-单元控制数据存储到控制寄存器22。尤其是，微控制单元1开始重放操作，并通过串行接口13送出发送命令来获得来自信号处理器2的广播格式信息和音频采样频率信息。

当信号处理器2接收这种传送命令时，串行接口电路25读取存储在控制寄存器22的控制数据并使用同样的IC2协议经I2C总线3将该信息串行传送到微控制单元1。使用从串行接口13接收的控制数据，例如，微控制单元1将适当的显示数据传送到显示装置。

下面描述子码数据和其他附加数据在微控制单元1和信号处理器2之间的传送。在使用微控制单元1的多个输入/输出终端控制信号输入/输出时定时使用专用总线4完成附加数据的传送。附加数据尤其涉及作为子码信息已知的时间码、轨迹号、索引信号、和类似的信息。这无形中增加了起着微控制器的软件作用的附加数据传送单元114的负担。这是问题之二。

在记录期间、微控制单元1根据从输入设备11输入的数据设置附加数据，并经专用总线4将该附加数据传送到信号处理器2。注意到专用总线4载有读信号、写信号、八位地址信号、八位数据信号，和选通信号。

经专用总线4传送的附加数据输入信号处理器2的专用总线接口电路26并存储到附加数据存储器24。由于数字信号处理电路21的需要从附加数据存储器24读出附加数据并与音频和视频数据一起记录到磁带记录介质。

在重放操作期间，信号处理器2的数字信号处理电路21将重放附加数据存储到附加数据存储器24。微控制单元1发出传送命令来获得所需要的来自信号处理器2的附加数据。该传送命令尤其涉及所需要的附加数据的读信号和地址信号。当信号处理器2接收传送命令时通过专用总线接口电路26读出存储在附加数据存储器24的附加数据并输出到微控制单元1。输出时定与从微控制单元1输出的选通信号同步。然后微控制单元1解释附加数据，例如，将附加数据转换为送到显示设备的线性计数器值，或使用索引信号实现图象搜索功能。

图9表示传统的数字记录和重放装置的第二个实例。该数字记录和重放装置RRC2包括用于驱动记录磁带TA的磁带驱动器202，用于产生输出到磁带驱动机构202的微控制单元306的控制信号，用于转动磁头扫描磁带TA并输出重放信号的磁鼓203，和用于放大重放信号的重放放大器208。此外还表示跟踪误差检测器304、视频信号处理器309、和磁迹ID检测电路315。注意到视频信号处理器309将放大的重放信号转换为视频信号Si，并输出视频信号Si。

在重放期间，微控制单元306根据检测的跟踪误差执行控制计算来产生输入磁带驱动机构202的驱动电路211的控制信号。驱动电路211根据该控制信号将驱动电流输入主轴电机213，使其有可能调节磁带速度。此外也使旋转磁头准确地跟踪重放磁迹。

下面描述跟踪误差检测器304的结构。跟踪误差检测器304包括模拟-数字(A/D)转换器314、数字误差检测电路340、和数字-模拟(D/A)转换器344。数字误差检测电路340一般包括用于提取频率为f1的信号的带通滤波器、用于提取频率为f2的信号的带通滤波器、AM波形检测电路、和差分电路243，这些都为本领域技术人员所熟知。

注意到对于该差分电路，使用数字设计较使用模拟电路设计能有效地获得较高的电路集成度、电路可靠性、和带通滤波器性能(Q值)。然而，使用数字误差检测电路340要求使用A/D转换器314。传统的微控制单元一般也要求其中具有一个A/D转换器。因此，D/A转换器必须与微控制单元连接。注意到这种跟踪误差检测电路一般包括在IC芯片之内，与其他电路分开。因此，需要进行A/D转换(由单元314实施)、D/A转换(由单元344实施)和A/D转换(在单元306)，这增加了处理步骤。这是问题之三。

图10表示根据已有技术的第三实例的传统的数字记录和重放装置。该数字记录和重放装置RRC3包括磁带TA、信号处理电路400、微控制单元401，和用于产生参考帧信号Sf的主轴电机402。

信号处理电路400具有解调电路403，内部纠错解码电路404、ATF误差检测电路405、磁迹号检测电路406、存储控制器407、其容量足以存储至少mx2帧重放数据的存储器单元408、外部纠错解码电路409、和用于将参考帧信号Sf输出到微控制单元401的定时控制器412的高性能解码电路410。

微控制单元401包括主轴电机控制器411、和定时控制器412。定时控制器412根据参考帧信号Sf和重放磁迹检测重放信号和参考帧信号Sf的帧相位之间的相位误差来控制主轴电机控制器411。

当磁带重放开始时，从磁带TA重放的重放数据输入解调电路403和ATF误差检测电路405。解调电路403解调重放数据并输出到内部纠错解码电路404和磁迹是检测电路406。ATF误差检测电路405检测重放数据中的同步误差，并将误差信号送到主轴电机控制器411。

根据该误差信号，主轴电机控制器411通过磁迹单元同步磁带运转。在完成磁迹同步之后，定时控制器412根据从磁迹是检测电路406输出的磁迹号和从解码电路410输出的参考帧信号Sf检测重放信号和参考帧信号Sf的帧相位之间的相位差值。如果检测相位差值，将该相位差值通知主轴电机控制器411，这样使主轴电机控制器411增加或降低磁带TA的速度以获得零相位差值。然后主轴电机控制器411再次参考误差信号来再同步磁迹并确认相位差是否为零。

在主轴电机控制器411的这种操作的同一时刻，内部纠错解码电路404将纠错解码用于解调重放数据并输出到存储控制器407。存储控制器407将重放数据存储到存储器单元408。然后外部纠错解码电路409根据从解码电路410输出的参考帧信号Sf将磁迹单元校正解码用于存储到存储器单元408的重放数据。然后解码电路410在磁迹单元中选择存储在存储单元408的已完成外部校正解码的m帧重放数据，从存储器单元408输出该数据，应用高效解码，并输出解码信号。

因此，本发明的目的是提供一种解决这些问题的成象设备。

为基本克服上述的缺陷和实现其主要目的，本发明提供一种改进的外部扩展总线接口电路。

为实现上述的目的，将外设连接到微控制单元以便在所述的微控制单元的外部扩展存储模式下交换数字信息的外部扩展总线接口电路包括用于存储数据的存储器装置；和用于接收来自所述的微控制单元的所述数据、地址选通、和写选通以产生使所述的存储器装置在所述数据指定的地址存储所述数据的启动信号的地址解码装置。

通过下面给出的详细描述和相应的附图，本发明将变得显而易见。

图1是表示根据本发明的第一实施例的数字记录和重放装置的方块图，

图2是表示加入图1的数字记录和重放装置的外部扩展总线接口电路的方块图，

图3是表示在图2的外部扩展总线接口电路所出现的各种信号。

图4是表示根据本发明的第二实施例的数字记录和重放装置的方块图，

图5是跟踪误差信号采样定时的定时图，

图6是表示根据本发明的第三实施例的数字记录和重放装置的方块图，

图7是表示DV-型数字CVR的磁带记录格式的图，

图8是表示一个传统的数字记录和重放装置的实例的方块图，

图9是表示另一个传统的数字记录和重放装置的实例的方块图，和

图10是表示又一个传统的数字记录和重放装置的实例的方块图。

参考附图下面将描述本发明的优选实施例。首先，在详细描述本发明的各种具体结构之前，描述根据本发明和微控制单元(MCV)的数字记录和重放装置RRP(未示出)的原理。

微控制单元(MCV)一般构成为一个LSI芯片，该芯片基本包括微处理单元(MPU)，诸如定时器，串行接口和I/O这样的外设，和诸如RAMS和ROMS这样的其他设备。更进一步，通过中央处理单元(CPU)和诸如中断控制器和总线管理器这样的管理设备构成微处理单元(MPU)。

数字记录和重放装置RRP(未示出)从微控制单元到信号处理设备连接一外部扩展总线，信号处理设备包括用于记录和重放处理数字数据的数字信号处理电路，用于存储控制数字信号处理电路操作的控制数据的控制寄存器，和能够连接具有外部扩展存储器模式的微控制单元的外部扩展总线的外部扩展总线接口电路。通过这样的构成，微控制单元在外部扩展存储模式下经信号处理单元的外部扩展总线接口电路处理到控制寄存器的控制数据传送处理。

数字记录和重放装置RRP从微控制单元到信号处理设备连接一外部扩展总线，信号处理设备包括用于记录和重放处理数字数据和附加数据的数字信号处理电路、用于在数字信号处理电路的信号处理操作期间存储附加数据的附加数据存储器单元、和能够连接具有外部扩展存储模式的微控制单元的外部扩展总线的外部扩展总线接口电路。通过这样的构成，微控制单元在外部扩展存储模式下经信号处理单元的外部扩展总线接口电路处理到附加数据存储器单元的附加数据传送处理。

数字记录和重放装置RRP从微控制单元到信号处理设备连接一外部扩展总线，信号处理设备包括于记录和重放处理音频和视频数据的数字信号处理电路、用于在数字信号处理电路的信号处理操作期间存储音频和视频数据的音频和视频数据存储单元、和能够连接具有外部扩展存储模式的微控制单元的外部扩展总线的外部扩展总线接口电路。通过这样的构成，微控制单元在外部扩展存储模式下经信号处理单元的外部扩展总线接口电路处理到音频和视频数据存储器单元的音频和视频数据传送处理。

参照附图下面将描述本发明的优选实施例。(第一实施例)

参照图1，该图表示根据本发明的第一实施例的数字记录和重放装置RRP1。数据记录和重放装置RRP1主要包括微控制单元(MPU)1、信号处理器2、和其上连接的用于交换各种数字数据De的外部扩展总线5。

信号处理器2从诸如数字视频记录器和广播系统这样的外部数据源接收源数据。信号处理器2将各种处理用于源数据，并以适用于诸如显示和数字视频磁带TA(图7)，等等这样的系统和外设的形式产生数据。信号处理器2的功能是完成作为数字数据的音频和视频数据及附加数据的记录和重放处理。

信号处理器2执行记录和重放数字音频、视频、和附加数据所必须的数字信号处理。为此目的，信息处理器2包括数字信号处理电路21、控制寄存器22、音频/视频数据存储器23、附加数据存储器24、和第二外部扩展总线接口电路27。数字信号处理电路21完成音频、视频、和附加数据的实际的数字记录和重放处理，并连接到外部数据源，通过该电路交换这些数据。

控制寄存器22连接到数字信号处理电路21，在它们之间交换各种控制数据来控制数字信号处理电路21的操作。音频/视频数据存储器23连接到数字信号处理电路21，在数字信号处理电路21的信号处理操作期间在二者之间交换音频和视频数据，并且进一步将这些源数据存储到控制寄存器22。附加数据存储器24连接到数字信号处理电路21，用于在数字信号处理电路21的信号处理操作期间交换诸如子码数据Sc这样的附加数据和其它附加数据。

第二外部扩展总线接口电路27连接到控制寄存器22，用于在二者之间交换控制数据；还连接到音频/视频数据存储器23，用于在二者之间交换控制数据、音频和视频数据；还连接到附加数据存储器24，用于在二者之间交换附加数据。第二外部扩展总线接口电路27还连接到微控制单元1的第一外部扩展总线接口电路15，用于在微控制单元1的外部扩展总线模式下在二者之间交换包括传送控制数据、音频和视频数据、和子码及其他附加数据的数字数据De。

尤其是，第一外部扩展总线接口电路15一般设置在公共微控制单元(MCU)1之内，用于使外设以极高速度与微控制单元交换数据从而实现MCU的外部扩展总线模式。为此目的，加入MCU的第一外部扩展总线接口电路(15)产生参考图3将在后面描述的各种控制信号。微控制单元1根据由诸如一个用户这样的外部信息源输入的控制信息确定全部系统的操作，并经过外部扩展总线5与信号处理器2交换数据。微控制单元1包括输入设备11、模式鉴别器12、第一外部扩展总线接口电路15、记录数据处理器16、重放数据处理装置、和输出设备18。输入设备11连接到用于接收能够确定全部系统状态的信息DI的外部信息源(未示出)，并编码信息DI以方便系统的形式产生编码信息Di。模式鉴别器12连接到输入设备11，用于从该设备接收编码信息Di并根据信息Di确定全部系统的操作模式，并产生对于系统的命令信号Dm。

记录数据处理器16连接到输入设备11和模式鉴别器12，用于分别从这两个设备接收编码信息信号Di和命令信号Dm。在记录期间记录数据处理器16设置记录到磁带的附加数据Da。

第一外部扩展总线接口电路15连接到模式鉴别器12和记录数据处理器16，用于分别从这两个设备接收命令信号Dm和附加数据Da。如上所述，第一外部扩展总线接口电路15还连接到第二外部扩展总线接口电路27，并控制包括诸如音频和视频数据、控制数据、和信号处理器2的附加数据这样的源数据Sv的数字数据De的传送。

重放数据处理器17连接到第一外部扩展总线接口电路15，用于在由传递单元15经外部扩展总线5从信号处理器2输入的和磁带的重放期间接收重放数据Do。重放数据处理器17处理重放数据Do，将其转换为适用外部设备的形式。

输出设备18连接到重放数据处理器17，用于接收传送到输出的包括音频和视频数据、控制数据、和附加数据的这样转换的重放数据Do，作为到诸如显示设备或经外部接口的个人计算机(未示出)这样的外部设备的重放数据。

下面描述数字记录和重放装置RRP1的操作。

设置到外部扩展存储模式的微控制单元1经输入设备11从外部源接收输入DI。例如，该输入DI可以包括来自由用户操作的键盘或按键的信号或使微控制单元1确定VCR状态的其他信息。该信息DI(Di)由输入设备11传送到模式鉴别器12和记录数据处理器16。在模式信息Dm和其他控制数据(Da)送到信号处理器2期间，模式鉴别器12使用该信息Di控制系统的机械和其他操作模块，并由此改变操作模式。

第一外部扩展总线接口电路15包括用于控制数据传送定时的硬件和用于设置地址数据和记录数据的软件。这样第一外部扩展总线接口电路15执行微控制单元1的数据传送命令来经外部扩展总线5传送地址数据和其他数据到信号处理器2。

经外部扩展总线5传送的数据De输入信号处理器2的第二外部扩展总线接口电路27。如果输入的地址数据为控制数据，该数据存储到控制寄存器22。在每个磁迹的开始由数字信号处理电路21读出控制数据来控制基于磁迹单元的电路操作。

该操作启动微控制单元1一个磁迹一个磁迹地详细执行对于信号处理器2的控制。因为微控制单元1能这样程编地控制信号处理操作的估算处理，所以信号处理器2的电路面积较传统设计的电路面积小。此外，通过编程信号处理器2操作的估算分量，能减少故障的发生并实现更灵活地设计。

该方法是把从信号处理器2到微控制单元1传送的控制数据De存储到信号处理器2的控制寄存器22。尤其是，数字信号处理电路21的操作信息作为磁迹-单元控制数据存储到信号处理器2的控制寄存器22。微控制单元1在控制寄存器22设置-地址作为外部扩展存储器的地址，并能够这样执行数据传送命令来读目标数据。尤其是，第一外部扩展总线接口电路15将读传送命令地址送到信号处理器2。这样，如果由信号处理器2接收的传送命令的地址为控制数据地址，第二外部扩展总线接口电路27读取存储在控制寄存器22的控制数据并与微控制单元1的选通输出同步地输出到微控制单元1。微控制单元1将接收的数据存储到内部存储器或寄存器并在需要的时候使用这些数据。

微控制单元1在需要时能这样从信号处理器2自由地读取控制数据。假定操作时钟为13.5MHz，即周期时间为74毫微秒，因为完成数据传送命令需要3至4个周期并且存在有于访问外部存储器的1到2个周期延迟，所以读时间为444毫微秒或更小些。因此传送率大于传统的串行数据传送操作的传送率，并且因为不需要控制传送的程序，所以能获得更高的处理速度。

当微控制单元1接着传送音频和视频数据到信号处理器2时，从外部源输入的数字音频和视频数据DI输入微控制单元1的输入设备11，记录数据处理器16处理该输入数据作为记录数据，然后第一外部扩展总线接口电路15将处理数据Da传送到信号处理器2。

如果输入地址为音频和视频数据的地址，那么经外部扩展总线5传送到信号处理器2的第二外部扩展总线接口电路27的数据De存储到音频/视频数据存储器23。然后数字信号处理电路21从音频/视频数据存储器23读出音频和视频数据。

当音频和视频数据(De)从信号处理器2传送到控制单元1时，通过数字信号处理电路21将重放的音频和视频数据存储到音频/视频数据存储器23。当读控制数据时，微控制单元1通过指定存储音频和视频数据的存储器地址能够读音频和视频数据。

尤其是，微控制单元1使用传送命令传送存储音频和视频数据的存储器地址数据。如果接收的传送命令的地址为音频和视频数据的地址，信号处理器2的第二外部扩展总线接口电路27读取存储在音频/视频数据存储器23的音频和视频数据，并在微控制单元1提供的选通时刻输出到微控制单元1。当数据传送到外部设备时，微控制单元1的重放数据处理器17解释读取的音频和视频数据，并经输出设备18传送数据。

例如，通过这种操作记录到磁带的图象数据能够传送到个人计算机。个人计算机建立或编辑的图象数据也能记录到磁带。

以与传送控制数据和音频及视频数据相同的方式完成在微控制单元1和信号处理器2之间传送如图8所示的子码和其他附加数据的程序。尤其是，通过设置在微控制单元1和信号处理器2的数据地址，使用传送命令能将全部数据从微控制单元1读出或写入。

例如，当附加数据从信号处理器2传送到微控制单元1并且微控制单元1通过使用传送命令指定附加数据的地址时，如果接收的传送命令地址为附加数据的地址，信号处理器2的第二外部扩展总线接口电路27读取存储在附加数据存储器24的附加数据。接着，第二外部扩展总线接口电路27将附加数据与由微控制单元1输入的选通同步地输出到微控制单元1。

传送到微控制单元1的附加数据通过第一外部扩展总线接口电路15到达重放数据处理器17，在这里对数据进行解释。接着当需要时，从输出设备18输出数据。例如，通过使用这个程序，如上所述地处理记录到磁带的时间数据并输出到显示设备。

因为在这种操作中使用外部扩展总线来代替用于附加数据传送的专用总线，所以微控制单元1不需要分离的输入/输出终端，不需要控制传送的程序，因此高速处理是可能的。此外，因为微控制单元1在需要时能自由地从信号处理器2读和写数据，所以微控制单元1对于附加数据的实时处理是可能的，并且信号处理器2的电路面积较传统的数字记录和重放装置的电路面积小。

应该注意到尽管在本实施例分别提供控制数据寄存器、音频和视频数据存储器、和附加数据存储器，该配置与本发明的基本配置和操作无关，并且使用存储器单元的各种组合能存储音频和视频数据、控制数据、和附加数据。

参考使用磁带介质的数字记录和重放装置也可以描述本实施例，但是本发明不局限于介质类型并且盘介质也能用于数据存储，这是显而易见的。

此外，数字记录和重放装置RRP1包括用于沿长度方向传送在斜纹磁迹记录数据和跟踪导频信号的磁带介质的磁带驱动设备、用于旋转地驱动记录/重放磁头来扫描磁带介质并输出重放信号的磁鼓、用于从包含在重放信号的导频信号数字地检测跟踪误差信号的跟踪误差信号检测器、用于存储从跟踪误差信号检测器输出的数字跟踪误差信号的存储器单元、用于执行数字控制操作并产生操作磁带驱动设备的控制信号的微控制单元、和用于从微控制单元访问存储器的数字总线。

该微控制单元根据经数字总线访问存储器单元获得的数字跟踪误差信号产生所述的控制信号，然后磁带驱动设备根据该控制信号传送磁带介质。当产生控制信号的微控制单元获得跟踪误差信号时，该实施例的重放装置能以与随机存取存储器(RAM)相同的方式高速访问。

此外，数字记录和重放装置RRP1包括用于沿长度方向传送通过将数据分为包含预定长度的数据的帧记录数据的磁带介质，将一帧数据记录到多个斜纹磁迹，并将至少一个数据帧内的跟踪导频信号和识别每个磁迹位置的帧相位数据信号记录到每个磁迹的磁带驱动设备；用于旋转地驱动记录/重放磁头来扫描磁带介质并输出重放信号的磁鼓；用于从包含在重放信号的导频信号数字地检测跟踪误差信号的跟踪误差信号检测器；用于产生重放信号的帧参考信号的参考信号产生器；用于检测包含在重放信号的帧相位检测数据信号的帧相位检测装置；用于存储从跟踪误差信号检测器输出的数字跟踪误差信号和从帧相位检测装置输出的帧相位检测数据信号的存储器单元；用于执行数字控制操作并产生操作磁带驱动设备的控制信号的微控制单元；和用于访问来自包含在磁带驱动设备的微控制单元的存储器的数字总线。

该微控制单元根据存储在存储器的数字跟踪误差信号、帧相位数据信号、和参考信号产生器的帧参考信号产生所述的控制信号，然后磁带驱动设备根据该控制信号传送磁带介质。根据跟踪误差信号在该实施例的重放装置来自微控制单元的高速访问是可能的，并且使用数字总线能将帧相位传送到微控制单元。

参照图2，该图表示加入数字记录和重放装置RRP1的第二外部扩展总线接口电路27。第二外部扩展总线接口电路27包括地址解码器27a、选通解码器27b、和存储器27c。

地址解码器27a具有连接到第一外部扩展总线接口电路15的两个输入口P1和P2，用于分别接收地址选通Stad和写数据Sdw。根据数据Stad和Sdw，地址解码器27a将数字地址转换到存储器27c。

选通解码器具有四个输入口P3，P4，P5和P6。输入口P3连接到地址解码器27a，用于接收转换地址。输入口P4和P5连接到第一外部扩展总线接口电路15，用于分别从这里接收写选通Stwr、读选通、和数字I/O控制Si/O。根据这些数据选通解码器27b产生写启动信号Er和读启动信号Ew。读启动信号Er为使存储器27c从其中读数据的定时信号。写启动信号Ew为使存储器27c向其中写数据的定时信号。

存储器27c具有五个输入口P7，P8，P9，P10和P11，及一个输出口P12。输入口P7，P9和P10连接到第一外部扩展总线接口电路15，用于从这里接收写数据Sdw。从输入口P7，或写数据口，写数据Sdw本身反馈到存储器27c。从输入口P8，或写地址口，写数据Sdw的写地址反馈到存储器27c。从输入口P10，或读地址口，写数据Sdw的读地址反馈到存储器27c。

输入口P9和P11连接到选通解码器27b，用于分别接收写启动信号Ew和读启动信号Er。在这种情况下，输入口P9和P11可以分别认为是写入启动口和读启动口。

从输出口P12，根据读地址和反馈到这里的读启动信号Er从存储器27读出读数据Sdr。

参照图3，该图是表示在第二外部扩展总线接口电路27所出现的，并且也通过第一外部扩展总线接口电路15与微控制单元1进行交换的各种信号的图。在该实例中，具有高和低两个电平的地址选通Stad在时间t1到t2的第一个时间间隔和时间t5到t6的第三个周期期间表示高电平。具有高和低两个电平的写选通Stwr仅在时间t3到t4的第二个周期期间表示低电平。具有高和低两个电平的读选通Stre仅在时间t7到t8的第四个周期期间表示低电平。如图3所示在典型地改变模式的地址和数据之间写数据Sdw改变其内容。在时间t7到t8的周期输出具有数据本身的读数据Sdr。

尤其是，通过地址选通Stad和写选通Stwr的作用，写数据Swr的地址和数据分别在第一和第二周期有效。然后，对应于第二周期的数据在对应于第一周期的地址写入存储器27。在此以后，读选通Stre在第四个周期变为有效，并从存储器读出数据Str。(第二实施例)

参照图4，该图表示根据本发明的第二实施例的数字记录和重放装置RRP2。该数字记录和重放装置RRP2包括用于驱动记录磁带TA的磁带驱动器202、用于产生输出到磁带驱动机构202的控制信号的微控制单元(MCU)206、用于使磁头旋转来扫描磁带TA并输出重放信号的磁鼓203、和用于放大重放信号的重放放大器208。

微控制单元206与图1所示的微控制单元1的构造类似。也表示为跟踪误差检测器204、视频信号处理器209、和磁迹ID检测电路207。注意到视频信号处理器209将放大的重放信号转换为视频信号Si，并输出视频信号Si。

在重放期间，微控制单元306根据检测的跟踪误差执行控制计算来产生随后输入磁带驱动机构202的驱动电路211的控制信号。驱动电路211根据该控制信号将当前的驱动输入主轴电机213，由此使其有可能调节磁带速度。这也使旋转磁头准确地跟踪重放磁迹。

下面描述跟踪误差检测器204的结构。跟踪误差检测器204包括模拟-数字(A/D)转换器214、和数字误差检测电路240(简单称为是数字电路)。数字误差检测电路240一般包括用于提取频率为f1的信号的带通滤波器、用于提取频率为f2的带通滤波器、AM波形检测电路，和差分电路243，这些为本领域的技术人员所熟知。

存储器205连接到数字电路240和磁迹ID检测电路207，用于分别接收跟踪误差数据和磁迹ID数据。参考图1如上所述，存储器205连接到外部扩展总线L1，大体与图1的外部扩展总线5类似，并通过加入本发明的外部扩展总线接口电路(未示出)在二者之间交换数字数据。

注意到跟踪误差检测器204、磁迹ID检测电路207、和视频信号处理器209构成对应于图1的数字记录和重放装置RRP1中使用的数字信号处理电路21的数字信号处理电路21a。磁带驱动器202驱动磁带TA。微控制单元206产生输出到磁带驱动机构202的控制信号。磁鼓203使磁头旋转来扫描磁带TA并输出重放信号。重放放大器208用于放大重放信号。

跟踪误差检测器204、视频信号处理器209、和磁迹ID检测电路215。注意到视频信号处理器209将放大的重放信号转换为视频信号，并输出视频信号。磁迹ID检测电路215检测磁迹号、导频帧信号、和其他数据。当使用多段记录方法分离-帧视频信号并记录到多个磁迹时磁迹号和导频信号为识别磁位置信息的信号。

在NTSC格式，一帧分为记录到十个磁迹的十段。磁迹a-j构成一帧，及磁迹k-t构成下一帧，其中a，j，k和t为整数(a＜j＜k＜t)。导频信号记录在四个磁迹周期。在已有技术已经描述记录导频信号的方法。因为磁迹号记录频率(10)和导频信号记录频率(4)的最小公倍数为20，磁迹号和导频信号的记录周期与每两帧(20个磁迹)相匹配。当存在其中导频信号记录模式不同的这样的两帧时，通过使用导频信号能识别这两帧。

在重放期间，微控制单元根据计算的跟踪误差执行控制操作，并产生输入磁带驱动机构202的驱动电路211的控制信号。驱动电路211将对应于该控制信号的当前值输入主轴电机213来调节磁带速度。这样也使旋转磁头准确地跟踪重放磁迹。

当存在要求与重放信号的帧相位之外的一些信号同步的帧参考时，根据由微控制单元基于来自磁迹ID检测电路207的磁迹号和导频帧信号执行的操作结果完成重放帧相位和帧参考的帧同步控制。在重放期间，如上所述完成跟踪控制和帧同步控制。

参照图5，该图表示跟踪误差信号采样定时的定时图和每个磁迹的详细结构。如图5所示，每个磁迹包括一插入和磁迹信息(ITI)扇区251、音频扇区252、视频扇区253、和子码扇区254。在DV格式，这些扇区的每一个能被离散地写满。此外，t1，t2，t3，t4，和t5表示与磁迹位置有关的跟踪误差信号采样时定，其中该实例的“t1到t5”与图3所示的不一致。

注意到为检测磁迹弯曲信息并使磁头跟踪到与磁迹弯曲有关的中间位置，在每个磁迹(旋转磁头的每个单独的扫描)多次采样跟踪误差信号并用于跟踪控制。如果考虑在插入编辑之后的记录磁带，最好在每个扇区，即音频扇区252、视频扇区253、和子码扇区254检测跟踪误差信号。

在其他情况下，每个磁迹必须执行多次跟踪误差信号采样处理。例如，如果磁鼓以9000rpm转动并且两个磁头设置在圆柱体的圆周表面互相相对，与已有技术中使用的相同，磁头扫描一个磁迹所需的时间大约为3.3毫秒。如果在图5所示的周期期间跟踪误差信号采样5次，相应的处理频率大约为800微秒。这种处理的误差信号采样率大于其他格式的跟踪控制处理采样率。

考虑到跟踪误差信号采样，由跟踪误差信号检测器304的D/A转换器344转换为模拟信号的信号传送到微控制单元306。在微控制单元，在特定的定时启动A/D转换器，并且数字值存储到微控制单元的寄存器。然而，如果包括这种A/D转换处理和存储到寄存器的处理，在通用的微控制单元要求有效时间，并且在微控制单元的CPU上的负载较已描述过的要大。

因此，在本实施例，跟踪误差信号检测器214的跟踪误差信号存储到存储器单元205，并且通过使用数字总线L1连接存储器单元205和微控制单元206。一般来说，微控制单元设置为使其能够连接到外部RAM的模式。存储器单元205使用与外部RAM相同的结构。此外，数字总线的规定依靠于微控制单元的规定，因此本文不特定定义数字总线，或者数字总线不限于本发明。因为微控制单元206能够以类似于访问RAM的方式高速访问存储器单元205，所以微控制单元206能高速获得跟踪误差信号。因此，微控制单元206的CPU负载能大大地减少。

此外，当如上所述一帧分成十段并记录到十个磁迹以及必须与重放帧信号的帧参考信号同步时，必须通过使用磁迹ID检测电路215检测重放磁迹号，并检测在重放磁迹号和帧参考信号之间的相位差。微控制单元206必须识别该相位差，但是也有可能将磁迹ID检测电路215检测的磁迹号存储到存储器单元205并经数字总线将磁迹号传送到磁控制单元。这种情况具有不需要传送重放磁迹号的专用结构的优点。

下面描述通过使用数字总线L1将存储器单元205连接到微控制单元206的另一个优点。参考图5如上所述，子码扇区设置在形成在DV格式的数字VCR和视频摄相机的磁带的斜纹磁迹的特定位置。用于高速搜索和编辑的时间码和其他信息记录到该子码扇区。为控制基于这样的子码信息的磁带行程，通过控制处理器必须获得该子码信息。因为在DV格式子码扇区设置在每个磁迹，最好将子码信息一个磁迹一个磁迹地输入微控制单元。为完成上面操作，用于检测来自重放信号的子码信息的电路增加到本实施例的配置，由此使检测的子码信息存储到存储器单元205。通过该配置从微控制单元高速获得子码信息。通过将本实施例的重放装置用于VCR，能实现高性能，多功能的VCR。

在本发明的配置中，必须输入微控制单元206的上述的各种数据存储到存储器单元205，并且通过使用数字总线L1微控制单元能高速访问存储器单元205。这样能实现上述的各种功能。

此外，一般情况下最好使微控制单元具有很好的通用性。对于包括VHS、8mm、和DV的格式、磁带介质的重放装置所要求的微控制单元的功能不能变化过大。反之，信号处理器电路必须依靠磁带格式。模拟VCR和数字VCR的电路完全不同。考虑到使用8mm磁带和DV磁带的跟踪误差检测电路，记录导频信号的频率和S/N比率完全不同，并且要求的检测准确性也完全不同。因此，根据磁带格式要求不同的电路设计用于跟踪误差检测电路。因此，即使以高度电路集成化为设计目的，最好将跟踪误差检测电路集成为信号处理器，该信号处理器高度依靠于格式并且通过使用常规的IC，而不在一般为高度通用性设计的微控制单元之内，常常可以实现。

尤其是，DV格式使用的导频信号为465KHz和697.5KHz。为在数字电路检测该频率，集成到微控制单元的A/D转换器的操作频率必须极高，例如，大约2.79MHz。从这方面考虑，跟踪误差检测电路最好并入信号处理器。

应该注意到尽管参考DV格式已经描述上面的实施例，本发明不限于此。尤其是，本实施例能用于任何装置，其中数字电路用于重放信号处理电路，并且使用自动磁迹搜索(ATF)控制技术检测与数字一起记录到磁迹的导频信号来控制跟踪。磁头安装在磁鼓，并且数字信号处理电路的配置也不限于上述的实施例。数字误差检测电路240也不限于上述的实施例。其他的配置能用于增加Q值。此外，仅通过实例的方式描述音频和视频信号的重放。不限制重放信号，并且本发明能用于重放数字信息信号的设备及用作计算机的外部存储介质。上面的变化将被认为是包含在本发明之内。

数字记录和重放装置RRP2能构成在螺旋扫描型数字磁记录和重放装置之内，通过分离和记录m帧(m为大于或等于1的整数)数字数据到n个磁迹(n为大于或等于1的整数)将数字化的音频和视频信号数据记录到斜纹地形成在磁带长度的记录磁迹，指定到m帧周期的磁迹号分配到每个磁迹，并且通过使用旋转磁头记录和重放信号。

这种螺旋扫描型数字磁记录和重放装置由下面装置构成：用于从每个重放磁迹检测指定的磁迹号的装置、用于控制磁带长度方向传送的装置、能够存储至少m×2帧重放数字数据的存储器、用于在指定的参考帧从存储器输出存储在存储器的m帧数字数据的存储器输出装置、用于根据磁迹号和参考帧检测重放信号的帧相位和参考帧的相位之间的相位差的帧相位差检测装置、和用于根据来自帧相位差检测装置的相位差信号从存储器在磁迹单元选择m帧等量数字数据来控制由存储器输出装置输出的数字数据的输出控制器。因此通过选择m帧数字数据并控制存储器输出装置而不改变磁带速度有可能实现高速帧同步。

此外，数字记录和重放装置RRP2能构成在螺旋扫描型数字磁记录和重放装置，通过数字化及外部和内部编码数据，将m帧(m为大于或等于1的整数)数字数据分离及记录到n个磁迹(n为大于或等于1的整数)，将音频和视频信号数据记录到斜纹地形成在磁带长度的记录磁迹，指定m帧周期的磁迹号分配到每个磁迹，并且通过使用旋转磁头记录和重放数据数字和用于跟踪的导频信号。

该螺旋扫描型数字磁记录和重放装置由下列装置构成：用于从每个重放磁迹检测指定的磁迹号的装置；用于检测重放磁迹中的跟踪导频信号的装置；用于从跟踪导频信号检测跟踪误差信号的装置；用于根据跟踪误差信号控制磁带的长度方向上传送的装置；用于内部代码校正处理重放的数字数据的装置；能够存储至少m×2帧重放数字数据的存储器；用于在至少磁迹单元外部代码校正处理存储器中的数字数据的装置；用于在指定的参考帧从存储器输出存储在存储器的m帧数字数据的存储器输出装置；用于根据磁迹号和参考帧检测重放信号的帧相位和参考帧的相位之间的相位差的帧相位差检测装置；用于根据来自帧相位差检测装置的相位差信号从存储器在磁迹单元选择m-帧等量数字数据来控制存储器输出装置输出的数字数据的输出控制器；用于根据来自帧相位差检测装置的相位差信号控制由外部代码校正处理装置所完成的校正处理并用于数字数据的磁迹的控制装置；和用于根据来自帧相位差检测装置的相位差信号从存储器在磁迹单元选择m帧-等量数字数据，并控制由存储器输出装置输出的数字数据的输出控制器装置。因此通过控制外部代码校正处理装置和存储器输出装置而不改变磁带速度有可能实现高速帧同步。(第三实施例)

参考图6，表示根据本发明的第三实施例的数字记录和重放装置RRP3。该记录和重放装置RRP3包括磁带TA、信号处理电路500、微控制单元501、外部扩展总线L2、和主轴电机402。

微控制单元501与图1所示的微控制单元1的构造类似，并通过与图1的外部扩展总线5大体相同的外部扩展总线L2连接到信号处理电路500。然而，微控制单元501还包括用于控制主轴电机402和定时控制器411的主轴控制器411。

信号处理电路500具有解调电路403、内部纠错解码电路404、ATF误差检测电路405、磁迹号检测电路406、存储器控制器407、具有足以存储至少m×2帧重放数据的容量的存储器单元408、外部纠错解码电路409、和用于输出参考帧信号Sf到微控制单元401的定时控制器414的高性能解码电路410。存储器408与图2的存储器205的结构类似，其中加入本发明的外部扩展总线接口电路。

定时控制器414通过外部扩展总线L2经并入其中的外部扩展总线接口电路连接到存储器408，用于发送定时信号Stm。定时控制器414根据参考帧信号Sf和重放磁这检测重放信号的帧相位和参考帧之间的相位差来控制定时，和定时控制器414输出的帧参考信号Stm。主轴控制器411连接到ATF误差检测电路405，并且还连接到主轴电机402。

当磁带重放开始时，从磁带TA重放的重放数据输入解调电路403和误差检测电路405。解调电路403解调重放数据并输出到内部纠错解码电路404和磁迹号检测电路406。误差检测电路405检测重放数据中的同步误差，并将误差信号送到主轴电机控制器411。根据该误差信号，主轴电机控制器411使磁带传送与磁迹单元同步。

与主轴电机控制器411的这种操作类似，内部纠错解码电路404将纠错解码用于解调重放数据并输出到存储器控制器407。存储器控制器407将重放数据存储到存储单元408。

在完成磁迹同步之后，定时控制器414根据从磁迹号检测电路406输出的磁迹号和从解码电路电路410输出的参考帧信号Sf检测重放信号和参考帧信号Sf的帧相位之间的相位差。如果检测到相位差，根据相位差参考帧信号Sf的帧相位输入外部纠错解码电路409，并作为帧参考信号Stm输出。然后外部纠错解码电路409根据参考帧信号Stm将磁迹单元校正解码用于存储到存储器单元408的重放数据。接着解码电路410在磁迹单元选择已完成外部校正解码的存储到存储器单元408的m帧重放数据，从存储器单元408输出数据，使用高效解码，并输出解码信号。

如上所述描述本发明，很显然该方式在很多方面可以变化。为这些变化认为是处于本发明的精神和范围之内，并且这样的修改对于本领域的技术人员来说是显而易见的，被包括在后面的权利要求书的范围之内。

尽管参考附图及其优选实施例已充分描述本发明，应该注意到各种变化和修改对于本领域的技术人员来说都是显而易见的。这样的变化和修改在不离开本发明的情况下，被认为是包括在附属权利要求书所定义的本发明的范围之内。

Claims (2)

1.一种用于将信号处理器(2)连接到微控制单元(1)以便在所述的微控制单元(1)的外部扩展存储模式下交换数字信息的外部扩展总线接口电路(27)，所述的接口电路(27)包括：地址解码装置(27a)，用于从所述的微控制单元(1)接收地址选通信号(Stad)和写数据(Sdw)，从而转换数字地址；

选通解码装置(27b)，用于从所述的微控制单元(1)接收读/写选通信号(Stre，Stwr)，并从所述地址解码装置(27a)接收转换后的地址，从而产生读/写启动信号(Er，Ew)

存储器装置(27c)，用于从所述的微控制单元(1)接收读/写数据(Sdr，Sdw)以及从所述选通解码装置(27b)接收读/写启动信号(Er，Ew)，由此所述存储器装置被启动在所述数据(Sdr，Sdw)指定的地址读/写所述数据(Sdr，Sdw)。

2.一种数字记录和重放设备(RRP1)，所述的设备包括信号处理器(2)和微控制单元(1)，并在外部扩展存储模式下在信号处理器(2)和微控制单元(1)之间交换数字信息，所述信号处理器包括进行数字记录和重放处理的数字信号处理电路(21)；用于存储控制数字信号处理电路(21)的操作所使用的控制数据的控制寄存器(22)，外部扩展总线接口电路(27)，用于在外部扩展存储模式下将所述的微控制单元(1)连接到所述的信号处理器(2)，第二存储器装置(23和24)，用于存储所述的数字信息，所述外部扩展总线接口电路(27)包括：

地址解码装置(27a)，用于从所述的微控制单元(1)接收地址选通信号(Stad)和写数据(Sdw)，从而转换数字地址；

选通解码装置(27b)，用于从所述的微控制单元(1)接收读/写选通信号(Stre，Stwr)，并从所述地址解码装置(27a)接收转换后的地址，从而产生读/写启动信号(Er，Ew)

第一存储器装置(27c)，用于从所述的微控制单元(1)接收读/写数据(Sdr，Sdw)以及从所述选通解码装置(27b)接收读/写启动信号(Er，Ew)，由此所述第一存储器装置被启动在所述数据(Sdr，Sdw)指定的地址读/写所述数据(Sdr，Sdw)。

Images