KR940023115A - 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치 - Google Patents

디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치 Download PDF

Info

Publication number
KR940023115A
KR940023115A KR1019930003059A KR930003059A KR940023115A KR 940023115 A KR940023115 A KR 940023115A KR 1019930003059 A KR1019930003059 A KR 1019930003059A KR 930003059 A KR930003059 A KR 930003059A KR 940023115 A KR940023115 A KR 940023115A
Authority
KR
South Korea
Prior art keywords
microprocessor
data storage
flash memory
storage device
control signal
Prior art date
Application number
KR1019930003059A
Other languages
English (en)
Other versions
KR960000156B1 (ko
Inventor
이영환
Original Assignee
허성구
우진전자통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허성구, 우진전자통신 주식회사 filed Critical 허성구
Priority to KR1019930003059A priority Critical patent/KR960000156B1/ko
Publication of KR940023115A publication Critical patent/KR940023115A/ko
Application granted granted Critical
Publication of KR960000156B1 publication Critical patent/KR960000156B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/08—Indicating faults in circuits or apparatus
    • H04M3/10—Providing fault- or trouble-signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치에 관한 것으로, TDX-1A,1B 디지틀 회선교환시스템에서 상기 교환시스템의 운용에 필요한 데이타의 저장이나 공급기능 역할을 하는 데이타 저장장치로 플래쉬 메모리 데이타 저장장치를 사용하기 위하여 디지틀 회선교환시스템과 플래쉬 메모리 데이타 저장장치 사이를 교호적으로 접속가능하게 하는 인터페이스장치에 관하여 기술한 것이다.

Description

디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 데이타 저장장치용 인터페이스장치의 블럭도, 제3-1 및 3-2도는 본 발명의 동작을 설명하기 위한 플로우 챠트도.

Claims (1)

  1. 디지틀 회선교환시스템의 데이타 저장장치용 인터페이스 장치에 있어서, SASI 버스를 통해 디지틀 회선교환시스템(10)으로부터 명령을 수신하여 마이크로 프로세서(12)에 송신하는 SASI 정합부(11)와, 상기 SASI 정합부(11)로부터의 명령을 수신하여 어드레스/데이타버스를 통해 버퍼메모리(14) 및 플래쉬 메모리 데이타 저장장치(17)와 명령에 따른 신호를 송수신하는 마이크로프로세서(12)와, 상기 마이크로프로세서(12)와 상기 SASI 정합부(11)와 연결되어 어드레스 및 각종 제어신호를 디코드하여 필요한 제어신호를 발생시키는 내부기능 제어신호 발생기(13)와, 상기 내부기능 제어신호 발생기(13)와 연결되어 상기 마이크로프로세서(12)로부터의 명령신호에 따라 플래쉬 메모리 테이타 저장장치(17)의 뱅크 어드레스에 대해 가상의 뱅크 어드레스를 부여하는 버퍼메모리(14)와, 사기 마이크로 프로세서(12) 및 내부기능 제어신호 발생기(13)에 연결되어 마이크로프로세서(12)의 플래쉬 메모리 제어신호를 디코드하는 플래쉬 메모리 데이타 저장장치(17)와, 상기 마이크로프로세서(12)에 연결되어 전체장치의 운용에 필요한 소프트웨어를 마이크로 프로세서(12)에 공급하는 펌 웨어(15)와, 상기 마이크로 프로세서(12)에 연결되어 장치의 자체시험을 선택할 수 있게 하는 선택사양(21)과, 상기 마이크로 프로세서(12)에 연결되어 장치내부의 이상발생시 외부에 알려주는 내부상태 전시부(18) 및, 상기 마이크로 프로세서(12)에 연결되어 장치내부의 각 기능을 외부에서 수동으로 시험할 수 있도록 한 외부단말기 정합부(20)로 이루어져 상기 마이크로 프로세서(12)로부터 송신된 각종 제정신호를 받아들여 데이타를 저장하거나 읽고 상기 플레쉬 메모리 제어신호 발생기(16)로부터 디코드된 플래쉬 메모리 제어신호를 수신하는 플래쉬 메모리 데이타 저장장치(17)를 접속할 수 있도록 구성되는 것을 특징으로 하는 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003059A 1993-03-03 1993-03-03 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치 KR960000156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003059A KR960000156B1 (ko) 1993-03-03 1993-03-03 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003059A KR960000156B1 (ko) 1993-03-03 1993-03-03 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치

Publications (2)

Publication Number Publication Date
KR940023115A true KR940023115A (ko) 1994-10-22
KR960000156B1 KR960000156B1 (ko) 1996-01-03

Family

ID=19351506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003059A KR960000156B1 (ko) 1993-03-03 1993-03-03 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치

Country Status (1)

Country Link
KR (1) KR960000156B1 (ko)

Also Published As

Publication number Publication date
KR960000156B1 (ko) 1996-01-03

Similar Documents

Publication Publication Date Title
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR900016866A (ko) 데이타 처리 시스템
KR910008581A (ko) 마이크로 콘트롤러
KR960025077A (ko) 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치
KR970029620A (ko) 마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치
KR940023115A (ko) 디지틀 회선교환 시스템의 데이타 저장장치용 인터페이스장치
KR970071318A (ko) 피엘씨(plc)의 이중화 입/출력 장치
KR980007368A (ko) 전전자 교환기에서 오퍼레이팅 시스템 할당 장치
KR960016687A (ko) 데이터 처리 시스템
JP2888030B2 (ja) 回線接続部監視回路
KR930015411A (ko) 정보 분배 장치
KR960042376A (ko) 에스버스 인터페이스회로
KR0159687B1 (ko) 데이터 비트스트림 발생장치
KR960016274A (ko) Aal계층의 송신 인터페이스장치
KR940012405A (ko) 롬(ROM;Read Only Memory)데이타 테스트 회로
KR900005312A (ko) 스택(stack)시스템
KR970076308A (ko) 데이터 비트스트림 발생장치
KR910012880A (ko) I/o 포트를 통한 메모리 팩 인터페이스 로직회로
KR920014063A (ko) 신호단말 제어명령 송수신회로
KR960036747A (ko) 병렬처리형 가변장복호화장치
KR920018569A (ko) 화상데이타의 고속전송을 위한 인터페이스 회로
KR950020161A (ko) 이.이.피.롬(eeprom)을 사용한 유니트 초기화 회로
JPH0391853A (ja) 不揮発性メモリ回路
KR910013712A (ko) 순차 버스용 클럭 장치
KR960024861A (ko) 프린터의 병렬 인터페이스 제어장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee